KR100225274B1 - 결정결함이 적은 실리콘 단결정 및 그 제조방법 - Google Patents

결정결함이 적은 실리콘 단결정 및 그 제조방법

Info

Publication number
KR100225274B1
KR100225274B1 KR1019960019997A KR19960019997A KR100225274B1 KR 100225274 B1 KR100225274 B1 KR 100225274B1 KR 1019960019997 A KR1019960019997 A KR 1019960019997A KR 19960019997 A KR19960019997 A KR 19960019997A KR 100225274 B1 KR100225274 B1 KR 100225274B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
crystal
time
temperature range
Prior art date
Application number
KR1019960019997A
Other languages
English (en)
Inventor
타카노 키요타카
키타카와 코우지
이이노 에이이치
키무라 마사노리
야마기시 히로토시
사쿠라다 마사히로
Original Assignee
와다 다다시
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 가부시키가이샤 filed Critical 와다 다다시
Application granted granted Critical
Publication of KR100225274B1 publication Critical patent/KR100225274B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

[목적]
산화막 내압이 높은, 쵸크랄스키법에 의한 실리콘 단결정을 높은 생산성으로 얻는다.
[구성]
쵸크랄스키법에 따라 실리콘 단결정을 제조하는 것에 있어서, 육성되는 실리콘 단결정이 결정성장시에 실리콘의 융점으로부터 1,200℃까지의 온도역을 통과하는 시간이 190분 이하로 이루어지고, 1,150℃로부터 1,080℃까지의 온도역을 통과하는 시간이 60분 이상으로 이루어지는 것을 특징으로 하는, 실리콘 단결정의 제조방법 및 이 방법에 의해 제조되는 결정결함이 적은 실리콘 단결정.

Description

결정결함이 적은 실리콘 단결정 및 그 제조방법
제1a도는 결정성장중, 성장속도를 급변화시킨 경우에서의, 결정위치와 FPD 밀도와의 관계를 나타낸 도면. b도는 탕면으로부터의 거리와 결정온도와의 관계를 나타낸 도면.
제2a도는 융점으로부터 1,200℃까지의 통과시간과 FPD밀도와의 관계를 나타낸 도면.
b도는 1,150℃로부터 1,080℃까지의 통과시간과 FPD밀도와의 관계를 나타낸 도면.
제3a도는 각 로내 구조에서의 융점으로부터 1,200℃까지의 통과시간과 FPD밀도와의 관계를 나타낸 도면.
b도는 각 로내 구조에서의 1,150℃로부터 1,080℃까지의 통과시간과 FPD밀도와의 관계를 나타낸 도면.
제4a도는 각 로내 구조에서의 융점으로부터 1,200℃까지의 통과시간과 LSTD밀도와의 관계를 나타낸 도면.
b도는 1,150℃로부터 1,080℃까지의 통과시간과 LSTD밀도와의 관계를 나타낸 도면.
제5도는 쵸크랄스키법의 로내 구조의 단면개략도로서, (a)는 종래방법(급랭형) (b)는 본 발명(1,150~1,080℃서냉형)
제6도는 결정온도와 탕면으로부터의 거리(a) 및 각 온도대의 통과시간(b)와의 관계를 나타낸 도면
제7도는 산화막 내압특성을 비교한 도면으로서, (a)는 종래예 (b)는 1,150~1,080℃의 통과시간이 60분 이상인 결정을 보인다.
* 도면의 주요부분에 대한 부호의 설명
1 : 챔버 2 : 실리콘 단결정
3 : 도가니 4 : 카본 히터
5 : 단열통 6 : 상부 단열통
7 : 카본 링 8 : 단열부
본 발명은, 산화막 내압을 개선한 쵸크랄스키법(끌어올림법)에 따른 실리콘단결정(單結晶)을, 높은 생산성으로 제조하는 방법에 관한 것이다.
최근에는, 반도체회로의 고집적화(高集積化)에 따른 소자의 미세화에 의하여, MOS~LSI의 게이트(Gate)전극부의 절연 산화막은 보다 박막화되어 있으며, 이러한 얇은 절연 산화막에 있어서도 디바이스(Device)소자 동작시에 절연내압이 높은 것, 리크(Leak)전압이 낮은 것 즉, 산화막의 신뢰성이 높은 것이 요구되고 있다.
쵸크랄스키법에 따른 실리콘 단결정으로 제조된 실리콘 웨이퍼의 산화막 내압은, 부유대용융법(浮遊帶溶瀜法)(FZ법)에 따른 단결정으로 제조된 웨이퍼 및, 쵸크랄스키법에 의한 웨이퍼상에 실리콘 단결정 박막을 성장시킨 에피택셜형(Epitaxial) 웨이퍼의 산화막 내압에 비하여, 현저하게 낮은 것이 알려져 있다(「서브마이크론디바이스(Submicron Device)II, 산화막의 신뢰성」, 소류광정(小柳光正), 환선(丸善)(주), p70).
이 쵸크랄스키법에 있어서 산화막 내압을 떨어지게 하는 주된 원인은, 실리콘 단결정 육성시에 도입되는 결정결함에 의하는 것이 판명되어 있고, 결정 성장속도를 극단적으로 저하(예를들어 0.4mm/min이하)시키는 것에 의하여, 쵸크랄스키법에 따른 실리콘 단결정의 산화막 내압을 현저하게 개선가능한 것도 알려져 있다(예를들어, 일본국 특개평2~267195호 공보참조).
그러나, 산화막 내압을 개선하기 위한 목적으로, 단지 결정 성장속도를 종래의 1mm/min이상에서, 0.4mm/min이하로 저하시키는 것으로는, 산화막 내압은 개선가능하겠지만, 단결정의 생산성이 절반이하로 되고, 현저한 코스트(cost)의 상승을 가져오게 된다.
본 발명은, 이러한 문제점을 감안한 것으로서, 산화막 내압을 개선한 쵸크랄스키법에 따른 실리콘 단결정을, 높은 생산성으로 얻는 것을 목적으로 한다.
본 발명자등은, 쵸크랄스키법에 의하여 실리콘 단결정 성장시에, 그 성장 단결정이 받은 열이력과, 도입된 결정결함과의 관계를 여러 가지 조사, 검토한 결과 본 발명을 완성한 것으로서, 본 발명은 쵸크랄스키법에 의하여 실리콘 단결정을 제조하는 경우에 있어서, 육성된 실리콘 단결정이 결정 성장시에 1,150℃로부터 1,080℃까지의 온도영역을 통과하는 시간이 60분 이상, 또는 70분 이상이 되도록 하는 것을 특징으로 하는 실리콘 단결정의 제조방법, 및 상기 방법들중의 어는 하나의 방법에 의하여 제조된 실리콘 단결정을 주된 요지로 하는 것이다.
이하, 본 발명을 상세하게 설명한다.
본 발명을 상세히 설명하기에 앞서 각 용어에 관하여 해설한다.
1)FPD(Flow Pattern Defect)는, 성장후의 실리콘 단결정으로부터 웨이퍼를 절출하고, 표면의 변형 층을 불산(弗酸)과 초산(硝酸)의 혼합액으로 에칭(Etching)하여 제거한 후, K2Cr2O7과 불산과 물의 혼합액으로 표면을 에칭하는 것에 의하여 피트(Pit) 및 잔물결 피막형상이 생긴다.
이 잔물결 피막형상을 FPD라 하며, 웨이퍼면내의 FPD밀도가 높은 만큼 산화막 내압의 불량이 증가한다(일본국 특개평4~192345호 참조).
2)LSTD[Laser Scattering Tomography Defect]는, 성장후의 실리콘 단결정으로부터 웨이퍼를 절출하고, 표면의 변형 층을 불산과 초산의 혼합액으로 에칭하여 제거한후, 웨이퍼를 벽개(劈開)한다.
이 벽개면에 적외광선을 입사하고, 웨이퍼 표면으로부터 나온 광을 검출하는 것에 의하여 웨이퍼 내에 존재하는 결함에 의한 산란광을 검출하는 것이 가능하다.
여기에서 관찰되는 산란체에 관하여는 학회등에서 이미 보고되어 있고, 산소 석출물로 보여진다(J.J. Appl. Physic. Vol.32, P.3679,1933).
이러한 FPD와 LSTD의 밀도가 산화막 내압의 불량률과 상관이 있는 것이므로 모두 산화막 내압 열화인자로 고려되어진다.
따라서, 쵸크랄스키법에 의한 실리콘 단결정의 산화막 내압을 개선시키기 위하여는, 이 FPD, LSTD를 감소시킬 필요가 있다.
본 발명자등은, 저속 성장시키면, 어떤 까닭으로, FPD, LSTD가 감소하고, 산화막 내압이 양호하여지는지를 해명하기 위하여, 서냉형·급랭형의 2종류의 로내 구조하에서, 결정 성장시에 성장속도를 고속으로부터 저속으로 급변시켜 본 바, FPD, LSTD밀도는 성장속도변화점으로부터는 아니고, 그 이전(기 성장부)에서 급격하게 저하하였다.
~위치는 로내 구조에 따라 다르고, 급랭형 구조하에서는 성장속도변화점의 앞의 약 14~11cm의 사이(제1(a)의 A점으로부터 B점), 마찬가지로 서냉형 구조하에서는 동일한 성장 속도변화점의 앞의 약 19~16cm의 사이(제 1(a)의 A'점으로부터 B'점)에 있다.
그러나, 이 위치에 상당하는 결정온도는, 대략 동일한 1,150~1,080℃의 온도대에 상당하는 것을 알았다(제 1(b)도 참조).
즉, 성장속도를 급변시킨 시점에서의 A,A'점의 결정온도(1,080℃)가 결함밀도에 영향을 주는 온도대의 하한치에 있기 때문에 A,A'점에서의 결함밀도는 결정두부의 결함밀도와 큰 차이없고, A점으로부터 B점까지 및 A'점으로부터 B'점까지 결함밀도가 급격하게 저하되고 있는 것은 1,150~1,080℃ 대의 통과시간이 성장속도의 저하에 의하여 서서히 길어지기 때문이다.
또한, B,B'점으로부터 성장속도가 변화된 위치까지 결함밀도가 일정하게 이루어지는 것은, 성장속도가 변화된 시점에서의 B,B'점의 결정온도 1,150℃가 결함밀도에 영향을 미치는 온도대의 상한치에 있기 때문으로, 1,150~1,080℃대의 통과시간이 일정치로 되기 때문으로 여겨진다.
이는, 결정 결함 소멸과정으로서, 실리콘 단결정 성장중에서 1,150~1,080℃의 온도대가 영향을 미치는 것을 의미하는 것이고, 성장속도에 영향을 미치는 실리콘 융점근방(융점~1,200℃의 고온역)의 온도구배의 영향은 받지않는 것을 보여주는 것이다.
바꾸어말하면, 단결정의 성장속도를 극단적으로 저하시키면, 성장중의 결정이 전체의 온도영역에서 통과시간이 길어지게 되고, 결과적으로 1,150~1,080℃의 온도역의 통과시간이 길어지기 때문에 FPD, LSTD가 개선되며, 산화막 내압이 양호하게 되는 것이다.
따라서, 1,150~1,080℃ 온도역의 통과시간만 길게 할 수 있으면, 다른 온도영역, 특히 결정성장속도에 영향을 주는 융점으로부터 1,200℃까지의 고온역의 통과시간을 길게할 필요는 없고, 결정성장속도를 고속으로 유지할 수 있게 된다.
이것을 확인하기 위하여 본 발명자등은 거듭, 대략 1,200℃를 경계로 하여 (A)1,200℃이상은 서냉으로 그 이하는 급랭형인 로내구조와, 반대로 (B)1,200℃이상은 급랭으로 그 이하, 특히 1,150~1,080℃는 서냉형으로 한 로내구조를 수치해석수법을 이용하여 설계하고, 실제로 결정을 성장시키고, 종래방법 (C)1,200℃이상은 급랭으로, 그 이하도 급랭형으로 하여 비교하여 보았다. 그 결과를 제2도에, 융점으로부터 1,200℃까지의 통과시간(a)와 1,150~1,080℃까지의 통과시간(b)와의 관계로 표시하였다.
제2도로부터 FPD밀도는 융점으로부터 1,200℃까지의 통과시간과는 상관이 없고, 1,150~1,080℃까지의 통과시간과 양호한 상관관계가 있는 것을 알았다.
즉, 1,200℃이상만을 서냉한 (A)의 경우에는 FPD, LSTD밀도의 어느 것도 저하되지 않고, 종래방법 (C)보다도 높은 밀도가 얻어졌다.
그러나, 1,200℃상은 급랭형에서도 1,150~1,080℃를 서냉형으로 한 (B)의 경우에는 동일 성장속도에 있어도(바꾸어말하면, 결정 성장 속도를 저하시키지 않아도), FPD, LSTD 모두 종래방법(C)의 절반이하로 저하하는 것을 알았다.
더욱이, 각종 로내 구조하에서 동일한 실험을 행하여, 렝, LSTD밀도와 1,150~1,080℃까지의 통과시간의 상관관계를 조사한 바, 제 3,4도에 나타낸 바와같이 양자에는 대단히 양호한 상관관계가 나타났으며, 특히 이 통과시간이 60분 이상이 되면 FPD밀도가 500/cm2이하, 70분 이상이 되면 400/cm2이하가 되는 것을 알았다.
그리고, FPD밀도와 상관관계가 있는 산화막 내압의 C모드(Mode)양품율(良品率)(전계강도가 8MV/cm이상의 비율)도 그 통과시간의 증가에 따라 향상되고, 제7도의 (B)에 나타난 바와같이 본 발명인 1,150~1,080℃의 통과시간이 60분 이상의 결정산화막 내압인 C모드양품율은 80%에 이르며, 제7(A)도에 나타낸 종래의 40~60%에 비하여 현저하게 높은 내압을 나타낸다.
상기 결과로부터, 실리콘 단결정 성장중에, 1,150~1,080℃의 온도대를 서냉하므로서 높은 내압품을 얻을 수 있다는 것을 알았다.
그리고, 결정 성장시에 이 온도역을 통과하는 시간을 60분 이상으로 하기 위해서는, 결정 성장 속도를 극저속(0.4mm/min이하)로 하면 좋지만, 그것은 상기한 바와 같이, 생산성이 현저하게 감소하여, 본 발명의 목적을 달성하지 못한다.
또한, 종래의 로내 구조에서는 이 온도대만을 서냉하는 것은 곤란하고, 결과적으로 융점근방의 온도구배까지 서냉시켜버리기 때문에 성장속도가 1할정도 이상 저하하는 것은 부득이하다.
그래서, 본 발명자등은, 이 점을 감안하여 각종 로내 구조에서 결정 온도를 수치계산에 의하여 추정했다.
그 결과, 1,150~1,080℃의 온도대를 서냉시키는데는 제5(b)에서와 같이, 종래방법 제5(a)도에 대하여 히터 4를 둘러싸는 단열통 5를 상부로 연장하고, 또한 그 상부에 카본링 7을 설치하는 것으로 결정표면으로부터 복사열이 흩어져 빠져나가는 것이 감소하게 되어 서냉화가 가능하고, 또한 히터 4를 둘러싸는 단열통 5의 내부, 일부를 끊어 제거한 단열부(斷裂部) 8을 마련하여, 상하로 단열통을 분할하므로써 고온역만을 급냉화시킬 수 있는 것이 판명되었다.
이 효과는 결정 표면으로부터의 복사열량이 단열통을 끊어 제거하므로써 그 근방에서 증가하기 때문에 발생하는 것이므로, 그 끊어 제거하는 위치가 중요한 것이며, 탕면보다도 상부에 설계될 필요가 있다.
또한 끊어 제거된 양에 관하여도 각종 해석을 행한 결과, 극단적으로 끊어 제거하면 1,150~1,080℃ 온도대의 서냉효과를 손상시키므로, 최대로하여도 10cm이하로 할 필요가 있다.
이와 같은 구조를 갖는 로에 의해 실제로 결정을 성장시켜 온도분포를 측정한 바, 제6(a),(b)도에 나타난 바와 같이 종래법에 비하여 고온역의 통과시간은 감소하고, 1,150~1,080℃ 온도역의 통과시간은 길게하는 것이 가능하였다.
제6(b)도는 50℃간격으로 결정이 통과하는데 요구되는 시간이 프로트 된 것이다.
본 발명에 따라서, 실리콘 단결정 성장시에 1,150℃로부터 1,080℃까지의 통과시간이 종래방법에 비하여 약 1.6 배 길어지므로, 점결함밀도는 소멸과정을 거치게 되어 절대적인 결정결함핵의 밀도를 감소시키는 것이 가능하며, 더욱이 본 발명에서는 점결함밀도에 영향을 주지 않는 융점근방의 고온역의 온도구배를 급준화(急峻化)하는 것이 가능하기 때문에, 종래방법보다도 약 1할 정도 고속화한 후에, 보다 적은 결함밀도의 실리콘 단결정을 제조하는 것이 가능하게 된다.
[실시예, 비교예]
쵸크랄스키법에서 18석영도가니에, 원료 다결정 실리콘 50kg을 챠지(Charge)하고, 6, 방위100인 결정을, 제5a도와 같은 종래의 급랭형 로내 구조와, 제5b도에 나타낸 본 발명의, 1,150℃로부터 1,080℃까지의 온도를 서냉할 수 있는 로내 구조에서 끌어올렸다.
단열통의 단열부는 8cm인 것과 4cm인 것과를 이용하였다.
가능한 결정의 성장속도, FPD, LSTD를 측정하여, 결과를 표 1에 나타낸다.
[표 1]
표1의 결과로부터 알 수 있듯이, 본 발명에서는 종래예에 비교하여, 결정성장속도는 저하시키지 않고, 오히려 고속으로 되어 있음에도 불구하고, FPD, LSTD의 현저한 저하효과가 있는 것이 판명된다.
본 발명에 의하여, 쵸크랄스키법에 따라 제조되는 실리콘 단결정의 FPD, LSTD를 현저하게 감소시키며, 따라서 산화막 내압을 대록적으로 개선하는 것이 가능하다.
게다가, 결정 성장속도의 저하를 초래하지 않고 오히려 고속으로 하는 것이 가능하여, 고품질의 결정을 높은 생산성으로 생산하는 것이 가능하다.
따라서, 종래 코스트와 같게 혹은 그 이하로 양질의 쵸크랄스키법에 따른 실리콘 단결정을 제공하는 것이 가능하여, 산업계에서의 그 이용가치는 매우 높은 것이다.

Claims (5)

  1. 쵸크랄스키법에 따라 실리콘 단결정을 제조함에 있어서, 육성된 실리콘 단결정이 결정성장시에, 1,150℃로부터 1,080℃까지의 온도역을 통과하는 시간이 60분 이상이 되도록 하는 것을 특징으로하는 실리콘 단결정의 제조방법.
  2. 쵸크랄스키법에 따라 실리콘 단결정을 제조함에 있어서, 육성된 실리콘 단결정이 결정성장시에, 1,150℃로부터 1,080℃까지의 온도역을 통과하는 시간이 70분 이상이 되도록 하는 것을 특징으로하는 실리콘 단결정의 제조방법.
  3. 쵸크랄스키법에 따라 실리콘 단결정을 제조함에 있어서, 육성된 실리콘 단결정이 결정성장시에 실리콘의 융점으로부터 1,200℃까지의 온도역을 통과하는 시간이 190분 이하가 되도록 하고, 1,150℃로부터 1,080℃까지의 온도역을 통과하는 시간이 60분 이상이 되도록 하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  4. 쵸크랄스키법에 따라 실리콘 단결정을 제조함에 있어서, 육성된 실리콘 단결정이 결정성장시에 실리콘의 융점으로부터 1,200℃까지의 온도역을 통과하는 시간이 190분 이하가 되도록 하고, 1,150℃로부터 1,080℃까지의 온도역을 통과하는 시간이 70분 이상이 되도록 하는 것을 특징으로 하는 실리콘 단결정의 제조방법.
  5. 제1항 내지 제4항중의 어느 한항의 방법에 의하여 제조된 실리콘 단결정.
KR1019960019997A 1995-06-09 1996-06-05 결정결함이 적은 실리콘 단결정 및 그 제조방법 KR100225274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-143391 1995-06-09
JP7143391A JPH08337490A (ja) 1995-06-09 1995-06-09 結晶欠陥の少ないシリコン単結晶及びその製造方法

Publications (1)

Publication Number Publication Date
KR100225274B1 true KR100225274B1 (ko) 1999-10-15

Family

ID=15337683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019997A KR100225274B1 (ko) 1995-06-09 1996-06-05 결정결함이 적은 실리콘 단결정 및 그 제조방법

Country Status (5)

Country Link
US (1) US5728211A (ko)
EP (1) EP0747513B1 (ko)
JP (1) JPH08337490A (ko)
KR (1) KR100225274B1 (ko)
DE (1) DE69604235T2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4020987B2 (ja) * 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
JPH10152395A (ja) * 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
SG105509A1 (en) * 1997-04-09 2004-08-27 Memc Electronic Materials Low defect density, self-interstitial dominated silicon
EP1035234A4 (en) * 1997-08-26 2003-05-28 Sumitomo Mitsubishi Silicon HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD
JP3919308B2 (ja) * 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2003517412A (ja) 1998-06-26 2003-05-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 任意に大きい直径を有する無欠陥シリコン結晶の成長方法
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
DE69908965T2 (de) 1998-10-14 2004-05-13 Memc Electronic Materials, Inc. Wärmegetempertes einkristallines silizium mit niedriger fehlerdichte
KR20010034789A (ko) 1998-10-14 2001-04-25 헨넬리 헬렌 에프 실질적으로 성장 결점이 없는 에피택시얼 실리콘 웨이퍼
CN1296525C (zh) * 1998-10-14 2007-01-24 Memc电子材料有限公司 容许工艺条件变动而制备无缺陷硅晶体的工艺
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP4293395B2 (ja) 1999-04-28 2009-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｃｚ法単結晶インゴット製造装置及び方法
US6391662B1 (en) 1999-09-23 2002-05-21 Memc Electronic Materials, Inc. Process for detecting agglomerated intrinsic point defects by metal decoration
DE60010496T2 (de) * 1999-09-23 2005-04-07 Memc Electronic Materials, Inc. Czochralski-Verfahren zur Herstellung Silizium-Einkristalle durch Steuerung der Abkühlgeschwindigkeit
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
US6835245B2 (en) * 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
EP1310583B1 (en) 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
EP1688519A3 (en) * 2001-01-26 2007-10-17 MEMC Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
MY157902A (en) 2006-05-19 2016-08-15 Memc Electronic Materials Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth
JP6135818B2 (ja) * 2014-02-24 2017-05-31 信越半導体株式会社 シリコン単結晶製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD258427A1 (de) * 1987-03-16 1988-07-20 Freiberg Spurenmetalle Veb Verfahren und anordnung zur ueberwachung und regelung von kristallzuechtungsprozessen
JPH0259489A (ja) * 1988-08-25 1990-02-28 Shin Etsu Handotai Co Ltd 化合物半導体単結晶の製造方法
JPH0633235B2 (ja) * 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0777995B2 (ja) * 1989-11-16 1995-08-23 信越半導体株式会社 単結晶の比抵抗コントロール方法
JP2686460B2 (ja) * 1990-03-12 1997-12-08 住友シチックス株式会社 単結晶製造方法
JPH06103714B2 (ja) * 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
JP3016897B2 (ja) * 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
DE4301072B4 (de) * 1993-01-16 2006-08-24 Crystal Growing Systems Gmbh Verfahren zum Ziehen von Einkristallen aus einer Schmelze
JPH0761889A (ja) * 1993-08-26 1995-03-07 Komatsu Electron Metals Co Ltd 半導体単結晶引き上げ装置および引き上げ方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法

Also Published As

Publication number Publication date
DE69604235D1 (de) 1999-10-21
DE69604235T2 (de) 2000-03-16
EP0747513A2 (en) 1996-12-11
EP0747513A3 (en) 1997-05-28
JPH08337490A (ja) 1996-12-24
EP0747513B1 (en) 1999-09-15
US5728211A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
KR100225274B1 (ko) 결정결함이 적은 실리콘 단결정 및 그 제조방법
KR100362021B1 (ko) 결정결함이적은실리콘단결정의제조방법
KR100582240B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
US7273647B2 (en) Silicon annealed wafer and silicon epitaxial wafer
JP3006669B2 (ja) 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
KR100453850B1 (ko) 웨이퍼주변부에결정결함이없는실리콘단결정
KR20030007898A (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
KR20120022749A (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법, 그리고 디바이스의 제조방법
KR100582241B1 (ko) 질소 도프된 저결함 실리콘 단결정의 제조방법
JP2004134439A (ja) アニールウェーハおよびアニールウェーハの製造方法
KR100270056B1 (ko) 쵸크랄 스키법에 따른 결정제조장치 및 제조방법
KR100725671B1 (ko) 결정결함이 적은 실리콘 단결정 웨이퍼 및 그 제조방법
US6337219B1 (en) Method of producing silicon single and single crystal silicon wafer
JP4718668B2 (ja) エピタキシャルウェーハの製造方法
KR20020019025A (ko) 실리콘 웨이퍼 및 실리콘 단결정의 제조방법
JPH0393700A (ja) シリコン単結晶の熱処理方法および装置ならびに製造装置
US6071337A (en) Apparatus and method for producing crystals by the czochralski method and crystals produced by this method
JP2004043256A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
KR100780097B1 (ko) 실리콘 단결정의 제조방법, 및 그 방법으로 제조된 실리콘단결정과 실리콘 웨이퍼
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
US20100018454A1 (en) Method of producing single crystal
JPH082993A (ja) 結晶欠陥の少ないシリコン単結晶の製造方法
JPH09202684A (ja) 結晶欠陥が少ないシリコン単結晶の製造方法およびこの方法で製造されたシリコン単結晶
KR100725673B1 (ko) 실리콘 웨이퍼
KR20030052464A (ko) 실리콘 웨이퍼의 고온 열처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee