KR100218294B1

KR100218294B1 - 마스크롬 제조방법

Info

Publication number: KR100218294B1
Application number: KR1019950068655A
Authority: KR
Inventors: 최재승
Original assignee: 구본준; 엘지반도체주식회사
Priority date: 1995-12-30
Filing date: 1995-12-30
Publication date: 1999-09-01
Also published as: US5688661A; JPH09199677A; JP2733910B2; KR970054249A

Abstract

본 발명은 하이스피드를 구현할 수 있도록 된 마스크롬(mask rom)에 적당하도록 한 플랫구조의 BN⁺저항 감소에 관한 것으로, (가) 실리콘기판(11)상에 이온주입으로 웰을 형성하고, 고립영역(isolation)을 형성시키고, BN⁺를 이온주입시키는 공정, (나) 실리사이드(silicide)(12)증착시키고, 제1산화막(13)을 증착시키고, 이후 포토레지스트(14)를 형성시키는 공정, (다) 상기 포토레지스트(14)의 일정영역을 구분(define)하여 상기 제1산화막(13)을 에치시켜서 제거하고, (라) 다시 포토리소그래피공정을 수행하여 상기 실리사이드(12)와, 실리콘기판(11)을 에치시켜서 제거하고, (마) 문턱전압(Vth) 조정 이온주입공정을 수행하고, (바) 상기 실리콘기판(11)의 전면에 제2산화막(15)을 증착시키고, (사) 상기 제2산화막(15)을 포토리소그래피공정에 의해 일정영역을 에치시켜 제거함으로써 상기 실리사이드(12)에 사이드월(side wall)을 형성시키고, (아) 상기 실리콘기판(11)의 전면에 폴리실리콘(16)을 증착시킴으로서 소스/드레인을 형성시키고, (자) 이후 데이터코딩시키는 공정을 수행하고, 이후 일반적인 금속연결공정(Metal interconnection)을 수행하기 위해 절연막(도시안됨)을 증착시키고, 콘택홀을 형성하고 금속연결을 수행하고, 패시베이션(passivation)을 수행하는 과정을 포함하여서 된 것이다.

Description

마스크롬 제조방법

제1a도 내지 i도는 본 발명에 따른 마스크롬 제조방법을 나타낸 수순단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 실리콘기판 12 : 안정산화막(relief oxide)

13 : 질화막 14 : 트렌치

15 : CVD PSG(Phosphrous Silicate Glass)

16 : N^-확산층 17 : N⁺확산층

18 : 제 1 CVD산화막 19 : SOG(Silicon On Glass)

20 : 제 2 CVD산화막 21 : 게이트산화막

22 : 폴리실리콘 23 : 폴리사이드

본 발명은 마스크롬 제조방법에 관한 것으로, 특히 하이스피드를 구현할 수 있도록 된 마스크롬(mask ROM)에 적당하도록 한 플랫구조의 BN⁺저항 감소에 관한 것이다.

종래의 플랫 NOR형태의 마스크롬에서는 확산층(Buried N⁺)을 비트라인과 셀 트랜지스터의 소스/드레인으로 사용한다.

이러한 형태의 종래의 마스크롬의 특성과 속도(speed)를 제한하는 가장 큰 요소는 확산층의 저항값이다.

일반적으로 마스크롬은 다음과 같은 공정을 통하여 제조된다. (가) 실리콘기판상에 이온주입을 통하여 웰을 형성하는 공정, (나) 실리콘기판상의 일정영역에 고립영역(isolation)을 형성시키는 공정, (다) 문턱전압(Vth) 조정(adjustment)을 위한 이온주입공정, (라) 포토리소그래피에 의해 BN⁺이온주입공정, (마) 게이트를 형성시키는 공정, (바) 소스/드레인을 형성시키는 공정, 데이타를 코딩시키는 공정, (사) 절연막증착시키는 공정, (라) 콘택홀을 형성시키는 공정, (자) 금속을 연결시키는(metal interconnection) 공정을 포함하여 이루어진 것이다.

그러나 상기와 같은 구조의 종래 마스크롬의 제조방법에 있어서, 확산층의 저항은 금속의 저항에 비해 수백배 크기 때문에 확산층(BN⁺)을 비트라인으로 사용할 경우, 큰 면저항과 접촉저항(contact resistance)으로 인해 소자의 하이 스피드 동작에 장애가 되는 문제점이 있었다.

본 발명은 상기한 바와 같은 종래 마스크롬 제조방법에 있어서의 문제점을 해결하기 위해 안출한 것으로, 반도체소자의 플랫(flat) 구조의 확산층(BN⁺)의 저항을 감소시킬 수 있고 또한 하이스피드를 구현할 수 있는 마스크롬의 제조방법에 관한 것이다.

상기한 바와 같은 목적을 달성하기 위하여 본 발명의 바람직한 일실시예에 따르면, 웰 및 고립영역(isolation)이 형성된 실리콘기관(11)상에 BN⁺이온을 주입하여 확산층을 형성하는 공정과, 상기 확산층의 상부에 실리사이드층(12)과 제1산화막(13)을 순차적으로 형성하는 공정과, 상기 제1산화막(13)의 상부에 포토레지스트(14)를 형성한 후, 일정영역을 구분(define)하여 노출되는 상기 제1산화막(13) 및 실리사이드층(12)을 식각하고, 계속해서 실리콘기판(11)을 식각하여 실리콘기판(11)에 홈을 형성하는 공정과, 상기 포토레지스트(14)를 제거하고, 실리콘기판(11) 내에 문턱전압(Vth)을 조절하기 위한 이온주입을 수행하는 공정과, 상기 구조물의 상부전면에 제2산화막(15)을 형성한 후, 선택적으로 식각하여 사이드월(side wall)을 형성하는 공정과, 상기 사이드월 사이에 노출된 실리콘기판(11)상에 게이트산화막(18)을 형성한 후, 상부전면에 폴리실리콘(16)을 형성하는 공정과, 상기 실리콘기판(11)상의 일정영역에 데이타코딩을 수행한 후, 상부전면에 절연막을 형성하는 공정과, 상기 절연막의 일부를 식각하여 콘택홀을 형성한 후, 그 콘택홀을 포함한 절연막 상에 금속층을 형성하여 금속배선을 형성하고, 상부전면에 패시베이션(passivation)을 수행하는 공정을 구비하여 이루어지는 것을 특징으로 하는 마스크롬 제조방법이 제공된다.

상기와 같은 방법에 의해 제조된 반도체 기억소자는 각종 셋트에 실장되어 소정의 정보를 저장하거나 저장된 정보를 외부에서 읽어낼 수 있게 된다.

이하 본 발명에 따른 마스크롬 제조방법의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명한다.

제1도 (a) 내지 (i)는 본 발명에 따른 마스크롬의 제조방법을 나타낸 수순단면도로서, 이에 도시한 바와 같이 본 발명에서는 확산층의 상부, 즉 실리콘기판의 상부에 고융점금속(refractory metal)을 이용하여 실리사이드(silicide)를 형성시키는데, 상기 확산층(BN⁺)에 형성된 실리사이드는 비트라인(bit line)의 저항(RS : SHEET RESISTANCE) 및 소스/드레인의 접촉저항(RC : CONTACT RESISTANCE)을 감소시키는 역할을 한다.

본 발명에서 사용된 셀-트랜지스터의 구조는 소스/드레인의 얇은 접합(shallow junction)을 갖도록 채널 형성지역을 에치하여 리세스(recess)시킨 구조이다.

이에 따라, 본 발명의 셀-트랜지스터 구조에 따른 셀에서는 자기-정합 실리사이드를 형성할 수 있고, 별도의 포토작업 및 얼라인(align)이 불필요하게 된다.

본 발명에 따른 마스크롬의 제조방법을 설명하면 다음과 같다.

먼저, 제1도의 (a)에 도시한 바와 같이 실리콘 기판(11)상에 이온주입으로 웰을 형성하고, 고립영역(isolation)을 형성시키고, BN⁺이온을 주입한다. 그리고 제1a도에 도시한 바와 같이 상기 실리콘 기판(11)의 상부에 실리사이드층(silicide)(12)을 증착시키고, 제1산화막(13)을 증착시키고, 이후 포토레지스트(14)을 형성한다.

그리고, 제1도의 (c)에 도시한 바와 같이 상기 포토레지스트(14)의 일정영역을 구분(define)하여 포토레지스트(14)의 패턴을 형성한다.

그리고, 제1도의 (d)에 도시한 바와 같이 상기 포토레지스트(14)의 패턴을 통해 제1산화막(13) 및 실리사이드층(12)을 에치하고, 계속해서 실리콘 기관(11)을 에치하여 홈을 형성한 후, 상기 포토레지스트(14)를 제거한다.

그리고, 제1도의 (e)에 도시한 바와 같이 상기 홈이 형성된 실리콘 기관(11) 내에 문턱전압(Vth)을 조절하기 위한 이온주입을 수행한다.

그리고, 제1도의 (f)에 도시한 바와 같이 상기 실리콘기판(11)의 전면에 제2산화막(15)을 증착시킨다.

그리고, 제1도의 (g)에 도시한 바와 같이 상기 제2산화막(15)을 선택적으로 식각하여 사이드월(side wall)을 형성한다.

그리고, 제1도의 (h)에 도시한 바와 같이 상기 사이드월 사이에 노출된 실리콘기판(11)상에 게이트산화막(18)을 형성한 후, 상부전면에 폴리실리콘(16)을 형성한다.

그리고, 제1도의 (i)에 도시한 바와 같이 상기 폴리실리콘(16)의 상부에 폴리실리콘(16)의 일부가 노출되도록 포토레지스트(17)의 패턴을 형성한 후, 데이타코딩을 수행한다.

이후, 일반적인 금속연결공정(Metal interconnection)을 수행하기 위해 절연막(도시안됨)을 증착시키고, 콘택홀을 형성하고 금속연결을 수행하고, 패시베이션(passivation)을 수행하여 완성한다.

상기 실시예에서 설명한 바와 같이 본 발명에 따른 마스크롬 제조방법에 따르면, 확산층을 비트라인으로 사용하는 경우보다 저항(면저항과 접촉저항)을 줄일 수 있어 하이 스피드를 구현할 수 있는 효과가 있다.

본 발명의 구조상 소스/드레인의 얇은 집합(shallow junction)효과를 얻을 수 있어 펀치 스루(punch through), DIBL(Drain-induced barrier lowering)등을 개선할 수 있는 효과가 있다.

본 발명의 구조는 실리사이드 형성에 있어 별도의 포토 작업 및 얼라인이 필요없이 자기-정합(self-aligned)구조를 가지는 효과가 있다.

상기에서 본 발명의 바람직한 일실시예를 중심으로 설명 및 도식하였으나 본 발명의 기술분야에 익숙한 기술자라면 본 발명의 요지를 벗어남이 없이 본 발명을 참고하여 다양하게 변형실시가 가능할 것이다.

Claims

웰 및 고립영역(isolation)이 형성된 실리콘기판(11)상에 BN⁺이온을 주입하여 확산층을 형성하는 공정과, 상기 확산층의 상부에 실리사이드층(12)과 제1산화막(13)을 순차적으로 형성하는 공정과, 상기 제1산화막의(13)의 상부에 포토레지스트(14)를 형성한 후, 일정영역을 구분(define)하여 노출되는 상기 제1산화막(13) 및 실리사이드층(12)을 식각하고, 계속해서 실리콘기판(11)을 식각하여 실리콘기판(11)에 홈을 형성하는 공정과, 상기 포토레지스트(14)을 제거하고, 실리콘기판(11)내에 문턱전압(Vth)을 조절하기 위한 이온주입을 수행하는 공정과, 상기 구조물의 상부전면에 제2산화막(15)을 형성한 후, 선택적으로 식각하여 사이드월(side wall)을 형성하는 공정과, 상기 사이드월 사이에 노출된 실리콘기판(11)상에 게이트산화막(18)을 형성한 후, 상부전면에 폴리실리콘(16)을 형성하는 공정과, 상기 실리콘기판(11)상의 일정영역에 데이타코딩을 수행한 후, 상부전면에 절연막을 형성하는 공정과, 상기 절연막의 일부를 식각하여 콘택홀을 형성한 후, 그 콘택홀을 포함한 절연막 상에 금속층을 형성하여 금속배선을 형성하고, 상부전면에 패시베이션(passivation)을 수행하는 공정을 구비하여 이루어지는 것을 특징으로 하는 마스크롬 제조방법.