KR100218153B1 - 데이터 통신의 블록 인터리브/디인터리브 방법 - Google Patents

데이터 통신의 블록 인터리브/디인터리브 방법 Download PDF

Info

Publication number
KR100218153B1
KR100218153B1 KR1019960077614A KR19960077614A KR100218153B1 KR 100218153 B1 KR100218153 B1 KR 100218153B1 KR 1019960077614 A KR1019960077614 A KR 1019960077614A KR 19960077614 A KR19960077614 A KR 19960077614A KR 100218153 B1 KR100218153 B1 KR 100218153B1
Authority
KR
South Korea
Prior art keywords
value
maximum
address value
address
minimum
Prior art date
Application number
KR1019960077614A
Other languages
English (en)
Other versions
KR19980058291A (ko
Inventor
김동욱
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019960077614A priority Critical patent/KR100218153B1/ko
Publication of KR19980058291A publication Critical patent/KR19980058291A/ko
Application granted granted Critical
Publication of KR100218153B1 publication Critical patent/KR100218153B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명의 목적은 전송 시간 지연이 적고 하드웨어적으로 구현이 용이한 블록 인터리브/디인터리브 방법을 제공하는 것으로, 메모리 맵의 가로 방향 주소값의 최소값부터 최대값까지 순서대로 출력하며 최대 가로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고, 세로 방향 주소의 초기값은 가로 방향 주소 값과 동일하며 다음 순서의 값은 세로 방향 주소의 최대값부터 차례로 최소값까지 출력하며 최소 세로 주소 값을 출력한 다음에는 다시 최대 주소 값부터 최소 주소 값까지 반복하여 출력하지만 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때마다 세로 방향 주소 값은 바로 전 단계의 세로 방향 주소값을 반복하여 출력하는 블록 인터리브 단계와, 메모리 맵의 가로 방향 주소 값을 최소값부터 최대값까지 순서대로 출력하며 최대 가로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고 세로 방향 주소의 초기값은 가로 방향 주소 값에 1을 더한 값부터 차례로 최대값 까지 출력하며 최대 세로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 반복하여 출력하지만 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때마다 초기 세로 방향 주소 값에 1씩을 더한 세로 방향 주소값부터 반복하여 출력하는 블록 디인터리브 단계를 특징으로 한다.

Description

데이터 통신의 블록 인터리브/디인터리브 방법
본 발명은 데이터 전송 시스템에 관한 것이며, 보다 상세히는 디지탈 데이터 신호의 전송 과정에서 발생하는 연집에러(Burst Error)를 방지하기 위한 것으로 메모리를 사용하는 블록 인터리브/디인터리브 방법에 관한 것이다.
일반적으로 데이터 전송 시스템에서는 디지탈 데이터를 전송하는 도중에 발생하는 연집에러를 방지하기 위하여 전송할 데이터를 일정한 법칙에 따라 순서적으로 선택하여 전송하는 인터리브(Interleave) 방법과, 상기 인터리브 방법으로 수신된 데이터를 상기의 법칙에 의한 역 순서로 배열하여, 다시 원상태의 데이터를 복구 배열하는 디인터리브(Deinterleave) 방법을 사용하고 있다.
상기 인터리브/디인터리브 방법으로 송수신 되는 데이터는 송신측으로부터 전송할 데이터를 정상적인 순서에 의한 방법으로 다른 영역의 메모리에 라이트(Write)하고, 상기 다른 영역의 메모리에 라이트 한 순서와 달리하여 특정한 순서에 의한 방법으로 상기 다른 영역의 메모리로부터 데이터를 리드(Read)하여 전송한다.
수신측에서는 수신한 데이터를 상기 전송을 하기 위하여 리드한 순서와 동일한 순서로 메모리(Memory)에 라이트하고, 상기 메모리로부터 정상적인 리드 방법 및 순서에 의하여 리드하여 수신측 다른 영역의 메모리에 기록함으로써, 원래의 데이터 배열을 복원하는 블록(Block) 인터리브/디인터리브 방법이 있다.
다른 방법으로는, 특정한 지연(Delay)시간을 갖는 쉬프트 레지스터(Shift Resistor)를 사용하여 송신시 전송 데이터 비트(Data Bit) 마다 지연시간을 다르게 하여 송신하고, 수신측에서는 수신된 데이터를 송신측의 쉬프트 레지스터와 반대의 지연 시간 특성을 가진 쉬프트 레지스터를 통과하게 함으로써, 송신시 발생한 데이터의 각 비트마다 발생된 시간 지연차를 보상하고 원래 데이터의 배열을 복구하는 것으로, 콘볼루션(Convolution) 인터리브/디인터리브 방법이 있다.
본 발명에서의 메모리 구조는, 일 실시예로서, 가로는 N, 세로는 M개의 어드레스를 갖는 것으로 하고, 데이터가 저장되는 위치는 가로 어드레스 및 세로 어드레스의 조합(N,M)으로 표현한다.
이하, 첨부된 도면을 참조하여 종래의 기술에 의한 블록 인터리브/디인터리브 방법을 설명한다.
제1도는 일반적인 인터리브/디인터리브의 개념 구성도로서, 제1(a)도는 전송할 데이터의 구성도이고, 제1(b)도는 일반적 인터리브 방법에 의한 전송 데이터 구조도이고, 제1(c)도는 일반적 디인터리브 방법에 의한 복구 데이터의 구조도 이고, 제2도는 종래 기술에 의한 블록 인터리브/디인터리브 방법을 도시한 도면으로서, 제2(a)는 정상적인 순서에 의한 방법으로 메모리(Memory)에 라이트(Write)된 디지털 데이터의 라이트 순서를 도시한 도면이고, 제2(b)도는 인터리브 또는 디인터리브 할 때의 메모리에 데이터를 리드 또는 라이트 하는 순서를 도시한 도면이다.
상기의 제1도를 참조하여 일반적인 인터리브 및 디인터리브 방법 및 그 개념을 설명하면, 제1(a)도에 도시된바와 같이 전송하고자 하는 정상적인 데이터를 그대로 전송할 경우, 연집에러(Error Burst)가 발생함으로서, 일부의 데이터가 유실 되거나 파괴되면, 수신측에서는 데이터 C는 유실 또는 파괴된 부분이 많으므로, 회복이 불가능 한 데이터가 되고, 데이터 B는 이미 공개된 다양한 에러 정정 방법을 사용하여 정상적인 데이터로 회복이 가능하다.
따라서, 개념적으로, 제1(b)도에 도시된 것과 같이 일련의 순서를 갖고 있는 데이터를 특정한 방법을 적용하여 특정한 순서에 의하여 전송하면, 데이터의 전송 과정에서, 연집에러(Error Burst)가 발생하여도, 제1(c)도와 같이 수신하여 복구 할 수 있음으로서, 전송 데이터가 특정한 부분에서 일괄적으로 유실 또는 파괴되지 않고 골고루 분산됨으로써, 이미 공개된 다양한 에러 정정 방법, 즉 일 실시예로서, 패리티 첵크 또는 해밍 코드 에러 정정 방법 등을 적용하여 유실된 데이터의 회복이 가능하게 된다.
종래의 기술에 의한 블록 인터리브 방법을 일 실시예로서, 제2(a)도 참조하여 설명하면, 전송할 데이터로부터 디지털(Digital) 데이터(Data)를 특정 영역의 메모리(Memory)에 라이트(Write)함에 있어서, (1,1)(1,2)(1,M), (2,1)(2,2)(2,M),, (N,1)(N,2)(N,M)의 메모리(Memory) 주소(Address)에 의한 순서로 라이트하고, 제2(b)도에 도시된 것과 같이, (1,1)(2,1)(N,1),(1,2)(2,2)(N,2),,(1,M)(2,M)(N,M)의 메모리 주소(Address) 순서로 리드(Read)하여 다른 특정 영역의 메모리에 보관한다.
상기와 같이 리드(Read)하여 다른 특정 영역의 메모리에 보관하는 것을 인터리브(Interleave) 방법이라 하며, 상기의 방법에 의하여 리드하고, 다른 영역의 메모리에 보관된 데이터를 전송 선로를 통하여 전송한다.
데이터의 블록 디인터리브(Block Deinterleave) 방법을 상기의 도면을 참조하여 설명하면 인터리브 방법에 의하여 송신측으로부터 제2(b)도와 같은 순서로 전송되어 수신된 데이터를 상기 송신측 메모리와 동일한 크기의 메모리에 상기 제2(b)도와 같은 순서에 의하여 라이트(Write) 하고, 제2(a)도와 같은 순서로 리드(Read)하여 다른 메모리에 기록 및 보관함으로서, 원래의 데이터를 복구하는 것이다.
상기와 같이 종래 기술에 의한 데이터 전송의 블록 인터리브/디인터리브 방법에 의하면, 데이터를 인터리브 한 후 전송하기 위하여 추가로 메모리의 영역이 필요하고, 또한 수신된 데이터를 보관한 후 디인터리브를 통한 해독을 하기 위하여 추가로 메모리가 필요하게 된다.
또한, 데이터를 라이트 함과 동시에 리드하지 못하는 문제가 있었다. 상기 라이트와 리드를 동시에 하게 되면 디인터리브(Deinterleave)에 의한 데이터의 원상 복구의 경우, 제2(b)에서 5,9,13,10,14,15의 데이터를 리드 할 수가 없으므로, 메모리의 라이트 동작과 리드 동작이 별도로 이루어지도록 하여야 한다. 따라서, 디지털 데이터 송수신의 지연 시간이 크다는 문제점이 있었다.
그리고 도면에 도시하지 않은 쉬프트 레지스터를 이용한 콘볼루션(Convolution) 인터리브/디인터리브 방법은 데이터의 량이 많은 경우, 즉, 메모리의 크기가 커질 경우 콘볼루션 인터리브/디인터리브에 필요한 쉬프트 레지스터를 구현하는 것이 현실적이지 못한 문제점이 있었다.
본 발명은 블록 인터리브/디인터리브 방법에 콘볼루션 인터리브/디인터리브 알고리즘을 적용함으로써, 디지털 데이터를 전송하는 경우, 전송 및 복구에 의한 메모리 영역이 이중으로 필요하지 않으며, 따라서, 송수신의 지연 시간이 적고, 하드웨어적으로 구현이 용이한 블록 인터리브/디인터리브 방법을 제공하는 것이 그 목적이다.
제1도는 일반적인 인터리브/디인터리브의 개념 구성도로서,
제1(a)도는 전송할 데이터의 구성도이고,
제1(b)도는 일반적 인터리브 방법에 의한 전송 데이터 구조도 이고,
제1(c)도는 일반적 디인터리브 방법에 의한 복구 데이터의 구조도 이고,
제2도는 종래 기술에 의한 블록 인터리브/디인터리브 방법을 도시한 도면으로서,
제2(a)도는 정상적인 순서에 의한 방법으로 메모리(Memory)에 라이트(Write)된 디지털 데이터의 라이트 순서를 도시한 도면이고,
제2(b)는 인터리브 또는 디인터리브 할 때의 메모리에 데이터를 리드 또는 라이트 하는 순서를 도시한 도면이고,
제3도는 본 발명의 일 실시예에 따른 블록 인터리브/디인터리브 방법을 도시한 도면으로서,
제3(a)는 정상적으로 메모리에 기록되는 데이터의 순서를 도시한 도면이고,
제3(b)도는 인터리브 할 때의 메모리로부터 데이터를 리드하는 순서를 도시한 도면이고,
제3(c)도는 디인터리브 할 때의 메모리로부터 데이터를 리드하는 순서를 도시한 도면이다.
상기와 같은 목적을 달성하기 위하여 안출한 본 발명의 블록 인터리브/디인터리브 방법은 가로 및 세로의 주소를 갖는 메모리 맵에 기록된 디지털 데이터를 읽고 쓰는 방법에 있어서, 상기 메모리 맵의 가로 방향 주소 값의 최소값부터 최대값까지 순서대로 출력하며 최대 가로 주소 갑을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고, 세로 방향 주소의 초기값은 상기 가로 방향 주소 값과 동일하며 다음 순서의 값은 세로 방향 주소의 최대값부터 차례로 최소값 까지 출력하며 최소 세로 주소 값을 출력한 다음에는 다시 최대 주소 값부터 최소 주소 값까지 반복하여 출력하지만 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때마다 세로 방향 주소 값은 바로 전 단계의 세로 방향 주소 값을 반복하여 출력하는 블록 인터리브 단계와, 상기 메모리 맵의 가로 방향 주소 값을 최소값부터 최대값까지 순서대로 출력하며 최대 가로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고, 세로 방향 주소의 초기 값은 상기 가로 방향 주소 값에 1을 더한 값부터 차례로 최대값까지 출력하며 최대 세로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 반복하여 출력하지만 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때마다 상기 초기 세로 방향 주소 값에 1씩을 더한 세로 방향 주소 값부터 반복하여 출력하는 블록 디인터리브 단계를 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 의한 데이터 통신의 블록 인터리브/디인터리브 방법을 설명한다.
제3도는 본 발명의 일 실시예에 따른 블록 인터리브/디인터리브 방법을 도시한 도면으로서, 제3(a)도는 정상적으로 메모리에 기록되는 데이터의 순서를 도시한 도면이고, 제3(b)도는 인터리브 할 때의 메모리로부터 데이터를 리드하는 순서를 도시한 도면이고, 제3(c)도는 디인터리브 할 때의 메모리로부터 데이터를 리드하는 순서를 도시한 도면이다.
상기와 같은 도면을 참조하여 본 발명에 의한 작용을 설명하면, 제3(a)도에서와 같이 블록 인터리브 방법에서 메모리(Memory) 맵(Map)에 데이터(Data)를 라이트(Write)하는 주소(Address)의 순서는 (가로 방향 주소:세로 방향 주소)의 경우, (1,1)(1,2)(1,M),(2,1)(2,2)(2,M),(N,1)(N,2)(N,M)이고, 블록 인터리브 방법(Block Interleave Method)의 리드(Read) 순서는 상기와 같은 (가로 방향 부소 : 세로 방향 부소)순서로서, 제3(b)도에 도시된 것과 같이, 상기의 라이트(Write)된 메모리(Memory) 맵(Map)의 주소(Address)로부터 (1,1)(2,N)(3,N-1)(M,N-(M-2)2), (1,N-(M-2)2)(2,1)(3,N)(M,N-(M-3)3), (1,3)(2,2)(3,1)(M,N-(M-4)),,(1,N)(2,N-1)(3,N-2)(M,(N-M+1)) 순서로 이루어지고, 전송된다.
다시 좀더 풀어서 설명하면, 전송한 디지털 데이터가 수록된 메모리 맵의 가로 방향 주소 값을 최소값부터 최대값까지 순서대로 출력하며, 상기 메모리 맵의 최대 가로 주소(Address) 값까지 출력한 다음에는, 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고, 상기와 동시에 출력되는 상기 메모리 맵의 세로 방향 주소(Address) 값의 초기값은 상기 가로 방향 주소 값과 동일한 값이며 다음 순서의 주소 값은 세로 방향 주소의 최대값부터 차례로 최소값까지 순서대로 출력하며, 상기 메모리 맵의 최소 세로 주소 값을 출력한 다음에는 다시 최대 주소 값부터 최소 주소 값까지 반복하여 출력한다.
이때, 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할때마다 세로 방향 주소 값은 바로 전 단계의 세로 방향 주소 값을 반복하여 출력함으로써, 전송할 디지털 데이터가 수록된 메모리 맵으로부터 데이터를 리드(Read)하여 전송하는 블록 인터리브 단계가 수행된다.
블록 디인터리브(Block Deinterleave) 방법에서의 메모리(Memory) 맵에는 상기와 같은 단계를 통하여 전송됨으로써, 수신된 데이터(Data)를 메모리 맵에 제3(b)도와 같이 라이트(Write)하고, 상기와 같이 수신되어 메모리 맵에 라이트된 데이터를 블록 디인터리브(Block Deinterleave) 방법에 의하여 리드(Read)하는 순서는 상기와 같이 (가로 방향 주소 M : 세로 방향 주소 N)의 순서로서, 제3(c)도에 도시된 것과 같이 (1,2)(2,3)(3,N)(M,1),(1,N-1)(2,N)(3,1)(M,2), (1,N)(2,1)(3,2)(M,N-1),(1,1)(2,2)(3,3)(M,N)과 같다.
상기와 같은 블록 디인터리브 방법에 의한 데이터의 리드(Read)순서를 좀더 풀어 다시 설명하면, 수신된 데이터가 수록된 상기 메모리 맵의 가로 방향 주소 값을 최소 값부터 최대 값까지 순서대로 출력하며, 최대 가로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고, 세로 방향 주소의 초기 값은 상기 가로 방향 주소의 초기 값에 1을 더한 값부터 차례로 최대값 까지 출력하며, 최대 세로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 반복하여 출력한다.
이때, 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때마다, 상기 초기 세로 방향 주소 값에 1씩을 더한 세로 방향 주소값부터 반복출력하여 상기 메모리 맵에 수신하여 수록된 데이터를 리드하는 블록 디인터리브 단계가 수행된다.
이때, 상기 메모리 맵의 가장 마지막 줄로부터 리드한 데이터는, 재구성시 메모리 맵의 맨 첫째 줄 위치에 오도록 대치시키고, 그 이하 줄의 데이터는 한줄씩 밑으로 내력 배치하면, 상기 제3(a)도의 배치와 같은 구성의 데이터를 만들게 된다.
본 발명에 따른 블록 인터리브/디인터리브 방법을 실시하기 위하여 송신측과 수신측의 메모리는 데이터의 라이트 동작과 리드 동작을 동시에 할 수 있는 이중 포트 램(Dual Port Ram)을 사용한다.
따라서, 인터리브 또는 디인터리브의 경우, 상기 메모리 맵에 데이터가 일부 라이트(Write)됨과 동시에 리드(Read)할 수 있음으로서, 전송에 따른 지연 시간을 줄일 수 있게 된다. 이때, 라이트 및 리드하는 각 주소는 동시에 같은 주소가 인가되지 않도록 한다.
상기 이중 포트 램으로 이루어진 메모리 맵의 가로 어드레스와 세로 어드레스를 본 발명에 의한 순서로 출력하기 위하여는 각각 가로 어드레스 카운터와 세로 어드레스 카운터가 필요하다.
기존의 블록 인터리브/디인터리브도 듀얼 포트 메모리를 사용하면 메모리의 리드와 라이트를 동시에 할 수 있지만 리드와 라이트 하는 방법 때문에 동시에 행하면 원래 신호의 순서를 찾을 수가 없다. 따라서 듀얼 포트 메모리를 사용하여도 리드와 라이트를 동시에 할 수 없었고, 본 발명에서는 메모리에서 리드하는 방법을 기존의 방법과 달리하여 리드와 라이트를 동시에 하여도 원래의 신호 순서를 찾아낼 수 있다.
그러므로, 종래와 같이 데이터의 인터리브 단계에서, 송수신측 모두 데이터를 읽고 쓰기 위한 메모리가 필요하지 않으므로, 메모리의 량이 반으로 줄고, 데이터의 전송 지연 시간을 줄일 수 있게 된다.
상술한 바와 같이, 본 발명에 의한 블록 인터리브/디인터리브 방법을 데이터 전송시에 사용하면, 듀얼 포트 램을 사용함으로써, 데이터의 라이트 종작과 리드동작이 동시에 이루어질 수 있고, 전송 지연을 줄일 수 있으며, 필요로 하는 메모리의 양이 1/2로 감소하는 효과가 있다

Claims (1)

  1. 가로 및 세로의 주소를 갖는 메모리 맵에 기록된 디지털 데이터를 전송하는 방법에 있어서, 상기 메모리 맵의 가로 방향 주소 값의 최소값부터 최대값까지 순서대로 출력하며 최대 가로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출려하고, 세로 방향 주소의 초기값은 상기 가로 방향 주소 값과 동일하며 다음 순서의 값은 세로 방향 주소의 최대값부터 차례로 최소값까지 출력하며 최소 세로 주소 값을 출력한 다음에는 다시 최대 주소 값부터 최소 주소 값까지 반복하여 출력하지만 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때 마다 세로 방향 주소 값은 바로 전 단계의 세로 방향 주소 값을 반복하여 출력하여 리드하는 블록 인터리브 단계와, 상기 메모리 맵의 가로 방향 주소 값을 최소 값부터 최대 값까지 순서대로 출력하며 최대 가로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 차례로 반복하여 출력하고, 세로 방향 주소의 초기 값은 상기 가로 방향 주소 값에 1을 더한 값부터 차례로 최대값 까지 출력하며 최대 세로 주소 값을 출력한 다음에는 다시 최소 주소 값부터 최대 주소 값까지 반복하여 출력하지만 상기 가로 방향 주소 값이 최대값 다음에 다시 최소값부터 시작할 때마다 상기 초기 세로 방향 주소 값에 1씩을 더한 세로 방향 주소값부터 반복 출력하여 리드하는 블록 디인터리브 단계를 특징으로 하는 데이터 통신의 블록 인터리브/디인터리브 방법.
KR1019960077614A 1996-12-30 1996-12-30 데이터 통신의 블록 인터리브/디인터리브 방법 KR100218153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077614A KR100218153B1 (ko) 1996-12-30 1996-12-30 데이터 통신의 블록 인터리브/디인터리브 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077614A KR100218153B1 (ko) 1996-12-30 1996-12-30 데이터 통신의 블록 인터리브/디인터리브 방법

Publications (2)

Publication Number Publication Date
KR19980058291A KR19980058291A (ko) 1998-09-25
KR100218153B1 true KR100218153B1 (ko) 1999-09-01

Family

ID=19492612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077614A KR100218153B1 (ko) 1996-12-30 1996-12-30 데이터 통신의 블록 인터리브/디인터리브 방법

Country Status (1)

Country Link
KR (1) KR100218153B1 (ko)

Also Published As

Publication number Publication date
KR19980058291A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100362090B1 (ko) 콘벌루셔널인터리버및디인터리버와,그어드레스제네레이터
US6810499B2 (en) Product code based forward error correction system
US5757824A (en) Code error correction apparatus
JP3234130B2 (ja) 誤り訂正符号復号化方法およびこの方法を用いる回路
US5027356A (en) Error control system
KR20010080966A (ko) 에러 정정 및 검출용 신호 프로세서
US4744086A (en) Process for the transmission in blocks of digital information words with error correction capability
US6138263A (en) Error correcting method and apparatus for information data having error correcting product code block
KR100218153B1 (ko) 데이터 통신의 블록 인터리브/디인터리브 방법
US8139428B2 (en) Method for reading and writing a block interleaver and the reading circuit thereof
EP1388944A1 (en) Cross interleave reed-solomon code correction
EP0176099B1 (en) Method and apparatus for error correction
JP2908272B2 (ja) 情報処理装置
CN108023662B (zh) 一种可配置的分组交织方法及交织器
KR100200810B1 (ko) 오류 정정부호화 방법 및 장치
KR0183171B1 (ko) 인터리버 및 디인터리버와 그 방법
KR100246738B1 (ko) 통신장치의 인터리버/디인터리버 처리방법
US6687870B1 (en) Method and apparatus for interleaving for information transmission or storage applications
US20020162070A1 (en) Dynamic error correction code shortening
JPH0241057B2 (ko)
EP0724219B1 (en) Memory system for storing information data and state-of-radio-transmission data
US5999566A (en) Method and apparatus for providing error-tolerant communication of information
EP0658983B1 (en) Encoding or decoding device comprising a paged memory
SU855730A1 (ru) Запоминающее устройство с самоконтролем
KR950005753Y1 (ko) 컴팩트 디스크의 서브코드 인터리브 디코더회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030219

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee