KR100215791B1 - Capacitor device - Google Patents
Capacitor device Download PDFInfo
- Publication number
- KR100215791B1 KR100215791B1 KR1019960001723A KR19960001723A KR100215791B1 KR 100215791 B1 KR100215791 B1 KR 100215791B1 KR 1019960001723 A KR1019960001723 A KR 1019960001723A KR 19960001723 A KR19960001723 A KR 19960001723A KR 100215791 B1 KR100215791 B1 KR 100215791B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- capacitor
- ruo
- lower electrode
- tio
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 커패시터 구조에 관한 것으로, 커패시터의 전기적 특성(즉 유전율, 누설전류 등)을 개선하여 고집적소자에 적합하도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor structure, in which the electrical characteristics of the capacitor (ie, permittivity, leakage current, etc.) are improved to be suitable for high integration devices.
본 발명에 따른 커패시터 구조는 실리콘 기판; 상기 실리콘 기판상에 형성되고, pt 막과 RuO2-X(0X1) 또는 IrO2-X(0X1)의 1종으로 이루어지는 산화막을 포함하는 하부전극; 상기 하부전극상에 형성된 BaXSr1-XTiO3(0＜X＜1)막; 상기 BaXSr1-XTiO3막 위에 형성된 Pt막을 포함하여 구성된다.The capacitor structure according to the present invention comprises a silicon substrate; Formed on the silicon substrate, a pt film and RuO 2-X (0 X 1) or IrO 2-X (0 X A lower electrode including an oxide film made of one kind of 1); A Ba X Sr 1-X TiO 3 (0 <X <1) film formed on the lower electrode; It comprises a Pt film formed on the Ba X Sr 1-X TiO 3 film.
Description
제 1 도는 종래 커패시터의 제 1 실시예1 is a first embodiment of a conventional capacitor
제 2 도는 종래 커패시터의 제 2 실시예2 is a second embodiment of a conventional capacitor
제 3 도는 본 발명에 따른 커패시터의 제 1 실시예3 shows a first embodiment of a capacitor according to the invention.
제 4 도는 본 발명에 따른 커패시터의 제 2 실시예4 shows a second embodiment of a capacitor according to the invention.
제 5 도는 본 발명에 따른 커패시터의 제 3 실시예5 is a third embodiment of a capacitor according to the present invention.
제 6 도는 본 발명에 따른 커패시터의 제 4 실시예6 shows a fourth embodiment of a capacitor according to the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
31 : 실리콘기판 32 : SiO2막31 silicon substrate 32 SiO 2 film
33 : RuO2막 34 : Pt막33: RuO 2 film 34: Pt film
35 : 하부전극 36 : BaXSr1-XTiO3막35: lower electrode 36: Ba X Sr 1-X TiO 3 film
37 : Pt막37: Pt film
본 발명은 반도체 소자의 커패시터에 관한 것으로, 특히 유전체막과 하부전극의 구성을 개선하여 고집적소자에 적합하도록 한 커패시터 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor of a semiconductor device, and more particularly, to a capacitor structure in which a structure of a dielectric film and a lower electrode is improved to be suitable for high integration devices.
종래 커패시터의 제 1 실시예를 설명하면 다음과 같다.A first embodiment of a conventional capacitor is described as follows.
제 1 도는 종래 커패시터의 제 1 실시예이다.1 is a first embodiment of a conventional capacitor.
상기 도면에 따르면, 종래 커패시터의 제 1 실시예는 실리콘 기판(1) 위에 형성된 Ti막(2)과, 상기 Ti막(2)상에 형성된 TiN막(또는 TiO2막)(3)과, 상기 TiN막(3)상에 형성된 Pt막(4)과, 상기 Pt막(4)상에 형성된 유전체막(5)과, 상기 유전체막(5)상에 형성된 Pt막(6)을 포함하여 구성된다,According to the drawings, a first embodiment of a conventional capacitor includes a Ti film 2 formed on a silicon substrate 1, a TiN film (or TiO 2 film) 3 formed on the Ti film 2, and A Pt film 4 formed on the TiN film 3, a dielectric film 5 formed on the Pt film 4, and a Pt film 6 formed on the dielectric film 5. ,
여기서, 산화물, 유전체극으로 사용하기 위해서는 산소분위기하에서 금속의 성질이 변하지 않아야 하기 때문에 커패시터의 상, 하부전극으로 Pt막(4)(6)이 사용된다.Here, the Pt films 4 and 6 are used as the upper and lower electrodes of the capacitor because the properties of the metal must not change under oxygen atmosphere in order to use them as oxides and dielectric electrodes.
또한 상기 Pt막(4)(6)을 이루는 Pt물질은 실리콘과 접착력이 좋지 못하기 때문에 상기 Pt막(4)과 실리콘기판(1) 사이에 Ti막(2)이 형성된다.In addition, since the Pt material constituting the Pt films 4 and 6 has poor adhesion with silicon, a Ti film 2 is formed between the Pt film 4 and the silicon substrate 1.
그리고 막의 표면을 균일하게 하기 위해 상기 Ti막(2)과 Pt막(4) 사이에 TiN막(또는 TiO2막)(6)이 얇게 형성된다.In order to make the surface of the film uniform, a thin TiN film (or TiO 2 film) 6 is formed between the Ti film 2 and the Pt film 4.
그러나 종래 커패시터의 제 1 실시예에 있어서 Pt전극은 스위칭 동작이 많아짐에 따라 강유전체 박막의 중요한 성질인 잔류분극을 감소시키는 즉, 피로(fatigue) 현상을 발생시킨다.However, in the first embodiment of the conventional capacitor, as the switching operation increases, the Pt electrode reduces residual polarization, which is an important property of the ferroelectric thin film, that is, generates a fatigue phenomenon.
한편, 이러한 피로(fatigue)현상을 방지하기 위해 도전성이 양호한 RuO2등의 산화물전극이 백금(Pt) 대신 사용한 커패시터 구조가 제안되었다.On the other hand, RuO has good conductivity to prevent such fatigue phenomenon.2Oxide electrode used in place of platinum (Pt) A capacitor structure has been proposed.
이러한 커패시터 구조를 갖는 종래 커패시터의 제 2 실시예를 설명하면 다음과 같다.A second embodiment of a conventional capacitor having such a capacitor structure will be described below.
제 2 도는 종래 커패시터의 제 2 실시예이다.2 is a second embodiment of a conventional capacitor.
상기 도면에 따르면, 종래 커패시터의 제 2 실시예는 실리콘기판(11) 위에 형성된 RuO2막(12)과, 상기 RuO2막(12)상에 형성된 강유전체막(13)과, 상기 강유전체막(13)상에 형성된 Pt막(또는 RuO2막)(14)을 포함하여 구성된다.According to the drawing, a second embodiment of the conventional capacitor is a RuO 2 film 12 formed on a silicon substrate 11, a ferroelectric film 13 formed on the RuO 2 film 12, and the ferroelectric film 13 ), And a Pt film (or RuO 2 film) 14 formed thereon.
여기서 하부전극으로 Pt 대신에 RuO2가 사용되고, 상부전극 또는 Pt 또는 RuO2로 사용된다.Here, RuO 2 is used instead of Pt as the lower electrode, and Pt or RuO 2 is used as the upper electrode.
상기 구성으로 된 종래 커패시터의 제 2 실시예에 있어서는 RuO2막을 하부전극 또는 상부전극으로 사용하므로써 피로(fatigue)현상이 현저히 개선된다.In the second embodiment of the conventional capacitor having the above structure, the fatigue phenomenon is remarkably improved by using the RuO 2 film as the lower electrode or the upper electrode.
그러나 종래 커패시터에 있어서는 다음과 같은 문제점이 있다.However, the conventional capacitor has the following problems.
종래의 커패시터에 있어서는 강유전체를 이용한 커패시터를 고집적소자에 사용하는 경우에는 상기 RuO2막이 단순한 전극으로만 사용되지 않고 배선재료의 역할을 수행해야 하기 때문에 커패시터에 흐르는 누설전류가 증가하게 된다.In a conventional capacitor, when a capacitor using a ferroelectric material is used in a highly integrated device, the leakage current flowing through the capacitor increases because the RuO 2 film is not only used as a simple electrode but also serves as a wiring material.
또한 종래의 커패시터에 있어서는 고집적소자에 사용하기 위해서는 고유전체막을 얇게 형성해야 하는데, RuO2막을 전극으로 사용하는 경우에 전극표면이 평탄해야 함을 감안할 때 고유전율을 얻기가 힘들다.In addition, in the conventional capacitor, a high dielectric film has to be formed thinly for use in a high-integration device, and it is difficult to obtain a high dielectric constant in view of the fact that the electrode surface should be flat when the RuO 2 film is used as an electrode.
그리고 종래의 커패시터에 있어서는 상기 RuO2막 대신에 Pt막만을 사용하는 경우에 상기 Pt는 건식식각이 잘 이루어지지 않는 물질이기 때문에 Pt막 두께가 두꺼운 경우에는 제조공정이 어렵게 된다.In the conventional capacitor, when only the Pt film is used instead of the RuO 2 film, the Pt is a material that is hardly dry etched. Therefore, when the Pt film is thick, the manufacturing process becomes difficult.
본 발명은 상기 종래 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 유전율을 증가시켜 커패시터의 용량을 늘리고, 누설전류를 감소시키므로써 고집적 소자에 적합하도록 한 커패시터 구도를 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problem, and an object of the present invention is to provide a capacitor structure suitable for high integration devices by increasing the dielectric constant, increasing the capacity of the capacitor, and reducing the leakage current.
상기 목적을 달성하기 위한 본 발명에 따른 커패시터 구조는 실리콘 기판; 상기 실리콘 기판상에 형성되고, Pt막과 RuO2-X(0X1) 또는 IrO2-X(0X1)의 1종으로 이루어지는 산화막을 포함하는 하부전극; 상기 하부전극상에 형성된 BaXSr1-XTiO3(0＜X＜1)막; 상기 BaXSr1-XTiO3막 위에 형성된 Pt막을 포함하여 구성됨을 특징으로 한다.Capacitor structure according to the present invention for achieving the above object is a silicon substrate; It is formed on the silicon substrate, the Pt film and RuO 2-X (0 X 1) or IrO 2-X (0 X A lower electrode including an oxide film made of one kind of 1); A Ba X Sr 1-X TiO 3 (0 <X <1) film formed on the lower electrode; It characterized in that it comprises a Pt film formed on the Ba X Sr 1-X TiO 3 film.
본 발명을 첨부된 도면을 참조하여 상세히 설명한다.The present invention will be described in detail with reference to the accompanying drawings.
제 3 도는 본 발명에 따른 커패시터의 제 1 실시예이다.3 is a first embodiment of a capacitor according to the invention.
상기 도면에 따르면, 본 발명에 따른 커패시터의 제 1 실시예는 실리콘 기판(1)과, 상기 실리콘 기판(31)상에 형성된 비정질 SiO2막(32)과, 상기 비정질 SiO2막(32)상에 형성된 RuO2-X(0X1) 막(33)과, 상기 RuO2-X(0X1) 막(33)상에 형성된 Pt막(34)과, 상기 Pt막(34)상에 형성된 BaXSr1-XTiO3막(36)과, 상기 BST막(36)상에 형성된 Pt막(37)을 포함하여 구성된다.According to the drawings, the first embodiment of the capacitor according to the present invention is characterized by a silicon substrate 1, an amorphous SiO 2 film 32 formed on the silicon substrate 31, and an amorphous SiO 2 film 32. Formed on RuO 2-X (0 X 1) the film 33 and the RuO 2-X (0 X 1) Pt film 34 formed on film 33, Ba X Sr 1-X TiO 3 film 36 formed on Pt film 34, and Pt film formed on BST film 36 It comprises 37.
여기서, 상기 비정질 SiO2막(32)은 실리콘기판(31) 계면에 실리사이드 형성을 방지하기 위한 완충충으로 사용된다.Here, the amorphous SiO 2 film 32 is used as a buffer for preventing silicide formation at the silicon substrate 31 interface.
또한, 상기 RuO2-X(0X1) 막(33)과 Pt막(34)은 하부전극(35)으로 사용되고, 상기 BaXSr1-XTiO3(0X1)막(36)은 강유전체막으로 사용된다.In addition, the RuO 2-X (0 X 1) The film 33 and the Pt film 34 are used as the lower electrode 35, and the Ba X Sr 1-X TiO 3 (0X1) film 36 is used as the ferroelectric film.
여기서 상기 RuO2-X막(33) 대신에 IrO2-X(0X1)막을 사용할 수 있음은 물론 상부전극으로 상기 Pt막(37) 대신에 Al을 사용할 수도 있다.Where the IrO 2-X (0) instead of the RuO 2-X film 33 X 1) A film may be used, and of course, Al may be used instead of the Pt film 37 as an upper electrode.
또한 상기 BaXSr1-XTiO3막(36)은 Ti에 Ta, Nb 등 물질을 일부 도핑하여 사용할 수도 있다.In addition, the Ba X Sr 1-X TiO 3 layer 36 may be used by partially doping Ti, such as Ta and Nb.
그리고 상기 RuO2-X막(33)의 두께는 약 1000Å 이상 두께로 형성되고, 상기 하부전극(35)을 구성하는 Pt막(34)은 약 1000Å 이하 두께로 형성된다.The RuO 2 -X film 33 has a thickness of about 1000 GPa or more, and the Pt film 34 constituting the lower electrode 35 has a thickness of about 1000 GPa or less.
즉, 상기 Pt막(34) 두께는 얇게 하고, 상기 RuO2막(33) 두께는 두껍게 형성하는 것이 바람직하다.That is, it is preferable that the thickness of the Pt film 34 is thin and the thickness of the RuO 2 film 33 is thick.
또한, 제 4 도에 도시된 바와 같이, 본 발명에 따른 커패시터의 제 2 실시예에 있어서는 제 3 도의 커패시터 구성에서 하부전극으로 사용되는 Pt막과 RuO2막 사이에 상기 Pt막과 RuO2막의 계면에서의 접착력을 개선하기 위해 Ti막이 형성되고, 다른 구성은 제 1 실시예의 구성과 동일하다.In addition, as shown in FIG. 4, in the second embodiment of the capacitor according to the present invention, the interface between the Pt film and the RuO 2 film between the Pt film and the RuO 2 film used as the lower electrode in the capacitor configuration of FIG. In order to improve the adhesive force in the Ti film, a Ti film is formed, and the other configuration is the same as that of the first embodiment.
즉, 본 발명에 따른 커패시터의 제 2 실시예의 구성은, 제 4 도와 같이, 실리콘 기판(41)상에 형성된 비정질 SiO2(42)과, 상기 비정질 SiO2막(42)상에 형성된 RuO2-X막(43)상에 형성된 Ti막(44)과, 상기 Ti막(44)상에 형성된 Pt막(45)과, 상기 Pt막(45)상에 형성된 BaXSr1-XTiO3(X＜1)막(47)과, 상기 BaXSr1-XTiO3막(47)상에 형성된 Pt막(48)을 포함하여 구성된다.That is, the structure of the second embodiment of the capacitor according to the present invention is, as shown in Fig. 4, the amorphous SiO 2 42 formed on the silicon substrate 41 and the RuO 2- formed on the amorphous SiO 2 film 42. Ti film 44 formed on X film 43, Pt film 45 formed on Ti film 44, and Ba X Sr 1-X TiO 3 (X formed on Pt film 45) It comprises a <1) film 47 and a Pt film 48 formed on the Ba X Sr 1-X TiO 3 film 47.
여기서 상기 RuO2막(43)과 Ti막(44) 및 Pt막(45)은 하부전극(46)으로 사용된다.Here, the RuO 2 film 43, the Ti film 44, and the Pt film 45 are used as the lower electrode 46.
그리고, 제 5 도에 도시된 바와 같이, 본 발명에 따른 커패시터의 제 3 실시예에 있어서는, 제 3 도의 커패시터 구성에서 완충층으로 사용되는 SiO2막 대신에 다결정 실리콘막이 사용되고, 상기 다결정 실리콘막 위에 Al막과 Ti막 및 Pt막이 각각 형성되며, 다른 구성은 제 1 실시예의 구성과 동일하다.And, as shown in Fig. 5, in the third embodiment of the capacitor according to the present invention, a polycrystalline silicon film is used instead of the SiO 2 film used as the buffer layer in the capacitor configuration of Fig. 3, and Al on the polycrystalline silicon film A film, a Ti film and a Pt film are respectively formed, and the other configuration is the same as that of the first embodiment.
즉, 본 발명에 따른 커패시터의 제 3 실시예의 구성은, 제 5 도와 같이, 실리콘 기판(51)상에 형성된 다결정 실리콘막(52)과, 상기 다결정 실리콘막(52)상에 형성된 Al막(53)과, 상기 Al막(53)상에 형성된 Ti막(54)과, 상기 Ti막(54)상에 형성된 Pt막(55)과, 상기 Pt막(55)상에 형성된 RuO2-X(0X1)막(56)과, 상기 RuO2-X(56)상에 형성된 Pt막(57)과, 상기 Pt막(57)상에 형성된 BaXSr1-XTiO3(X＜1)막(59)과, 상기 BaXSr1-XTiO3막(59)상에 형성된 Pt막(60)을 포함하여 구성된다.That is, the structure of the third embodiment of the capacitor according to the present invention is, as in the fifth diagram, the polycrystalline silicon film 52 formed on the silicon substrate 51 and the Al film 53 formed on the polycrystalline silicon film 52. ), A Ti film 54 formed on the Al film 53, a Pt film 55 formed on the Ti film 54, and a RuO 2-X (0 formed on the Pt film 55). X 1) A film 56, a Pt film 57 formed on the RuO 2-X 56, and a Ba X Sr 1-X TiO 3 (X <1) film formed on the Pt film 57 ( 59) and a Pt film 60 formed on the Ba X Sr 1-X TiO 3 film 59.
여기서 상기 Al막(53), Ti막(54), Pt막(55), RuO2-X막(56), Pt막(57)은 하부전극(58)으로 사용된다.The Al film 53, the Ti film 54, the Pt film 55, the RuO 2-X film 56, and the Pt film 57 are used as the lower electrode 58.
상기 구성으로 된 커패시터의 제 3 실시예에 있어서, 상기 다결정 실리콘막(52)은 집적소자에서 플러그(Plug) 역할을 하는 막으로 사용되기 때문에 상기 다결정 실리콘막(52) 위에 RuO2-X막(56)이 형성된 경우에 다결정 실리콘 계면에 산화막(SiO2)이 형성되므로 절연효과가 나타난다.In the third embodiment of the capacitor having the above configuration, since the polycrystalline silicon film 52 is used as a film serving as a plug in an integrated device, a RuO 2-X film ( In the case where 56) is formed, an oxide film (SiO 2 ) is formed at the polycrystalline silicon interface, and an insulation effect is exhibited.
따라서 이러한 절연효과를 방지하기 위해 본 발명에 따른 커패시터의 제 3 실시예에 있어서는 상기 다결정 실리콘막(52)을 완충충으로 사용하는 경우에 상기 다결정 실리콘막(52) 위에 Al막(53), Ti막(54), Pt막(55)들이 각각 형성되고, 그 위에 RuO2-X막(56)이 형성된다.Therefore, in order to prevent such an insulating effect, in the third embodiment of the capacitor according to the present invention, when the polycrystalline silicon film 52 is used as a buffer, the Al film 53, Ti on the polycrystalline silicon film 52 is used. A film 54 and a Pt film 55 are formed, respectively, and a RuO 2-X film 56 is formed thereon.
또한 제 6 도에 도시된 바와 같이, 본 발명에 따른 커패시터의 제 4 실시예에 있어서는 제작공정을 단순화시키기 위해 제 5 도의 커패시터 구성에서 다결정 실리콘막 위에 Pt막/Ti막/Al막 대신에 Ru막이 형성되고, 나머지 다른 구성은 제 3 실시예와 동일하다.In addition, as shown in FIG. 6, in the fourth embodiment of the capacitor according to the present invention, in order to simplify the fabrication process, the Ru film is formed on the polycrystalline silicon film instead of the Pt film / Ti film / Al film in the capacitor configuration of FIG. Is formed, and the rest of the other configuration is the same as in the third embodiment.
즉, 본 발명에 따른 커패시터의 제 4 실시예의 구성은, 제 6 도와 같이, 실리콘 기판(61)상에 형성된 다결정 실리콘막(62)과, 상기 다결정 실리콘막(62)상에 형성된 Ru막(63)과, 상기 Ru막(63)상에 형성된 RuO2-X(0X1)막(64)과, 상기 RuO2-X막(64)상에 형성된 Pt막(65)과, 상기 Pt막(65)상에 형성된 BaXSr1-XTiO3(X＜1)막(67)과, 상기 BaXSr1-XTiO3막(67)상에 형성된 Pt막(68)을 포함하여 구성된다.That is, the structure of the fourth embodiment of the capacitor according to the present invention is, as in the sixth diagram, the polycrystalline silicon film 62 formed on the silicon substrate 61 and the Ru film 63 formed on the polycrystalline silicon film 62. ) And RuO 2-X (0 formed on the Ru film 63). X 1) Film 64, Pt film 65 formed on RuO 2-X film 64, and Ba X Sr 1-X TiO 3 (X <1) film formed on Pt film 65 And a Pt film 68 formed on the Ba X Sr 1-X TiO 3 film 67.
여기서, 상기 Ru막(63)과 RuO2-X막(64) 및 Pt막(65)은 하부전극(66)으로 사용된다.Here, the Ru film 63, the RuO 2-X film 64, and the Pt film 65 are used as the lower electrode 66.
또한 상기 Ru막(63)과 RuO2-X막(64)은 Ru금속을 반응스퍼터링(reactive sputtering)에 의해 제작할 수 있어 Ru와 RuO2막을 단일 연결공정으로 얻을 수 있다.In addition, the Ru film 63 and the RuO 2-X film 64 can be produced by reactive sputtering Ru metal to obtain a Ru and RuO 2 film in a single connection process.
상기에서 설명한 바와 같이, 본 발명에 따른 커패시터 구조에 있어서는 다음과 같은 효과가 있다.As described above, the capacitor structure according to the present invention has the following effects.
본 발명에 따른 커패시터 구조에 있어서는 고유전율을 갖는 물질을 유전체막으로 사용하고, 금속과 산화막을 이용하여 하부전극을 형성하므로써 커패시터의 용량을 증가시킴은 물론 누설전류를 감소시킬 수 있다.In the capacitor structure according to the present invention, by using a material having a high dielectric constant as a dielectric film and forming a lower electrode using a metal and an oxide film, the capacitance of the capacitor can be increased as well as the leakage current can be reduced.
따라서 본 발명에 따른 커패시터 구조는 고집적소자에 적합하다고 볼 수 있다.Therefore, the capacitor structure according to the present invention can be regarded as suitable for high integration devices.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001723A KR100215791B1 (en) | 1996-01-26 | 1996-01-26 | Capacitor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001723A KR100215791B1 (en) | 1996-01-26 | 1996-01-26 | Capacitor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060494A KR970060494A (en) | 1997-08-12 |
| KR100215791B1 true KR100215791B1 (en) | 1999-08-16 |
Family
ID=19450151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960001723A KR100215791B1 (en) | 1996-01-26 | 1996-01-26 | Capacitor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100215791B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100775721B1 (en) * | 2001-07-13 | 2007-11-09 | 후지쯔 가부시끼가이샤 | Capacitor and method of manufacturing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533991B1 (en) * | 1997-12-27 | 2006-05-16 | 주식회사 하이닉스반도체 | Manufacturing method of high dielectric capacitor of semiconductor device |
-
1996
- 1996-01-26 KR KR1019960001723A patent/KR100215791B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100775721B1 (en) * | 2001-07-13 | 2007-11-09 | 후지쯔 가부시끼가이샤 | Capacitor and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060494A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU626701B2 (en) | Electrodes for electrical ceramic oxide devices | |
| KR100371891B1 (en) | Microelectronic Structures and Methods of Forming the Same | |
| US6319542B1 (en) | Lightly donor doped electrodes for high-dielectric-constant materials | |
| US5003428A (en) | Electrodes for ceramic oxide capacitors | |
| KR100297210B1 (en) | High Temperature Electrode-Barriers for Ferroelectric Capacitors and Other Capacitor Structures | |
| US5619393A (en) | High-dielectric-constant material electrodes comprising thin ruthenium dioxide layers | |
| KR100215791B1 (en) | Capacitor device | |
| KR0180784B1 (en) | Method for forming semiconductor capacitor | |
| US7270884B2 (en) | Adhesion layer for Pt on SiO2 | |
| JP2000077629A (en) | Laminated capacitor provided with diffusion barrier | |
| JP4977289B2 (en) | Capacitor dielectric film and sputtering target | |
| KR100277939B1 (en) | bottom electrode of capacitor with ferroelectric | |
| KR100231597B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100316020B1 (en) | Method for forming capacitor of semiconductor device | |
| JPH10107218A (en) | Electrode wiring | |
| KR0180786B1 (en) | Method for manufacturing semiconductor capacitor | |
| KR20000026968A (en) | Method for forming capacitor of semiconductor device | |
| KR0150985B1 (en) | The manufacture of capacitor using the oxide electrode | |
| JPH0870107A (en) | Semiconductor device and its fabrication | |
| KR20000048523A (en) | Multi layered electrodes composed of pt and a base metal for storage capacitors | |
| KR19980014897A (en) | Capacitor and method of manufacturing the same | |
| KR100614578B1 (en) | high-dielectric capacitor in semiconductor device | |
| KR100228761B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR20100078599A (en) | Capacitor of semiconductor device and method for manufacturing thereof | |
| KR19980060522A (en) | Capacitor Manufacturing Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |