KR100214483B1 - 다 비트 입출력을 위한 디램 - Google Patents
다 비트 입출력을 위한 디램 Download PDFInfo
- Publication number
- KR100214483B1 KR100214483B1 KR1019960018484A KR19960018484A KR100214483B1 KR 100214483 B1 KR100214483 B1 KR 100214483B1 KR 1019960018484 A KR1019960018484 A KR 1019960018484A KR 19960018484 A KR19960018484 A KR 19960018484A KR 100214483 B1 KR100214483 B1 KR 100214483B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- memory cell
- data bus
- array
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 다 비트(Bit) 입출력을 위한 디램에 관한 것으로, 종래에는 데이터 버스는 센스앰프 어레이마다 할당되어 있어, 센스앰프 어레이 마다 데이터 버스를 증설하거나 또는 동시에 동작하는 메모리 셀 어레이의 수를 증가시켜야 한다. 그런데 센스앰프 어레이는 레이아웃상에서 반복적으로 사용되는 블록이므로 데이터버스를 증설할 경우 레이아웃 면적의 증가로 칩 사이즈가 커지고, 동시에 동작하는 메모리 셀 어레이의 수가 증가할 경우 전력 소모가 커져서 적용 불가능한 문제점이 있다. 따라서 본 발명은 데이터 버스의 트위스트(twist)와 컬럼 디코더 제어의 변경만으로 인접한 센스앰프 어레이간에 데이터 버스를 공유하도록 함으로써 레이아웃 면적의 증가없이 메모리 셀로 동시에 입출력되는 데이터 비트 수가 2배로 증가하여, 테스트 모드에 적용할 경우 테스트 타임을 줄일 수 있고, 병렬 처리되는 비트 수의 증가로 칩의 고속화가 가능하도록 한다.
Description
제1도는 종래 다 비트(Bit) 입출력을 위한 디램 구조도.
제2도는 본 발명 다 비트(Bit) 입출력을 위한 디램 구조도.
* 도면의 주요부분에 대한 부호의 설명
100a, 100A : 메모리 셀 어레이 200a, 200A : 센스앰프 어레이
300, 300A : 컬럼 스위치 400a, 400A : 컬럼 디코더
본 발명은 디램(DRAM)에서 레이아웃 면적의 증가나 액세스 타임의 저하없이 메모리 셀에서 출력되거나 메모리 셀로 입력되는 비트 수를 증가시키기 위한 것으로, 특히 데이터 버스는 센스앰프 어레이의 중간에서 인접한 센스앰프 어레이의 데이터 버스와 트위스트(Twist)하여 사용함으로써 레이아웃 면적의 증가없이 메모리 셀로 입력되거나 메모리 셀로부터 출력되는 데이터 비트 수를 2배로 증가시켜 사용할 수 있도록 한 다 비트(Bit) 입출력을 위한 디램에 관한 것이다.
종래의 다 비트(Bit) 입출력을 위한 디램의 구조는, 제1도에 도시된 바와 같이, 워드라인과 비트라인 사이에 연결되어 비트 정보를 기억하는 셀을 갖는 구성이 다수개 연결된 메모리 셀 어레이(10a)(10A)가 위쪽과 아래쪽에 각각 위치시키고, 구동 신호(SP) 또는 (SNB)에 따라 상기 비트라인을 센싱하고 그 센싱한 신호를 폴-로직레벨(full-logic level)로 증폭하는 다수의 센스앰프로 이루어진 센스앰프 어레이(20)가 블록선택 스위치(BSU) 또는 (BSD)를 통해 상기 메모리 셀 어레이(10a)(10A)와 연결하고, 외부에서 입력되는 데이터로 상기 메모리 셀 어레이에 라이트(write)하거나 메모리 셀의 데이터를 주변회로로 전송하기 위한 데이터 버스(DB)는 상기 센스 앰프 어레이(20)와 컬럼 스위치(30)에 의해 연결하고, 상기 컬럼 스위치(30)는 입력되는 컬럼 어드레스를 디코딩하는 컬럼 디코더(40a) 또는 (40b)로부터 제어신호를 입력받도록 구성된다.
그리고, 아래쪽에 인접한 디램 또한 동일한 구성을 갖는다.
이와 같이 구성된 종래의 기술에 대하여 살펴보면 다음과 같다.
외부에서 입력되는 로우 어드레스(Row Address)에 의해 블록 선택스위치(BSU) 또는 (BSD)가 온되면 등화신호(EQPR)가 하이상태(H)에서 로우상태(L)로 천이하게 되므로 등화용 엔모스트랜지스터가 턴오프되어 센스앰프 어레이(20)의 프리차지가 해제되어 프리앰프가 동작하지 않게된다.
이어서, 메모리 셀 어레이(10a) 또는 (10A)에 있는 하나의 워드라인이 선택되면 메모리 셀의 데이터가 비트라인으로 츨력된다.
이때 앰프 구동신호인 SP와 SNB가 각각 하이 H, 로우 L로 천이하여 센스앰프 어레이(20)의 센스앰프가 동작가능하도록 한다.
이에 상기 센스앰프가 비트라인에 전달된 메모리 셀의 데이터를 센싱하고, 그 센싱한 신호를 풀-로직레벨(full-logic level)로 증폭한다.
컬럼 디코더(40a) 또는 (40b)에서 컬럼 어드레스를 입력받아 디코딩하고, 이 디코딩하여 얻은 선택신호를 선택스위치(30)로 출력하면, 상기 선택스위치(30)는 상기 컬럼 디코더(40a) 또는 (40b)에서 츨력한 선택신호를 받아 컬럼 스위치중 하나를 온시킨다.
그러면, 온된 컬럼 스위치에 의해 센스앰프 어레이(20)와 데이터 버스(DB)가 연결되어 상기 센스앰프 어레이(20)에서 출력되는 데이터가 데이터 버스(DB)를 통해 필요로 하는 주변회로로 출력된다.
한편, 센스앰프 어레이(20)에서 선택되지 않은 센스앰프는 프라차지 상태를 유지하며, 이 센스앰프상의 데이터 버스도 프리차지 상태로 남아있게 된다.
상기의 경우와 마찬가지로 데이터 버스(DB)를 통해 외부에서 데이터가 입력되는 경우에는 컬럼 디코더(40a) 또는 (40b)에 의해 컬럼 스위치(30)중의 하나를 온시켜 센스앰프 어레이(20)의 센스앰프를 선택하고, 이 선택된 센스앰프에 의해 증폭된 신호는 블록 선택스위치(BUS) 또는 (BSD)에 의해 선택된 메모리 셀 어레이(10a) 또는 (10A)내의 메모리 셀에 저장된다.
그러나, 상기에서와 같은 종래기술에 있어서, 고속 동작, 다 비트(Bit) 병렬 테스트등의 요구에 의해 동시에 메모리 셀에 입력되거나 메모리 셀로부터 출력되는 비트 수가 증가하고 있는데, 이를 위해서는 동시에 동작하는 데이터 버스의 수를 증가시켜야 한다.
따라서, 종래기술의 경우 데이터 버스는 센스앰프 어레이마다 할당되어 있어, 센스앰프 어레이 마다 데이터 버스를 증설하거나 또는 동시에 동작하는 메모리 셀 어레이의 수를 증가시켜야 한다. 그런데 센스앰프 어레이는 레이아웃상에서 반복적으로 사용되는 블록이므로 데이터버스를 증설할 경우 레이아웃 면적의 증가로 칩 사이즈가 커지고, 동시에 동작하는 메모리셀 어레이의 수가 증가할 경우 전력 소모가 커져서 적용 불가능한 문제점이 있다.
따라서, 본 발명의 목적은 데이터 버스는 센스앰프 어레이의 중간에서 인접한 센스앰프 어레이의 데이터 버스와 트위스트(Twist)하여 사용함으로써, 레이아웃 면적의 증가없이 메모리 셀로 입력되거나 메모리 셀로부터 출력되는 데이터 비트 수를 2배로 증가시켜 사용할 수 있도록 한 다 비트(Bit) 입출력을 위한 디램을 제공함에 있다.
본 발명의 다른 목적은 데이터 버스를 트위시트시켜 사용함으로써, 병렬 처리되는 비트 수의 증가로 칩의 고속화가 가능하도록 한 다 비트(Bit) 입출력을 위한 디램을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명 다 비트(Bit) 입출력을 위한 디램 구조는, 워드라인과 비트라인으로 이루어진 메모리 셀 어레이를 위아래로 각각 위치시키고, 상기 비트라인을 센싱한 후 풀-로직레벨로 증폭하는 센스엠프 어레이와 컬럼디코더의 제어에 의해 상기 위 아래의 메모리 셀어레이를 선택하기 위한 컬럼 스위치를 상기 위의 메모리 셀 어레이에 순차적으로 배치하고, 상기 컬럼 스위치와 아래쪽 메모리 셀 어레이 사이에 위치하여 외부에서 입력되는 데이터를 메모리 셀에 라이트 하거나 메모리 셀의 데이터를 주변회로로 전송하기 위한 데이터 버스는 인접한 센스앰프 어레이의 데이터 버스와 트위스트되어 구성한다.
이하, 본 발명을 첨부한 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.
제2도는 본 발명의 다 비트(Bit) 입출력을 위한 디램 구조도로서, 이에 도시한 바와 같이, 워드라인과 비트라인 사이에 연결되어 비트 정보를 기억하는 다수의 메모리 셀로 이루어진 메모리 셀 어레이(100a)(100A)를 위, 아래로 각각 위치시키고, 상기 비트라인을 센싱한 후 풀-로직레벨로 증폭하는 다수의 센스앰프로 이루어진 센스앰프 어레이(200)와 컬럼디코더(400a)(400b)의 제어에 의해 상기 위 또는 아래의 메모리 셀 어레이를 선택하기 위한 컬럼 스위치(300)를 상기 위의 메모리 셀 어레이(100a) 아래에 순차적으로 배치하고, 상기 컬럼 스위치(300)와 아래쪽 메모리 셀 어레이(100A) 사이에 위치하여 외부에서 입력되는 데이터를 메모리 셀에 라이트하거나 메모리 셀의 데이터를 주변회로로 전송하기 위한 데이터 버스(DB)는 인접한 센스앰프 어레이의 데이터 버스와 트위스트되어 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
메모리 셀 어레이(100a)(100A)와 센스앰프 어레이(200)의 배치는 종래기술과 동일하나 컬럼 스위치(300)를 통해 센스앰프 어레이(200)에 연결된 데이터 버스(DB)는 인접한 센스앰프 어레이(200A)의 데이터 버스(DBa)와 트위스트(twist)되어 있다.
이 때 데이터 버스 트위스트는 워드라인 스트랩(Strap) 영역을 사용하면 레이아웃 면적의 증가없이 데이터 버스 트위스트가 가능하다.
또, 컬럼 디코더(400a)(400b)는 데이터 버스 트위스트를 기준으로 좌, 우에 하나씩 있는데 이 두개의 컬럼 디코더(400a)(400b)가 동시에 동작할 수 있다.
즉, 컬럼 어드레스에 의해 선택된 두개의 컬럼 디코더(400a)(400b)가 동시에 동작하면, 상기 컬럼 디코더(400a)에 의해 선택된 센스앰프 어레이(200)(200A)의 데이터는 인접한 센스앰프 어레이(200')(200'A)상의 데이터 버스(DB)를 통해 주변회로로 출력되고, 컬럼 디코더(400b)에 의해 선택된 센스앰프 어레이(200')(200A')의 데이터는 선택된 센스앰프 어레이(200A)(200′)상의 데이터 버스(DB)를 통해 주변회로로 출력된다.
지금까지 설명한 데이터 버스(DB)의 동작에 의거한 데이터의 입출력에 대하여 살펴보면, 외부에서 입력되는 로우 어드레스(Row Address)에 의해 블록 선택스위치(BSU) 또는 (BSD)가 온되면 등화신호(EQPR)가 하이상태(H)에서 로우상태(L)로 천이하게 되므로 등화용 엔모스트랜지스터가 턴오프되어 센스앰프 어레이(200)의 프리차지가 해제되어 프리앰프가 동작되지 않게 된다.
이어서, 가령 메모리 셀 어레이(100a)에 있는 하나의 워드라인이 선택되면 메모리 셀의 데이터가 비트라인으로 출력된다.
이때 앰프구동신호인 SP와 SNB가 각각 하이 H, 로우 L로 천이하여 센스앰프 어레이(200)의 센스앰프가 동작하게 된다.
이에 상기 센스앰프가 비트라인에 전달된 메모리 셀의 데이터를 센싱하고, 그 센싱한 신호를 풀-로직레벨(full-logic level)로 증폭된다.
컬럼 디코더(40a)에서 컬럼 어드레스를 입력받아 디코딩하고, 이 디코딩하여 얻은 선택신호를 선택스위치(300)로 출력하면, 상기 선택스위치(300)는 상기 컬럼 디코더(400a)에서 출력한 선택신호를 받아 컬럼 스위치중 하나를 온시킨다.
그러면, 온 된 컬럼 스위치에 의해 센스앰프 어레이(200)와 데이터 버스(DB)가 연결되어 상기 센스앰프 어레이(200)에서 출력되는 데이터가 인접한 센스앰프 어레이(200A')의 데이터 버스를 통해 필요로 하는 주변회로로 출력된다.
이와 동시에, 가령 메모리 셀 어레이(100a')에 있는 하나의 워드라인이 선택되면 메모리 셀의 데이터가 비트라인으로 출력되고, 앰프구동신호(SP)(SNB)에 의해 센스 앰프 어레이(200')의 센스앰프가 동작하여 센싱하고, 그 센싱한 신호를 풀-로직레벨(full-logic level)로 증폭한다.
이때 컬럼 디코더(400b)에서 컬럼 어드레스를 입력받아 디코딩하고, 이 디코딩하여 얻은 선택신호를 선택스위치(300')로 출력하면 상기 선택스위치(300')는 상기 컬럼 디코더(400b)에서 출력한 선택신호를 받아 컬럼 스위치중 하나를 온시킨다.
그러면, 온된 컬럼 스위치에 의해 센스앰프 어레이(200')와 데이터 버스가 연결되어 상기 센스앰프 어레이(200')에서 출력되는 데이터가 인접한 센스앰프 어레이 (200A)의 데이터 버스를 통해 필요로 하는 주변회로로 출력된다.
즉, 데이터 버스 트위스트의 좌, 우에 있는 컬럼 디코더를 하나씩 또는 동시에 동작시켜 한쪽의 컬럼 디코더에서 선택된 센스앰프 어레이의 데이터는 선택된 센스앰프 어레이상의 데이터버스를 통해서 주변회로로 출력되고, 다른 쪽의 컬럼 디코더에서 선택된 센스앰프 어레이의 데이터는 인접한 센스앰프 어레이상의 데이터 버스를 통해서 주변회로로 출력되도록 한다.
이상에서와 같이 데이터 버스의 트위스트(twist)와 컬럼 디코더 제어의 변경만으로 인접한 센스앰프 어레이간에 데이터 버스를 공유함으로써 레이아웃 면적의 증가 없이 메모리 셀로 동시에 입출력되는 데이터 비트 수가 2배로 증가하여, 테스트 모드에 적용할 경우 테스트 타임을 줄일 수 있고, 병렬 처리되는 비트 수의 증가로 칩의 고속화가 가능하도록 한 효과가 있다.
Claims (3)
- 워드라인과 비트라인으로 이루어진 메모리 셀 어레이를 위, 아래에 각각 위치시키고, 상기 비트라인을 센싱한 후 풀-로직레벨로 증폭하는 센스앰프 어레이와 컬럼디코더의 제어에 의해 상기 위 아래의 메모리 셀 어레이를 선택하기 위한 컬럼 스위치를 상기 위의 메모리 셀 어레이 아래에 순차적으로 배치하고, 상기 컬럼 스위치와 아래쪽 메모리 셀 어레이 사이에 위치하여 외부에서 입력되는 데이터를 메모리 셀에 라이트하거나 메모리 셀의 데이터를 주변회로로 전송하기 위한 데이터 버스는 인접한 센스앰프 어레이의 데이터 버스와 트위스트되어 구성된 것을 특징으로 하는 다 비트(Bit) 입출력을 위한 디램.
- 제1항에 있어서, 컬럼 디코더는 데이터버스 트위스트를 기준으로 좌, 우에 있는 디코더가 동시에 동작하도록 함을 특징으로 하는 다 비트(Bit) 입출력을 위한 디램.
- 제1항에 있어서, 데이터 버스 트위스트는 워드라인 스트랩 영역에서 사용하도록 하는 함을 특징으로 하는 다 비트(Bit) 입출력을 위한 디램.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018484A KR100214483B1 (ko) | 1996-05-29 | 1996-05-29 | 다 비트 입출력을 위한 디램 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018484A KR100214483B1 (ko) | 1996-05-29 | 1996-05-29 | 다 비트 입출력을 위한 디램 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076839A KR970076839A (ko) | 1997-12-12 |
| KR100214483B1 true KR100214483B1 (ko) | 1999-08-02 |
Family
ID=19460065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960018484A KR100214483B1 (ko) | 1996-05-29 | 1996-05-29 | 다 비트 입출력을 위한 디램 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214483B1 (ko) |
-
1996
- 1996-05-29 KR KR1019960018484A patent/KR100214483B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076839A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6178135B1 (en) | Multi-bank memory devices having bank selection switches therein that enable efficient sense amplifier utilization | |
| US5761146A (en) | Data in/out channel control circuit of semiconductor memory device having multi-bank structure | |
| US7417911B2 (en) | Semiconductor memory device having hierarchically structured data lines and precharging means | |
| US7035161B2 (en) | Semiconductor integrated circuit | |
| KR100240538B1 (ko) | 반도체 기억 장치 | |
| JP2000030457A (ja) | 半導体記憶装置 | |
| US5299161A (en) | Method and device for improving performance of a parallel write test of a semiconductor memory device | |
| JPH0696582A (ja) | メモリアレイアーキテクチャ | |
| US7289385B2 (en) | Bank selection signal control circuit for use in semiconductor memory device, and bank selection control method | |
| US6282142B1 (en) | Semiconductor memory device | |
| US6366526B2 (en) | Static random access memory (SRAM) array central global decoder system and method | |
| KR100235144B1 (ko) | 반도체 기억 장치 | |
| JP2705590B2 (ja) | 半導体記憶装置 | |
| JP2006147145A (ja) | 半導体メモリ装置の配置方法 | |
| US6545934B2 (en) | Semiconductor memory device having configuration suited for high integration | |
| US5825709A (en) | Semiconductor memory device | |
| US6084819A (en) | Multi-bank memory with word-line banking | |
| US5657265A (en) | Semiconductor memory device having circuit array structure for fast operation | |
| US5781493A (en) | Semiconductor memory device having block write function | |
| US6370079B1 (en) | Integrated circuits having reduced timing skew among signals transmitted therein using opposingly arranged selection circuits | |
| KR960003591B1 (ko) | 반도체 기억 장치 | |
| KR100214483B1 (ko) | 다 비트 입출력을 위한 디램 | |
| KR100649063B1 (ko) | 반도체 기억 장치 | |
| KR100195671B1 (ko) | 반도체 메모리 장치 | |
| WO2003075280B1 (en) | Semiconductor storing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |