KR100214052B1 - Tandem connection data link processor device - Google Patents

Abstract

본 발명은 동기식 장치에서 직렬 접속을 시행할때 데이타 링크중 TC-APId #1 ~ #16, 프레임 어라인먼트(Frame Alignment)신호인 TC-RDI, ODI 비트를 검출하여 처리하기 위한 데이타 링크 처리장치에 관한 것이다.The present invention provides a data link processing apparatus for detecting and processing TC-APId # 1 to # 16, TC-RDI and ODI bits, which are frame alignment signals, when performing serial connection in a synchronous device. It is about.

종래의 동기식 장치에서 직렬 접속을 시행할때 데이타 링크를 처리하는 장치가 구비되어 있지 못하므로 TC-APId를 검출할수가 없기 때문에 데이타의 연결이 원활하지 못한 문제점이 있었다.Since a device for processing a data link is not provided when performing a serial connection in a conventional synchronous device, there is a problem in that data connection is not smooth because TC-APId cannot be detected.

이를 해결하기 위해 본 발명은 동기식 장치에서 직렬 접속을 시행할때 데이타 링크중 TC-APId #1 - #16, 프레임 어라인먼트(Frame Alignment)신호인 TC-RDI, ODI 비트를 검출하기 위해 데이타 래치부, 프레임 검출부, 어드레스 생성부, LOMF 선언부 및 TC 데이타 래치부가 구비된 간단한 회로 구성으로서 데이타 링크중 TC-APId를 용이하게 검출할수 있도록 한 것이다.To solve this problem, the present invention provides a data latch for detecting TC-APId # 1-# 16, TC-RDI and ODI bits, which are frame alignment signals, during data linking. A simple circuit configuration provided with a section, a frame detector, an address generator, a LOMF declaration section, and a TC data latch section allows for easy detection of TC-APId data links.

Description

직렬 접속(Tandem Connection) 데이타 링크 처리장치Tandem Connection Data Link Processing Unit

제1도는 본 발명에 의한 데이타 링크 처리장치의 블럭 구성도.1 is a block diagram of a data link processing apparatus according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 데이타 래치부 2 : 프레임 검출부1: data latch unit 2: frame detection unit

3 : 어드레스 생성부 4 : 엘오엠에프(LOMF)선언부3: Address generator 4: LOMF declaration unit

5 : TC 데이타 처리부5: TC data processing unit

본 발명은 직렬 접속 데이타 링크 처리장치에 관한 것으로, 특히 동기식 장치에서 직렬 접속을 시행할때 데이타 링크중 TC-APId #1 ~ #16, 프레임 어라인먼트(Frame Alignment)신호인 TC-RDI, ODI 비트를 검출하여 처리하기 위한 장치에 관한 것이다.The present invention relates to a serial connection data link processing apparatus. In particular, when a serial connection is performed in a synchronous device, TC-APId # 1 to # 16 of a data link, TC-RDI and ODI which are frame alignment signals. An apparatus for detecting and processing bits.

종래의 동기식 장치에서 직렬 접속을 시행할때 데이타 링크를 처리하는 장치가 구비되어 있지 못하므로 TC-APId를 검출할수가 없기 때문에 데이타의 연결이 원활하지 못한 문제점이 있었다.Since a device for processing a data link is not provided when performing a serial connection in a conventional synchronous device, there is a problem in that data connection is not smooth because TC-APId cannot be detected.

따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 이루어진것으로서, 동기식 장치에서 직렬 접속을 시행할때 데이타 링크중 TC-APId #1 ~ #16, 프레임 어라인먼트(Frame Alignment)신호인 TC-RDI, ODI 비트를 검출하기 위해 데이타 래치부, 프레임 검출부, 어드레스 생성부, LOMF 선언부 및 TC 데이타 래치부가 구비된 간단한 회로 구성으로서 데이타 링크중 TC-APId를 용이하게 검출할수 있는 데이타 링크 처리장치를 제공함을 그 목적으로 하는 것이다.Accordingly, the present invention has been made to solve the problems of the prior art, TC-APId # 1 ~ # 16 of the data link, TC-RDI, the frame alignment signal (Frame Alignment) of the data link when performing a serial connection in the synchronous device, A simple circuit configuration including a data latch section, a frame detector, an address generator, a LOMF declaration section, and a TC data latch section to detect ODI bits provides a data link processing apparatus that can easily detect TC-APId during a data link. It is for that purpose.

이러한 목적을 달성하기 위한 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE INVENTION The present invention for achieving this object is described in detail by the accompanying drawings as follows.

제1도는 본 발명에 의한 데이타 링크 처리장치의 불록 구성도를 나타낸 것으로서, 이에 도시한 바와 같이 N1 TIME데이타와 클럭(6M CLK)의 동기가 일치할 경우 N1 DATA를 래치하는 데이타 래치부(1)와, 상기 데이타 래치부(1)에서 래치된 데이타중 FF, FE를 찾아서 존재할 경우 프레임이 맞는 것으로 선언하고 데이타중에 FF, FE가 계속해서 존재하지 않을 경우 프레임이 없는 것으로 선언하는 프레임 검출부(2)와, 상기 프레임 검출부(2)에서 프레임이 맞은 것으로 선언하면 그때부터 어드레스를 생성하여 후단의 LOMF 선언부(4)와 TC 데이타 래치부(5)에 출력시키는 어드레스 생성부(3)와, 상기 어드레스 생성부(3)로 부터 0번 어드레스가 들어올때마다 상기 프레임 검출부(2)에서 도래하는 신호를 체크하여 프레임이 존재하지 않는다는 신호를 3번 받을 경우 LOMF를 선언하는 LOMF 선언부(4)와, 상기 데이타 래치부(1)에서 출력되는 데이타 상태에 따라 상기 어드레스 생성부(3)에서 출력되는 어드레스중 어드레스 1 ~ 16은 TC-APId #1 ~ #16을 래치하고 어드레서 17은 TC-RDI와 ODI를 래치하는 TC 데이타 래치부(5)로 구성된 것이다.FIG. 1 shows a block diagram of a data link processing apparatus according to the present invention. As shown in FIG. 1, a data latch unit 1 for latching N1 DATA when the N1 TIME data and the clock 6M CLK are synchronized. And a frame detection unit (2) which finds that the frame is correct when the data latch unit (1) finds FF and FE, and declares that the frame does not exist if the data is not present continuously. And an address generator (3) for generating an address from that time and outputting the address to the LOMF declaration section (4) and the TC data latch section (5) at the next stage when the frame detection section (2) declares that the frame is correct. Whenever the address 0 is input from the generation unit 3, the frame detection unit 2 checks the signal coming and declares LOMF when it receives 3 times that the frame does not exist. According to the LOMF declaration section 4 and the data state output from the data latch section 1, addresses 1 to 16 of the addresses output from the address generation section 3 latch TC-APId # 1 to # 16. The address 17 is composed of a TC data latch section 5 for latching TC-RDI and ODI.

이와 같이 구성된 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described above are as follows.

먼저, 데이타 래치부(1)에서는 입력되는 N1 TIME 데이타와 클럭(6M CLK)의 동기가 상호 일치할 경우에는 데이타(N1 DATA)를 래치하여 프레임 검출부(2) 및 TC 데이타 래치부(5)에 래치된 데이타를 입력시키게 된다.First, in the data latch unit 1, when the synchronization of the input N1 TIME data and the clock 6M CLK coincides with each other, the data latch unit 1 latches the data N1 DATA to the frame detection unit 2 and the TC data latch unit 5. Enter the latched data.

이와 같은 상태에서 프레임 검출부(2)는 데이타 래치부(1)에서 래치된 데이타중 FF, FE를 찾아서 존재할 경우에는 프레임이 맞는 것으로 선언하고, 만일 데이타중에 FF, FE가 계속해서 존재하지 않을 경우에는 프레임이 없는 것으로 선언한다.In such a state, the frame detection unit 2 finds FF and FE in the data latched by the data latch unit 1 and declares that the frame is correct. If the FF and FE do not exist continuously in the data, Declare no frames.

위에서와 같이 프레임이 맞으면 그때부터 어드레스 생성부(3)에서는 0 ~ 17까지의 어드레스를 생성하게되는데, 이 경우 0번 어드레스는 LOMF 선언부(4)에 공급하고, 1 ~ 17번 어드레스는 TC 데이타 래치부(5)에 공급하게 된다.If the frame is corrected as above, the address generator 3 generates addresses 0 to 17. In this case, address 0 is supplied to the LOMF declaration section 4, and addresses 1 to 17 are TC data. It is supplied to the latch part 5.

상기 LOMF 선언부(4)에서는 0번 어드레스가 들어올때마다 프레임 검출부(2)에서 입력되는 신호를 체크하여 프레임이 존재하지 않는다는 신호를 3번 받을 경우에는 LOMF를 선언하게 된다.The LOMF declaration section 4 checks the signal input from the frame detection section 2 each time an address 0 is input, and declares a LOMF when it receives a signal that the frame does not exist three times.

한편 TC 데이타 래치부(5)에서는 상기 데이타 래치부(1)로부터 입력되는 데이타 상태에 따라 어드레스 생성부(3)로부터 입력되는 어드레스중 어드레스 1 ~ 16은 TC-APId #1 ~ #16를 래치시키게 되고, 어드레스 17은 TC-RDI와 ODI를 시키게 된다.On the other hand, in the TC data latch unit 5, addresses 1 to 16 among the addresses input from the address generator 3 according to the data state input from the data latch unit 1 cause the TC-APId # 1 to # 16 to latch. Address 17 causes TC-RDI and ODI.

이상에서와 같이 본 발명은 동기식 장치에서 직렬 접속을 시행할때 간단한 회로 구성으로서 데이타 링크중 TC-APId를 용이하게 검출할수가 있는 것이어서, 접속의 원활함을 도모할수 있는 효과를 제공하는 것이다.As described above, the present invention is a simple circuit configuration when performing a serial connection in a synchronous device, so that TC-APId can easily be detected in the data link, thereby providing an effect that can facilitate the connection.

Claims (1)

N1 TIME데이타와 클럭(6M CLK)의 동기가 일치할 경우 N1 DATA를 래치하는 데이타 래치부(1)와, 상기 데이타 래치부(1)에서 래치된 데이타중 FF, FE를 찾아서 존재할 경우 프레임이 맞는 것으로 선언하고 데이타중에 FF, FE가 계속해서 존재하지 않을 경우 프레임이 없는 것으로 선언하는 프레임 검출부(2)와, 상기 프레임 검출부(2)에서 프레임이 맞은 것으로 선언하면 그때부터 어드레스를 생성하여 후단의 LOMF선언부(4)와 TC 데이타 래치부(5)에 출력시키는 어드레스 생성부(3)와, 상기 어드레스 생성부(3)로 부터 0번 어드레스가 들어올때마다 상기 프레임 검출부(2)에서 도래하는 신호를 체크하여 프레임이 존재하지 않는다는 신호를 3번 받을 경우 LOMF를 선언하는 LOMF 선언부(4)와, 상기 데이타 래치부(1)에서 출력되는 데이타 상태에 따라 상기 어드레스 생성부(3)에서 출력되는 어드레스중 어드레스 1 ~ 16은 TC-APId #1 ~ #16을 래치하고 어드레스 17은 TC-RDI와 ODI를 래치하는 TC 데이타 래치부(5)로 구성된 것을 특징으로 하는 직렬 접속(Tandem Connection) 데이타 링크 처리장치.If the synchronization of the N1 TIME data and the clock (6M CLK) coincides, the data latch unit 1 latching the N1 DATA and the FF and FE among the data latched by the data latch unit 1 find and fit the frame. If the frame detection unit 2 declares that there is no frame and the frame detection unit 2 declares that the frame is correct when FF and FE do not exist continuously in the data, then the address is generated from that point and the LOMF of the subsequent stage is generated. An address generator 3 for outputting to the declaration section 4 and the TC data latch section 5, and a signal arriving at the frame detection section 2 whenever an address 0 enters from the address generator 3; When the signal is received three times that the frame does not exist, the LOMF declaration unit 4 for declaring the LOMF and the data generation unit 3 according to the data state output from the data latch unit 1 Tandem connection, characterized in that the address 1 to 16 of the address is latched TC-APId # 1 to # 16, address 17 is composed of a TC data latch unit (5) latching the TC-RDI and ODI Data Link Processing Unit.