KR100213378B1 - Fabricating method of build-up multi-layer circuit board - Google Patents
Fabricating method of build-up multi-layer circuit board Download PDFInfo
- Publication number
- KR100213378B1 KR100213378B1 KR1019960033193A KR19960033193A KR100213378B1 KR 100213378 B1 KR100213378 B1 KR 100213378B1 KR 1019960033193 A KR1019960033193 A KR 1019960033193A KR 19960033193 A KR19960033193 A KR 19960033193A KR 100213378 B1 KR100213378 B1 KR 100213378B1
- Authority
- KR
- South Korea
- Prior art keywords
- photosensitive insulating
- printed circuit
- insulating resin
- build
- circuit board
- Prior art date
Links
Abstract
본 발명은 컴퓨터의 마더보드(mother board), 카메라 일체형 VTR, MCM(Multi Chip Module), CSP(Chip Size Package) 또는 휴대폰 등에 사용되는 다층인쇄회로기판의 제조방법에 관한 것으로, 그 목적은 층간 접속정도가 향상된 빌드업 다층인쇄회로기판(build-up multi-layer printed circuit board)의 제조방법을 제공함에 있다.The present invention relates to a method for manufacturing a multilayer printed circuit board for use in a computer motherboard, camera integrated VTR, MCM (Multi Chip Module), CSP (Chip Size Package), or a mobile phone. It is to provide a method of manufacturing a build-up multi-layer printed circuit board with improved accuracy.
상기 목적달성을 위한 본 발명은 수지절연층과 회로도체층을 순차적으로 적층하는 빌드업방식을 이용하여 다층 인쇄회로기판을 제조할 때 1차 절연수지층을 반드시 노광 및 현상공정을 통해 1차 비어홀(122)를 형성한 다음, 2차 절연수지층상에 상기 비어홀(122)보다 큰 2차 비어홀(124)를 형성시키므로써, 최종적으로 V자형태의 포토비어홀(120)를 마련하는 빌드업 다층 인쇄회로기판의 제조방법에 관한 것을 그 기술적 요지로 한다.In order to achieve the above object, the present invention provides a first via hole by exposing and developing a primary insulating resin layer when manufacturing a multilayer printed circuit board using a build-up method of sequentially stacking a resin insulating layer and a circuit conductor layer. 122 is formed, and then a second via hole 124 larger than the via hole 122 is formed on the second insulating resin layer, thereby finally forming a V-shaped photo via hole 120. The technical subject matters about the manufacturing method of a board | substrate.
Description
제1도는 종래방법에 의한 빌드업 다층 인쇄회로기판의 제조과정을 도시한 개략 단면도.1 is a schematic cross-sectional view showing a manufacturing process of a build-up multilayer printed circuit board by a conventional method.
제2도는 본 발명에 의한 빌드업 다층 인쇄회로기판의 제조과정을 도시한 개략 단면도.2 is a schematic cross-sectional view showing a manufacturing process of a build-up multilayer printed circuit board according to the present invention.
제3도는 제2e도의 상세도.3 is a detail of FIG. 2e.
제4도는 본 발명에 의해 제조된 다른 빌드업 다층 인쇄회로기판의 단면 절개 사시도 .Figure 4 is a cross-sectional cutaway perspective view of another build-up multilayer printed circuit board manufactured by the present invention.
제5도는 종래방법 및 본 발명법에 의해 제조된 인쇄회로기판의 단면을 나타내는 광학현미경 사진.5 is an optical micrograph showing a cross section of a printed circuit board manufactured by the conventional method and the present invention method.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 110 : 기판 12, 112, 131, 133 : 패턴10, 110: substrate 12, 112, 131, 133: pattern
14, 16, 114, 116 : 절연수지층 15, 17 : 미노광부14, 16, 114, and 116: insulating resin layer 15, 17: unexposed part
20, 120, 122, 124 : 비어홀(via hole) 30, 130 : 도금층20, 120, 122, 124: via hole 30, 130: plating layer
본 발명은 컴퓨터의 마더보드(mother board), 카메라 일체형 VTR, MCM(Multi Chip Module), CSP(Chip Size Package) 또는 휴대폰 등에 사용되는 다층인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 층간 접속정도가 향상된 빌드업 다층인쇄회로기판(build-up multi-layer printed circuit board)의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a multilayer printed circuit board for use in a computer motherboard, camera integrated VTR, MCM (Multi Chip Module), CSP (Chip Size Package), or a mobile phone. A method of manufacturing a build-up multi-layer printed circuit board with improved connection accuracy.
전자부품과 부품내장기술의 발달과 더불어 회로도체를 중첩하는 다층 인쇄회로기판이 개발된 이래, 최근 다층 인쇄회로기판의 고밀도화에 대한 연구가 더욱 활발히 진행되고 있다.Since the development of electronic components and component embedding technology and the development of multilayer printed circuit boards overlapping circuit conductors, research on the densification of multilayer printed circuit boards has been actively conducted.
그중에서도 빌드업(build-up)방식에 의해 다층 인쇄회로기판을 제조하는 방법이 널리 사용되고 있는데, 이 방법은 종래의 일반적인 BVH(blind via hole)공법과는 달리 절연층과 회로도체층으로 순차적으로 적층해서 다층회로를 형성하는 방법이다.Among them, a method of manufacturing a multilayer printed circuit board by a build-up method is widely used. Unlike the conventional BVH (blind via hole) method, the method is sequentially laminated with an insulating layer and a circuit conductor layer. It is a method of forming a multilayer circuit.
따라서, 빌드업에 의한 인쇄회로기판의 제조는 그 방법 자체가 간단할 뿐만 아니라 그에 따라 제조되는 다층 인쇄회로기판(이하, 단지 '빌드업 MLB')은 기판의 층간회로의 연결을 이루는 비어홀(via hole)의 형성이 용이하며, 극소경의 비어홀의 형성이 가능하고 회로도체의 두께가 얇아 미세회로의 형성이 용이한 잇점을 갖는다.Therefore, the manufacturing of the printed circuit board by the build-up is not only simple in itself, but also the multilayer printed circuit board (hereinafter, simply referred to as 'build-up MLB') manufactured according to the via hole forms a connection between the interlayer circuits of the substrate. hole) is easy to form, and very small via holes can be formed and the thickness of the circuit conductor is thin, which makes it easy to form microcircuits.
이러한 빌드업 MLB에 대한 제조방법을 예로들면, 일본공개특허 (평)7-231171호에도 제시된 제조방법을 들 수 있다. 즉, 일본 공개특허 (평)7-231171호에 의한 제조방법은 제1도(A-F)에 도시된 바와 같이, 내층회로(12)가 형성된 도체회로기판(10)상에 1차 감광성절연수지(14)를 약 40㎛ 두께로 도포하고, 원하는 비어홀(20) 크기보다도 큰, 예를들어 약 600㎛ 정도의 직경을 갖는 미노광부(15)를 산란광 200mj/cm2로 형성한 후, 현상을 하지 않고 연속해서 2차 감광성수지(16)를 약 30㎛ 두께로 도포한다. 그 후, 직경 약 200㎛ 정도의 미노광부(17)를 300mj/cm2의 노광을 하고 1,1,1-트리클로로에탄으로 초음파 현상공정을 통해 약70㎛ 두께의 포토비어홀(photo via hole)(20)을 형성하고, UV 경화 및 열경화, 크롬산에 의한 조화형성, 도금용 레지스트(resist)를 형성한다음, 그 위에 무전해 Cu도금만으로 외층도체회로(30)를 형성하여 빌드업 MLB를 제조한다.As an example of the manufacturing method for such build-up MLB, the manufacturing method shown also in Unexamined-Japanese-Patent No. 7-231171 is mentioned. That is, in the manufacturing method according to Japanese Patent Laid-Open No. 7-231171, as shown in FIG. 1 (AF), the primary photosensitive insulating resin (10) is formed on the conductor circuit board 10 on which the inner layer circuit 12 is formed. 14) is applied to a thickness of about 40 µm, and the unexposed portion 15 having a diameter larger than the size of the desired via hole 20, for example, about 600 µm is formed as scattered light 200mj / cm 2 , and then developed. Continuously, the secondary photosensitive resin 16 is applied to a thickness of about 30 μm. Thereafter, the unexposed portion 17 having a diameter of about 200 μm was exposed to 300mj / cm 2 and a photo via hole having a thickness of about 70 μm through an ultrasonic development process with 1,1,1-trichloroethane. (20), UV hardening and thermosetting, roughening by chromic acid, and a plating resist are formed, and then the outer layer conductor circuit 30 is formed only by electroless Cu plating to build up MLB. Manufacture.
그러나, 상기 방법은 현상을 하지 않고 1차 노광에 의해 형성되는 약 600㎛의 비어홀위에 다시 약 200㎛의 비어홀을 형성하도록 2차 노광을 하고 일시에 현상을 함에 따라, 제1도(D-E)에서와 같이 절연수지층의 두께로 인한 적절한 광량 전달의 부족으로 노광취약부(22)가 발생되어, 현상후에도 극소경인 비어홀(hole)(20)의 형상이 입구측이 좁아지며 내층회로측이 넓어지게 된다. 이같은 홀 형상에 따라 무전해 Cu 도금시 도금액이 공급이 원활하지 못하게 되어 도금취약부(32)가 생기고 이로 인해 도금 접촉신뢰성이 매우 열악하게 되는 문제가 발생한다.However, the method does not develop, and as a result of the second exposure and development at a time to form a via hole of about 200 μm again on the via hole of about 600 μm formed by the primary exposure, as shown in FIG. As described above, the exposure weakening portion 22 is generated due to the lack of proper light quantity transfer due to the thickness of the insulating resin layer, so that even after the development, the shape of the very small via hole 20 is narrowed at the inlet side and the inner layer circuit side is widened. . According to such a hole shape, the plating solution is not smoothly supplied during electroless Cu plating, thereby causing a plating weakening portion 32, which causes the plating contact reliability to be very poor.
한편, 이러한 문제점을 해결하기 위해 장시간 노광을 실시하여 노광량을 충분히 부여하는 경우에는 오히려 절연수지의 균열과 과경화에 의한 미현상 혹은 비어홀경의 축소가 생길 수 있게 된다. 뿐만아니라 상기 홀 형상으로 인해 비어홀의 크기가 대체로 0.2mm 정도로 제약을 받아 비어홀 형성 정도(精度)가 떨어지게 되며, 결국 다층 인쇄회로기판의 고밀도화가 크게 제한되는 문제가 있다.On the other hand, in order to solve such a problem, if a long exposure is given to give a sufficient exposure amount, it is possible to reduce the undeveloped or via hole diameter due to cracking and overhardening of the insulating resin. In addition, the size of the via hole is limited to about 0.2 mm due to the shape of the via, so that the formation of the via hole is reduced, resulting in a problem that the densification of the multilayer printed circuit board is greatly limited.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 제안된 것으로, 도체회로층과 감광성절연수지층을 순차적으로 적층하는 빌드업(build)방식에 의한 다층인쇄회로기판 제조시 층간 접속정도가 향상된 빌드업 다층인쇄회로기판을 제공함에 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-described problems, and the degree of connection between layers is improved when manufacturing a multilayer printed circuit board by a build-up method of sequentially stacking a conductor circuit layer and a photosensitive insulating resin layer. The purpose is to provide a build-up multilayer printed circuit board.
본 발명의 다른 목적은 직경 약 0.1mm이하의 비어홀의 형성이 가능한 고밀도 빌드업 다층인쇄회로기판을 제공함에 있다.Another object of the present invention is to provide a high density build-up multilayer printed circuit board capable of forming via holes having a diameter of about 0.1 mm or less.
이하, 본 발명을 설명한다.Hereinafter, the present invention will be described.
본 발명은 빌드업 다층 인쇄회로기판을 제조하는 방법에 있어서, 동박막이 적층된 동박적층판(110)상에 통상의 사진식각을 통해 인쇄회로패턴(112)을 형성하는 단계; 패턴이(112)이 형성된 기판(110)의 일면에 1차 감광성 절연수지(114)를 도포하고, 예비건조시켜 반경화(pre cure)한 다음, 기판의 타면에 1차 감광성 절연수지(114)를 도포하고 예비건조하여 반경화시킨 후, 미노광부를 갖는 마스크 필름을 기판양면에 도포된 1차 감광성 절연수지상에 밀착시키고 노광 및 현상을 하여 포토비어 홀(122)을 형성시키는 단계; 포토비어홀(122)이 형성된 1차 감광성 절연수지(114)중 한쪽의 1차 감광성 절연수지상에 2차 감광성 절연수지(116)를 도포하고, 예비 건조시켜 반경화시킨 다음, 다른쪽 1차 감광성 절연수지상에 2차 감광성 절연수지를 도포하고, 예비건조시켜 반경화시킨후, 미노광부를 갖는 마스크 필름을 2차 감광성 절연수지상에 밀착시키고 노광 및 현상을 하여 상기 비어홀(122)직상에 그 보다 큰 비어 홀(124)를 형성시키는 단계; 상기와 같이 비어홀이 형성된 1,2차 감광성 절연수지를 최종건조 및 경화시키는 단계; 및 상기와 같이 1,2차 감광성 절연수지가 최종건조 및 경화된 기판을 무전해 Cu도금한후, 전해 Cu도금하여 도금층(130)을 형서시키는 단계를 포함하여 구성되는 빌드업 다층 인쇄회로기판의 제조방법에 관한 것이다.The present invention provides a method of manufacturing a build-up multilayer printed circuit board, comprising: forming a printed circuit pattern (112) through ordinary photolithography on a copper foil laminated board (110) on which copper films are stacked; The primary photosensitive insulating resin 114 is coated on one surface of the substrate 110 on which the pattern 112 is formed, pre-dried and semi-cured, and then the primary photosensitive insulating resin 114 on the other surface of the substrate. After applying and preliminarily drying and semi-curing, the mask film having the unexposed portion is adhered to the primary photosensitive insulating resin applied to both sides of the substrate, and exposed and developed to form a photo-via hole 122; The secondary photosensitive insulating resin 116 is coated on one of the primary photosensitive insulating resins 114 having the photo-via hole 122 formed thereon, preliminarily dried, semi-cured, and then the other primary photosensitive insulating After applying the secondary photosensitive insulating resin on the resin, preliminarily drying and semi-curing, the mask film having the unexposed portion is brought into close contact with the secondary photosensitive insulating resin, exposed to light, and developed to form a larger via directly on the via hole 122. Forming a hole 124; Final drying and curing of the first and second photosensitive insulating resins having the via holes formed as described above; And electroless Cu plating the substrate on which the first and second photosensitive insulating resins are finally dried and cured, and forming the plating layer 130 by electrolytic Cu plating. It relates to a manufacturing method.
이하, 본 발명을 도면을 통하여 구체적으로 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
먼저, 제2도(a)에 도시된 바와 같이, 양면에 동박막이 부착된 동박적층판(copper clad laminate)(110)상에 통상의 사진식각을 통해 인쇄회로패턴(112)을 형성한다. 이때, 제1도(B)와 같이 상기 패턴(112)을 흑화환원처리하면 패턴위에 도포되는 감광성절연수지의 밀착력을 더욱 향상시킬 수 있다. 이후, 제2도(C-H)와 같이, 흑화막(113)이 형성된 기판상에 감광성 절연수지(114)(116)를 도포하고, 포토비어홀(120)을 형성시킨 다음, 수지도포층에 다시 도체회로층(130)을 형성하는데, 상기 수지층의 도포는 1차,2차로 실시하여 수지층의 두께가 약 17-115㎛정도로 도포함이 바람직하다. 만일 절연수지층(114)(116)의 두께가 17㎛미만으로 도포되면 절연성이 저하되어 신호간섭이 발생될 우려가 있을 뿐만아니라 하층의 회로패턴의 굴곡이 그대로 드러나서 제품 표면의 요철로 표면실장에 문제가 있다. 반면, 절연수지층의 두께가 115㎛를 초과하여 도포되면 비어홀(120)내의 도금이 어렵고 언더컷(undercut)의 발생이 심하여 Cu도금 접촉신뢰성이 낮아질 뿐만아니라 박판 적용에도 잇점이 없다.First, as shown in FIG. 2A, a printed circuit pattern 112 is formed on a copper clad laminate 110 having copper foil films on both surfaces thereof through ordinary photolithography. In this case, as illustrated in FIG. 1B, when the pattern 112 is blackened and reduced, adhesion of the photosensitive insulating resin applied on the pattern may be further improved. Subsequently, as shown in FIG. 2, the photosensitive insulating resins 114 and 116 are coated on the substrate on which the blackening film 113 is formed, the photo-via holes 120 are formed, and then the conductors are formed on the resin coating layer again. The circuit layer 130 is formed, and the resin layer is applied first and secondly, and the resin layer preferably has a thickness of about 17-115 μm. If the thickness of the insulating resin layers 114 and 116 is less than 17 μm, the insulation may be degraded and signal interference may occur, and the curvature of the lower circuit pattern may be exposed as it is, resulting in unevenness of the surface of the product. there is a problem. On the other hand, if the thickness of the insulating resin layer is applied to more than 115㎛ the plating in the via hole 120 is difficult and undercut (severe severe undercut (undercut)) is not only lower the Cu plating contact reliability, there is no advantage in thin plate application.
이같은 수지절연층의 형성을 위한 본 발명의 도포공정을 구체적으로 설명하면, 제2도(C)에 도시된 바와 같이, 먼저 흑화막(113)이 형성된 기판(110)에 감광성 절연수지(114)를 인쇄제판을 이용하여 적절한 두께로 1차 도포하므로써 한쪽면을 인쇄하고, 이어서 예비 건조과정을 통해 반경화(pre-cure)시킨 다음, 다른 면(제2도에 미도시됨)에도 동일한 방법으로 감광성절연수지를 도포, 예비건조하여 반경화시킨다. 상기와 같이, 1차 감광성 절연수지(114)가 도포되면 내층과 도통되어야 할 패턴부분은 노광되지않도록 미노광부를 갖는 양각형태의 마스크 필림(positive mask film)을 진공밀착시켜 노광한다. 이후, 감광성절연수지상의 미노광부를 현상하여 제2도(C)와 같은 V자형 포토비아홀(photo via hole)(122)을 형성한다. 그 다음 제2도(D)와 같이, 기판의 양면에 도포되고, 포토비어홀(122)이 형성된 1차 감광성 절연수지층(114)중 한쪽 1차 감광성 절연수지층 상에 1차 도포방법과 동일한 방법으로 2차 감광성 절연수지를 도포, 예비건조하여 반경화시킨후, 다른쪽 1차 감광성 절연수지층 상에 동일한 방법으로 2차 감광성 절연수지를 도포, 예비 건조하여 반경화 시키고, 노광한다. 이때, 2차 노광에 의한 비어홀(124)의 형성은 1차 수지층의 비어홀(122)에 비하여 크게 형성시키도록 해야 제2도(e)와 같이, 수지층(114)(116)에 형성되는 최종 포토비어홀(120)이 V자 형태를 계속 유지할 수 있다. 바람직하게는 제3도에 도시된 바와 같이, 2차 노광, 현상에 의해 형성되는 비어홀(124)의 직경(d2)가 1차 노광, 현상에 의해 형성되는 비어홀(122)의 직경(d1)보다 약 1.05배이상 크게하는 것이 좋으며, 보다 바람직하게는 약 1.05-20배 정도가 되도록 하는 것이다.Referring to the coating process of the present invention for the formation of such a resin insulating layer in detail, as shown in Figure 2 (C), first, the photosensitive insulating resin 114 on the substrate 110 on which the blackening film 113 is formed One side was printed by first coating to a suitable thickness using a printing plate, and then pre-cured through a predrying process, and then the other side (not shown in FIG. 2) in the same manner. The photosensitive insulating resin is applied, pre-dried and semi-cured. As described above, when the primary photosensitive insulating resin 114 is applied, the pattern portion to be conductive with the inner layer is exposed by vacuum-contacting an embossed mask film having a non-exposed part so as not to be exposed. Thereafter, the unexposed portion on the photosensitive insulating resin is developed to form a V-shaped photo via hole 122 as shown in FIG. Next, as shown in FIG. 2D, one of the primary photosensitive insulating resin layers 114 formed on the both surfaces of the substrate and having the photo-via hole 122 is the same as the primary coating method. After the secondary photosensitive insulating resin is applied, pre-dried and semi-cured by a method, the secondary photosensitive insulating resin is applied, pre-dried, semi-cured and exposed on the other primary photosensitive insulating resin layer in the same manner. At this time, the formation of the via hole 124 by the second exposure should be made larger than that of the via hole 122 of the primary resin layer. As shown in FIG. 2E, the via holes 124 are formed in the resin layers 114 and 116. The final photovia hole 120 may maintain the V-shape. Preferably, as shown in FIG. 3, the diameter d 2 of the via hole 124 formed by the secondary exposure and development is the diameter d 1 of the via hole 122 formed by the primary exposure and development. It is better to increase the size by 1.05 times or more, and more preferably about 1.05-20 times.
본 발명의 특징은 수지절연층과 회로도체층을 순차적으로 적층하는 빌드업방식을 이용하여 다층 인쇄회로기판을 제조할 때 1차 절연수지층상을 반드시 노광 및 현상공정을 통해 1차 비어홀(122)를 형성한 다음, 2차 절연수지층상에 상기 비어홀(122)보다 큰 2차 비어홀(124)를 형성시키므로써, 최종적으로 V자형태의 포토비어홀(120)를 형성함에 있다. 이렇게 형성되는 V자형태의 비어홀을 구비한 인쇄회로기판은 후속되는 Cu도금이 원활하게 됨을 물론 층간 접촉신뢰성이 매우 월등하게 되는 잇점이 있다. 또한, 2차 비어홀(124)이 1차 비어홀(122)보다 커서 1차 포토비어홀과 2차 포토비어홀이 층간정합(registration)의 문제도 해결할수 있어 층간정합의 부정합에서 오는 1,2차 포토 비어홀의 찌그러짐 또는 편심에 의한 신뢰도 저하를 방지할 수 있다. 상기 1,2차 감광성 절연수지층의 두께비는 1차 감광성 절연수지층 두께:2차 감광성 절연수지층 두께=10-81:19-90이 되도록 선정하는 것이 바람직하다.A feature of the present invention is that when manufacturing a multilayer printed circuit board using a build-up method of sequentially stacking a resin insulating layer and a circuit conductor layer, the first via hole 122 must be formed by exposing and developing the first insulating resin layer on the first insulating resin layer. After the formation, the secondary via hole 124 larger than the via hole 122 is formed on the secondary insulating resin layer, thereby finally forming the V-shaped photo via hole 120. The printed circuit board having the V-shaped via hole formed as described above has the advantage that the subsequent Cu plating is smooth and the interlayer contact reliability is very excellent. In addition, since the secondary via hole 124 is larger than the primary via hole 122, the first photo via hole and the secondary photo via hole can solve the problem of interlayer registration, so that the first and second photo via holes coming from the mismatch of the interlayer registration. It is possible to prevent the deterioration of reliability due to distortion or eccentricity. The thickness ratio of the first and second photosensitive insulating resin layers is preferably selected such that the first photosensitive insulating resin layer thickness: the second photosensitive insulating resin layer thickness is 10-81: 19-90.
상기 1차 감광 절연수지층의 두께가 2차 감광성절연수지층 두께에 대하여 10:90보다 작은 경우에는 2차 감광성 절연수지층의 두께가 너무 두꺼워 2차 현상시 현상의 어려움으로 목적하는 V자형의 비어홀 보다는 언더컷(undercut)이 심한 비어홀이 형성되므로 층간도통을 위한 도금시 비어홀저면의 도금신뢰성의 저하를 가져오게 된다.When the thickness of the primary photosensitive insulating resin layer is less than 10:90 with respect to the thickness of the secondary photosensitive insulating resin layer, the thickness of the secondary photosensitive insulating resin layer is so thick that the difficulty of development during the secondary development is a V-shaped shape. Since a via hole is formed with a severe undercut rather than a via hole, the plating reliability of the bottom surface of the via hole is reduced when plating for interlayer conduction.
한편, 1차 감광성 절연수지층의 두께가 2차 감광성 절연수지층 두께에 대하여 81:19이상인 경우에는 2차 감광성 절연수지층의 두께가 너무 얇아 Cu도체회로 위의 두께가 얇아져 중간 절연층의 역할에 요구되는 감광성 절연수지의 도포두께에 미달되어 층간 절연의 부족을 초래하여 제품의 절연신뢰성의 약화를 가져오게 된다. 한편, 본 발명에 있어 1,2차 감광성 절연수지층을 도포한후 행하는 예비 건조는 50-130℃의 온도구간에서 5-45분동안 행하는 것이 바람직하다.On the other hand, when the thickness of the primary photosensitive insulating resin layer is 81:19 or more with respect to the thickness of the secondary photosensitive insulating resin layer, the thickness of the secondary photosensitive insulating resin layer is too thin, and thus the thickness on the Cu conductor circuit becomes thin, thereby serving as an intermediate insulating layer. It does not meet the application thickness of the photosensitive insulating resin required to cause the lack of interlayer insulation, resulting in a weakening of the insulation reliability of the product. On the other hand, in the present invention, the preliminary drying performed after the first and second photosensitive insulating resin layers are applied is preferably performed for 5 to 45 minutes at a temperature range of 50 to 130 ° C.
상기 건조온도가 50℃미만이거나 또는 건조시간이 5분 미만인 경우에는 감광성 절연수지내의 용매(slovent)[부틸 카이비톨(buthyl carbitol), 또는 부틸 셀로솔브(cellosolve)]의 절연수지가 도막 표면부에 위치해서 노광시 자외선(uitra-violet;이하, UV라고도 칭함)광의 전달을 방해하게되어 노광량 부족현상이 초래되어 포토비어홀의 형성이 곤란하고, 또한 끈적거림으로 인하여 노광필름의 표면형태 전사 및 늘어붙음이 발생된다.When the drying temperature is less than 50 ° C. or when the drying time is less than 5 minutes, an insulating resin of a solvent (butyl carbitol or butyl cellosolve) in the photosensitive insulating resin is formed on the surface of the coating film. When placed and exposed to light, it impedes the transmission of ultraviolet light (hereinafter also referred to as UV) light, resulting in a shortage of exposure dose, which makes it difficult to form a photovia hole, and also due to stickiness, transfer and sticking of the surface form of the exposure film. Is generated.
상기 건조온도가 130℃를 초과하거나 또는 건조시간이 45분을 초과하는 경우에는 감광성 절연수지내의 반응라디칼(reaction radical)의 과반응으로 인해 적정 노광량의 조사뒤에도 현상시 현상이 어려워 포토 비어홀의 형성이 곤란하게 된다.When the drying temperature exceeds 130 ° C. or the drying time exceeds 45 minutes, the development of photo via holes is difficult because development is difficult even after irradiation of an appropriate exposure amount due to overreaction of reaction radicals in the photosensitive insulating resin. It becomes difficult.
한편, 본 발명에 있어 노광시 노광량은 50-700(mj/cm2)이 바람직한데, 그 이유는 노광량이50mj/cm2미만인 경우에는 감광성 절연수지의 적정반응 광량 미달로 인하여 포토비어홀 형성이 곤란하게 되고, 또한, 노광량이 700mj/cm2을 초과하는 경우에는 감광성 절연수지의 미노광부로 광량산란으로 인하여 현상후에 포토비어홀이 축소되고, 또한 미현상 발생으로 포토비어홀 형성이 곤란하게 되기 때문이다.On the other hand, in the present invention, the exposure dose at the time of exposure is preferably 50-700 (mj / cm 2 ), because when the exposure dose is less than 50mj / cm 2 , it is difficult to form a photo-via hole due to the insufficient amount of reaction light of the photosensitive insulating resin. If the exposure amount exceeds 700mj / cm 2 , the photovia hole is reduced after development due to light quantity scattering to the unexposed portion of the photosensitive insulating resin, and it is difficult to form the photovia hole due to undevelopment.
한편, 본 발명에 있어 현상시간이 20초미만인 경우에는 감광성 절연수지상의 미노광부가 완전히 현상되지 않아 Cu 도금시 감광성 절연수지의 잔사에 의한 층간 절연이 발생하게 되고,130초 이상인 경우에는 감광성 절연수지상의 미노광부의 비어홀 저면의 언더컷의 심화로 층간도통을 위한 Cu도금시 홀저면의 도금신뢰성의 저하를 유발하게 된다.On the other hand, in the present invention, when the developing time is less than 20 seconds, the unexposed portion of the photosensitive insulating resin is not completely developed, and interlayer insulation is caused by the residue of the photosensitive insulating resin during Cu plating, and when it is 130 seconds or more, the photosensitive insulating resin phase The deep undercut of the bottom surface of the via hole of the unexposed portion causes a decrease in plating reliability of the bottom of the holder during Cu plating for interlayer conduction.
이후, 제2도(f)와 같이 통상적인 방법에 의한 층간의 도통을 위한 관통홀(140)을 형성하고, 제2도(g)와 같이, V자형의 비어홀(120)이 구비된 기판에 요철을 부여하여 도금 밀착성이 향성되도록 한 후, 통상의 방법으로 절연층상에 무전해 Cu도금을 한 다음 바로 전해 Cu도금을 실시하여 회로도금층(130)을 마련하면 비어홀(120) 내부에 까지 도금밀착이 우수하게 되어 층간 접촉이 보장될 수 있는 것이다. 또한, 도금층(130)이 형성되면 통상의 사진식각공정과 또 한 번의 전해 Cu도금을 통해 패턴(131)을 형성하고 최종적으로 솔더레지스트(solder resist)를 도포하면 본 발명에서 원하는 빌드업 MLB가 얻어지는데, 이 때 얻어진 빌드업 MLB는 직경이 약 0.05-0.4mm 정도까지 가능한 비어홀을 구비할 수 있고 특히, 종래의 빌드업에서 발생되는 도금취약 또는 노광취약에 의한 문제가 해결되어 신뢰성이 향상되는 것은 물론이다.Thereafter, as shown in FIG. 2 (f), a through hole 140 is formed for conduction between layers by a conventional method, and as shown in FIG. 2 (g), a substrate having a V-shaped via hole 120 is provided. After providing irregularities to improve plating adhesion, electroless Cu plating is performed on the insulating layer in a conventional manner, and then electrolytic Cu plating is performed to prepare the circuit plating layer 130. This is so excellent that interlayer contact can be ensured. In addition, when the plating layer 130 is formed, the pattern 131 is formed through a conventional photolithography process and another electrolytic Cu plating, and finally, a solder resist is applied to obtain the desired buildup MLB in the present invention. In this case, the build-up MLB obtained at this time may have a via hole having a diameter of about 0.05-0.4 mm, and in particular, the problem of plating weakness or exposure weakness caused by the conventional build-up is solved and reliability is improved. Of course.
또한, 상기와 같은 과정을 통해 제조된 빌드업 MLB는 여러층을 갖는 다층 인쇄회로기판에 적용될 수 있다. 즉, 본 발명에서는 포토비어홀(122) 및 (124)를 형성하는 단계, 비어홀이 형성된 1,2차 감광성 절연수지를 최종건조 및 경화시키는 단계 및 무전해 Cu도금한후 전해도금하여 도금층을 형성시킨 다음 인쇄회로패턴을 형성하는 단계를 반복적으로 행하여 빌드업에 의한, 다층의 인쇄회로패턴을 형성하여 빌드업 다층 인쇄회로기판을 제조할수 있다.In addition, the build-up MLB manufactured through the above process may be applied to a multilayer printed circuit board having multiple layers. That is, in the present invention, the steps of forming the photo-via holes (122) and (124), the final drying and curing of the first and second photosensitive insulating resin having a via hole and electroless plating after electroless Cu plating to form a plating layer The step of forming the next printed circuit pattern may be repeatedly performed to form a multilayer printed circuit pattern by build-up to manufacture a build-up multilayer printed circuit board.
또한 본 발명에서는 빌드업에 의한 다층의 인쇄회로 패턴을 기판의 한쪽면에만 형성하거나 또는 빌드업에 의한 인쇄회로 패턴을 기판의 한쪽면에만 형성하거나 또는 빌드업에 의한 인쇄회로 패턴을 서로 다른층 수로 기판의 양면에 형성하여 빌드업 다층 인쇄회로 기판을 제조할 수 있다.In the present invention, the multilayer printed circuit pattern by the build-up is formed only on one side of the substrate, or the printed circuit pattern by the build-up is formed only on one side of the substrate, or the printed circuit pattern by the build-up is formed by different number of layers. It can be formed on both sides of the substrate to manufacture a build-up multilayer printed circuit board.
본 발명에 있어서는 감광성 절연수지의 밀착력을 향상시키기 위하여 회로 패턴을 흑화 환원처리 또는 갈색 환원처리 등을 행한후 감광성 절연수지를 도포하는 것이 바람직하다.In the present invention, in order to improve the adhesion of the photosensitive insulating resin, it is preferable to apply the photosensitive insulating resin after performing a blackening reduction treatment or a brown reduction treatment on the circuit pattern.
이하, 본 발명을 실시예를 통하여 구체적으로 설명한다.Hereinafter, the present invention will be described in detail through examples.
[실시예]EXAMPLE
본 발명법(발명예 1-4), 본 발명 범위를 벗어나는 비교방법(비교예 1-5) 및 종래방법(종래예)에 따라 인쇄회로 기판을 제조하였으며, 그 구체적 제조조건은 하기표 1과 같다. 그리고, 도금성 등을 평가하고, 그 결과를 하기표 1에 나타내었다.The printed circuit board was manufactured according to the present invention method (Invention Example 1-4), a comparative method (Comparative Example 1-5) and a conventional method (conventional example) outside the scope of the present invention, the specific manufacturing conditions are shown in Table 1 same. Then, the plating properties and the like were evaluated, and the results are shown in Table 1 below.
먼저, 제4도에 도시한 바와 같이, 양면에 동박막이 부착된 동박적층판(copper clad laminate)(POLYCLAD 사의 0.1mm 18㎛/18㎛)(110)상에 통상의 사진식각을 통해 인쇄회로패턴(112)을 형성한 후, 상기 패턴(112)을 흑화환원처리한 다음, 프리프레그(Prepreg)(POLYCLAD사 제품)을 각면에 한 장씩과 18㎛ Cu-foil을 사용하여 통상의 적층 프레스법에 의해 4층 기판을 형성하였다.First, as shown in FIG. 4, a printed circuit pattern on a copper clad laminate (0.1 mm 18 μm / 18 μm manufactured by POLYCLAD Co., Ltd.) 110 having copper foils on both sides thereof through a conventional photolithography. After the formation of the 112, the pattern 112 was subjected to a blackening reduction process, and then a prepreg (manufactured by POLYCLAD) was used on one side of each surface and 18 mu m Cu-foil was used in a conventional lamination press method. By forming a four-layer substrate.
다음에, 18㎛Cu-foil면을 통상의 사진식각법을 통해 인쇄회로패턴을 형성한 다음 이 회로패턴을 흑화환원처리하였다. 흑화막이 형성된 기판(110)에 감광성 절연수지(114)를 도포하였다. 이때, 절연수지는 2회에 걸쳐 도포하였는데, 먼저 100-150 메쉬의 SUS을 이용하여 25㎛, 30㎛, 35㎛ 두께로 1차 절연수지를 도포하여 한쪽면을 인쇄하고 (1-1차 인쇄), 이어서 45-140℃의 건조로에서 10-50분간 예비 건조하여 반경화(pre-cure)시켰다. 이후, 다른 면을 상기 제판을 이용, 동일한 두께로 감광성절연수지를 도포한 후(2-1차 인쇄), 45-140℃에서 10-50분동안 예비 건조하여 반경화시켰다.Next, a printed circuit pattern was formed on the 18 µm Cu-foil surface by a general photolithography method, and then the circuit pattern was subjected to black reduction. The photosensitive insulating resin 114 was applied to the substrate 110 on which the blackening film was formed. At this time, the insulating resin was applied twice. First, using a 100-150 mesh SUS to apply the primary insulating resin to a thickness of 25㎛, 30㎛, 35㎛ and printed on one side (1-1st printing) ) And then pre-cure by predrying for 10-50 minutes in a drying furnace at 45-140 ° C. Thereafter, the other side was coated with a photosensitive insulating resin at the same thickness using the plate making (2-1st printing), and then semi-dried by pre-drying at 45-140 ° C. for 10-50 minutes.
상기와 같이 예비경화된 1차 감광성 절연수지도포층위에 150-200㎛의 미노광부를 갖는 양각형태의 마스크필름을 진공밀착시키고, 산란광 85-750mj/cm2의 노광량으로 노광하였다. 그 후, 1% Na2CO3를 현상액으로 하는 현상라인에서 3m/min의 속도로 하기표 1과같이 60-90초동안 2.2kg/cm2의 스프레이압으로 감광성절연수지상의 미노광부상에 비어홀을 현상하여 기판상에 V자형 1차 포토비어홀(photo via hole)을 형성하였다.An embossed mask film having an unexposed portion of 150-200 μm was preliminarily vacuum-bonded onto the precured primary photosensitive insulating resin coating layer as described above, and was exposed at an exposure dose of scattered light 85-750mj / cm 2 . Subsequently, via holes on the unexposed portions of the photosensitive insulating resin at a spray pressure of 2.2 kg / cm 2 for 60-90 seconds at a speed of 3 m / min in a developing line with 1% Na 2 CO 3 as a developing solution are shown in Table 1 below. Was developed to form V-shaped primary photo via holes on the substrate.
종래예의 경우에는 현상을 행하지 않았다.In the conventional example, development was not performed.
다음에, 1차 포토비어홀이 형성된 1차 절연수지층(114)위에 절연수지를 하기표 1과 같이 25-35㎛를 각각 도포하고, 건조하여 예비경화시킨 다음, 200-250㎛ 정도의 미노광부를 갖는 양각 마스크필름을 진공밀착한 후, 산란광 155-350mj/cm의 노광량으로 노광하고 현상한 후, 3m 수세라인에서 3m/min의 속도로 수세를 행하고, 이어서 약 150℃에서 30-60분간 건조한 다음, 1100mj/cm2의 UV경화하므로써, V자형의 비어홀(120)을 형성하였다.Next, 25-35 μm of the insulating resin is applied onto the primary insulating resin layer 114 on which the primary photovia hole is formed, as shown in Table 1, dried, and preliminarily cured. Then, the unexposed portion of about 200-250 μm is used. After vacuum-adhering the embossed mask film having a, and then exposed and developed with an exposure amount of scattered light 155-350mj / cm, washing with water at a speed of 3m / min in a 3m water washing line, then dried at about 150 ℃ 30-60 minutes Next, the V-shaped via hole 120 was formed by UV curing at 1100mj / cm 2 .
여기서, 비교예 1-4의 경우에는 감광성 절연수지로서, TAIYO사의 PSR 4000식 SL-2를 비교예(5), 발명예(1), 발명예(3) 및 종래예의 경우에는 TAIYO사의 PVI-500/SA-50을, 그리고 발명예(2), 및 발명예(4)는 TAMURA사의 FINEDEL DSR-2000 ML-4를 사용하였다.Here, in the case of Comparative Example 1-4, TAIYO PSR 4000 SL-2 was used as the photosensitive insulating resin in Comparative Example (5), Invention Example (1), Invention Example (3), and PAI- 500 / SA-50, and Inventive Example (2) and Inventive Example (4) used FINEDEL DSR-2000 ML-4 manufactured by TAMURA.
이후, 기계적 드릴을 이용하여 관통홀(140)을 가공형성한 다음, V자형의 비어홀(120)이 구비된 기판에 약 1-3㎛ 정도의 요철을 부여하고, 통상의 방법으로 절연층상에 무전해 Cu도금을 한 다음 바로 전해 Cu도금을 실시하여 약 15㎛ 두께의 전면도금을 하였다. 형성된 도금층(130)에 감광성 건식필름(dry film)을 적층하여 노광, 현상을 통해 패턴(131)을 형성하고, 패턴도금을 통하여 약 15㎛두께의 전해 Cu도금과 10㎛ 두께의 Sn/Pb 도금을 통한 에칭레지스트(etching resist)를 형성하고, 상기 건식필름을 박리하였다. 에칭을 통하여 불필요한 동박을 제거하고, Sn/Pb를 박리하였다. 다시 상기와 같은 과정을 박복하여 외층인쇄회로패턴(133)을 형성시킨 다음, 최종적으로 솔더레지스트(solder resist)를 도포하여 6층 빌드업 다층 인쇄회로기판을 제조하였다.Subsequently, after forming the through hole 140 by using a mechanical drill, the surface of the substrate having the V-shaped via hole 120 is provided with irregularities of about 1-3 μm, and the electroless is formed on the insulating layer by a conventional method. After electroplating Cu, electrolytic Cu plating was performed, and the entire surface was coated with a thickness of about 15 μm. A photosensitive dry film is laminated on the formed plating layer 130 to form a pattern 131 through exposure and development, and electroplated Cu plating of about 15 μm and Sn / Pb plating of about 10 μm through pattern plating. An etching resist was formed through, and the dry film was peeled off. Unnecessary copper foil was removed through etching, and Sn / Pb was peeled off. The above process was repeated to form an outer layer printed circuit pattern 133, and finally, a solder resist was applied to manufacture a six-layer build-up multilayer printed circuit board.
이와같이 제조된 6층 빌드업 MLB에 대하여 층간 접촉신뢰성을 측정한 결과 발명예 1-4는 홀속 Cu도금층 두께가 25㎛이상(JIS C 8461)인 균일도금층이 형성되는 등의 우수한 도금신뢰성 및 층간 접촉신뢰성을 갖는 반면 비교예 1은 예비건조 미흡으로 인한 끈적거림에 의한 작업곤란이 발행했으며, 비교예 2와 3은 각각 노광량의 과다와 현상시간의 과다에 의한 포토비어홀의 저면의 UNDERCUT심화로 인한 도금접촉 신뢰성 및 도금 균일성이 저하되었다. 또 비교예 5는 예비건조의 과다로 비어홀 형성시 미현상 및 형성불가능의 문제점이 발생되었다.As a result of measuring the interlayer contact reliability of the 6-layer build-up MLB thus prepared, Inventive Example 1-4 shows excellent plating reliability and interlayer contact such that a uniform plated layer having a thickness of 25 μm or more (JIS C 8461) in the hole is formed. While comparatively reliable, Comparative Example 1 was issued due to labor trouble due to stickiness due to insufficient pre-drying, and Comparative Examples 2 and 3 were plated by deepening the UNDERCUT on the bottom of the photovia hole due to the excessive exposure and the development time. Contact reliability and plating uniformity were lowered. In addition, Comparative Example 5 has a problem of undeveloped and impossible to form when the via hole is formed due to excessive pre-drying.
그리고, 종래재의 경우에는 비어홀 저면의 언더컷이 심하여 비어홀 저면의 도금층이 얇고 불균일하게 나타났다.In the case of the conventional material, the undercut of the bottom of the via hole is severe and the plating layer of the bottom of the via hole is thin and uneven.
한편, 발명예(1) 및 (2)와 종래예에 따라 제조된 인쇄회로 기판의 단면에 대한 광학현미경 사진을 제5도에 나타내었으며, 발명예(1) 및 (2)의 경우에는 배율을 50배로하고, 종래예의 경우에는 배율을 500배로 하였다.On the other hand, the optical micrographs of the cross-section of the printed circuit board manufactured according to the invention examples (1) and (2) and the conventional example is shown in Figure 5, in the case of invention examples (1) and (2) 50 times and the magnification was 500 times in the case of the conventional example.
제5도에서 (a)는 발명예(1)을, (b)는 발명예(2)를, (c)는 종래예를 나타낸다.In FIG. 5, (a) shows invention example (1), (b) shows invention example (2), and (c) shows a prior art example.
제5도에 나타난 바와같이, 본 발명예(1) 및 (2)의 경우에는 비어홀내에도 균일한 도금층이 형성됨에 반하여, 종래예의 경우에는 비어홀내의 도금층이 불균일하고 얇음을 알 수 있다.As shown in FIG. 5, in the case of the inventive examples (1) and (2), a uniform plating layer is formed even in the via hole, whereas in the conventional example, the plating layer in the via hole is nonuniform and thin.
상술한 바와 같이, 본 발명은 수지절연층과 회로도체층을 순차적으로 적층하는 빌드업방식을 이용하여 다층 인쇄회로기판을 제조할 때 1차 절연수지층을 반드시 노광 및 현상공정을 통해 1차 비어홀을 형성한 다음, 2차 절연수지층상에 상기 비어홀보다 큰 2차 비어홀을 형성시켜 최종적으로 V자형태의 포토비어홀(120)를 마련하므로써, 적정한 미노광부의 조절이 원활하여 무리없는 고신뢰도의 빌드업 작업이 가능할 뿐만아니라 후속되는 Cu도금이 원활하게 됨은 물론 이렇게 제조되는 빌드업 MLB는 층간 접촉신뢰성이 매우 월등한 효과가 있는 것이다.As described above, in the present invention, when manufacturing a multilayer printed circuit board using a build-up method of sequentially stacking a resin insulating layer and a circuit conductor layer, a primary via hole must be formed through an exposure and development process. After the formation, the secondary via hole larger than the via hole is formed on the secondary insulating resin layer to finally form the V-shaped photo-via hole 120, so that the appropriate unexposed portion is smoothly controlled and the build-up of high reliability is easy. Not only is the work possible, but the subsequent Cu plating is smooth, and the build-up MLB produced in this way has a very superior effect of contact reliability between layers.
Claims (30)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033193A KR100213378B1 (en) | 1996-04-30 | 1996-08-09 | Fabricating method of build-up multi-layer circuit board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19960013843 | 1996-04-30 | ||
| KR101996013843 | 1996-04-30 | ||
| KR1019960033193A KR100213378B1 (en) | 1996-04-30 | 1996-08-09 | Fabricating method of build-up multi-layer circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100213378B1 true KR100213378B1 (en) | 1999-08-02 |
Family
ID=26631791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033193A KR100213378B1 (en) | 1996-04-30 | 1996-08-09 | Fabricating method of build-up multi-layer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213378B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370314B1 (en) * | 2000-06-02 | 2003-01-30 | 주식회사 비아텍 | Method of manufacturing build-up multi-layered printed circuit board |
| US11309338B2 (en) | 2016-05-24 | 2022-04-19 | Sony Corporation | Display device and electronic apparatus |
-
1996
- 1996-08-09 KR KR1019960033193A patent/KR100213378B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370314B1 (en) * | 2000-06-02 | 2003-01-30 | 주식회사 비아텍 | Method of manufacturing build-up multi-layered printed circuit board |
| US11309338B2 (en) | 2016-05-24 | 2022-04-19 | Sony Corporation | Display device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837137B2 (en) | Method of manufacturing build-up multilayer printed circuit board | |
| KR100222752B1 (en) | Fabrication method of laminate pcb using laser | |
| CA2343173C (en) | Method for producing multi-layer circuits | |
| KR100327705B1 (en) | Method of producing a multi-layer printed-circuit board | |
| US6391210B2 (en) | Process for manufacturing a multi-layer circuit board | |
| US6080668A (en) | Sequential build-up organic chip carrier and method of manufacture | |
| KR100213378B1 (en) | Fabricating method of build-up multi-layer circuit board | |
| JPH04186792A (en) | Printed wiring board and manufacture thereof | |
| GB2030781A (en) | Multilayer printed circuit | |
| JPH06260763A (en) | Manufacture of multilayer wiring board | |
| KR100276262B1 (en) | A method of fabricating a multi-layer printed circuit board | |
| KR100222753B1 (en) | Fabrication method of laminate pcb elevation isolation | |
| JP3593351B2 (en) | Method for manufacturing multilayer wiring board | |
| JP3713726B2 (en) | Multilayer printed wiring board | |
| KR20030073919A (en) | The fabrication method of multi-layer printed circuit board using single etching semi-additive process | |
| JPS5921095A (en) | Method of producing multilayer printed circuit board | |
| JP2984625B2 (en) | Multilayer printed wiring board manufacturing method | |
| KR19990048049A (en) | Manufacturing method of build-up multilayer printed circuit board | |
| JPH0499088A (en) | Manufacture of multilayered printed wiring board | |
| JP2954169B1 (en) | Manufacturing method of printed wiring board | |
| JPS63128789A (en) | Manufacture of printed wiring board | |
| JPS63131595A (en) | Manufacture of printed wiring board | |
| JP2000294928A (en) | Via hole forming method | |
| JPH06169144A (en) | Manufacture of printed wiring board | |
| JPS5921096A (en) | Method of producing multilayer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080328 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |