KR100212705B1 - 반도체 웨이퍼의 패턴 형성방법 - Google Patents
반도체 웨이퍼의 패턴 형성방법 Download PDFInfo
- Publication number
- KR100212705B1 KR100212705B1 KR1019960007079A KR19960007079A KR100212705B1 KR 100212705 B1 KR100212705 B1 KR 100212705B1 KR 1019960007079 A KR1019960007079 A KR 1019960007079A KR 19960007079 A KR19960007079 A KR 19960007079A KR 100212705 B1 KR100212705 B1 KR 100212705B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- semiconductor wafer
- photoresist
- wafer
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
반도체 웨이퍼 공정에서의 사진 공정에서는 패턴 불량이 발생되는 경우가 있는데 이런 경우, 패턴 형성을 다시 하여 다음의 공정으로 들어가게 된다.
이때 재작업의 단계에선 PR층을 제거하고 도포 단계에서 다시 코팅하여 전과 같은 단계를 거치게 되는데 본 발명은 재작업의 단계를 거치지 않고 노광의 단계에서 직접 패턴을 형성함으로써 시간과 생산비를 줄이며, 신뢰성이 향상 된다.
Description
제1도는 종래 기술에 의한 반도체 단위공정을 나타낸 흐름도.
제2도는 본 발명에 의한 반도체 웨이퍼의 패턴 형성방법을 나타낸 흐름도.
* 도면의 주요부분에 대한 부호의 설명
S1, S10 : 도포단계 S2, S20 : 노광단계
S3, S30 : 현상단계 S4, S40 : 검사단계
S5 : 재작업단계 S6, S60 : 플로우단계
본 발명은 반도체 웨이퍼에 관한 것으로, 더욱 상세하게는 반도체 단위 공정인 사진 식각 공정에서 현상 후 패턴을 확인하기 위해서 검사를 하는데 이때, 패턴의 불량이 발생할 경우 이를 원활하게 처리할 수 있도록 하는 반도체 웨이퍼의 패턴 형성방법에 관한 것이다.
일반적으로 반도체 단위 공정은 산화(oxidation), 확산(duffusion), 사진 식각(photo etch), 화학증착(chemical vapor deposition), 이온주입(Ion-Implantation)등으로 분류되며, 각 공정의 단계마다 신뢰성을 향상시키기 위해 검사를 한다.
특히, 현상후의 검사는 감광막(photoresist: PR)공정 과정이 제대로 진행되었는가에 관련된 여러 가지 파라메터가 사양 한도내에 들어갔는가를 검사한다. 또한, 현공정 스텝에 맞는 마스크 사용되었는가, 현상된 PR의 특성이 괜찮은가, 임계치수는 사양한도내에 들어갔는가, 결함은 없는가를 검사한다.
제1도는 종래 기술에 의한 실시예로서, 반도체 웨이퍼의 패턴 불량이 발생하였을 경우 처리하는 방법을 나타낸 흐름도이다.
반도체 사진 식각 공정은 준비된 웨이퍼의 상부면에 감광막(photoresist: PR)을 도포하는 단계(S1)와 PR이 얇게 도포되면 스텝퍼를 사용하여 노광하는 단계(S2)와, 노광된 PR을 현상액에 의해 현상하는 단계(S3)와 상기의 PR공정이 제대로 진행되었는가를 검사하는 단계(S4)와, 공정시 불량이 발생하였을 경우 재작업하는 단계(S5)와, 불량이 없는 경우 진행하는 플로우 단계(S6) 로 이루어져 있다.
여기서, 검사 단계(S4)는 현공정에 맞는 레티클이 사용되어 노광이 잘 되었는지를 검사하는 단계와, 현상된 PR의 특성과 결함과 임계치수 등을 검사하는 단계로 이루어지는데, 만약 불량이 발견되면 재작업(S5)을 실행한다.
재작업(S5)의 과정에서는 PR을 다시 벗기고 다시 처음의 과정인 도포 단계(S1)까지 웨이퍼가 이송되어 PR을 다시 도포하고 노광의 단계(S2)를 거치면서 새로운 패턴을 형성한다.
이러한 과정(S1-S2-S3-S4-S5-S1-S2-S3-S4-S6)은 품질 불량 및 생산성의 저하를 가져오는 문제점이 있으며, 단위공정의 S5단계를 거치면서 시간의 소모와 생산성의 저하와 생산비가 상승하는 문제점이 있다.
따라서, 본 발명의 목적은 반도체 웨이퍼의 패턴 불량이 발생한 경우 보다 적은 단계를 거치면서 처리할 수 있는 방법을 제공하는데 있다.
이하, 본 발명에 의한 패턴 불량 발생시 처리 방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 반도체 웨이퍼의 패턴 형성방법을 나타낸 흐름도이다.
도면에 도시된 바와 같이, 본 발명은 준비된 웨이퍼의 상부면에 감광막(photoresist: PR)을 도포하는 도포 단계(S10)와 스텝퍼를 이용하여 상기 웨이퍼를 얼라인 한 후, 웨이퍼로 일정 세기의 빛을 조사하는 노광 단계(S20)와, 노광된 부분과 노광되지 않은 부분을 구분하여 패턴을 형성하는 현상 단계(S30)와, 패턴의 유/무를 확인하여 노광단계(S20) 또는 플로우 단계(S60)로의 진행을 결정하는 패턴 불량 검사 단계(S40)로 구성되어 있다.
여기서, 각 단계마다의 신뢰성을 높이기 위한 세부적인 공정은 생략한다. 감광막 도포 단계(S10)은 감광막(photoresist: PR)을 웨이퍼의 상부면에 코팅하는 과정으로서, 웨이퍼의 전면에 정해진 두께만큼 균일하고, 결함없이 PR을 도포한다. 다음에 노광의 단계(S20)로 진행하여, PR이 도포된 웨이퍼 상부면에 스텝퍼를 이용하여 빛을 조사하면서 스텝퍼에 미리 형성된 패턴에 따라, 감광막(photoresist: PR)을 선택적으로 노광한다.
이어서, 현상 단계(S30)에서는 현상액을 이용하여, 도포된 PR을 빛에 노출된 부분과 노출되지 않은 부분으로 구분된다.
계속해서, 현상이 잘 되었는지를 확인하는 패턴 불량 검사 단계(S40)로 진행한다.
상기 패턴 불량 검사 단계(S40)에서는 광학 현미경 또는 주사 전자 현미경에 의하여 패턴이 형성되었는지를 검사하여, 패턴의 불량이 없는 경우는 그 다음의 플로우 단계(S60)로 진행하며, 패턴 불량이 있는 경우는 다시 노광 단계(S20)로 피드백한다.
종래의 경우, 만약, PR층의 패턴 불량이 발견되면, 생산라인에서는 재작업 단계를 진행하여, PR층을 제거한 후, 플로우를 사진 식각 과정의 처음 단계인 도포 과정으로 피드백하여, 다시 PR층을 형성하고, 이 PR을 다시 노광하는 과정을 반복 진행하였다.
그러나, 본 발명의 경우, 상술한 종래의 경우와 달리, 상술한 재작업 단계와 PR층 재형성 과정을 생략하고, 바로 노광 단계(S20)로 진행하여 빛의 세기 조절로 패턴을 형성한다.
이와 같이, 노광 단계(S20)를 다시 진행하여, PR층에 패턴을 재형성하는 경우, 생산 라인에서는 PR으로 조사되는 빛의 세기를 먼저 진행된 노광 단계의 경우 보다 더 크거나, 더 작아지도록 조절한다.
통상, PR층은 먼저 진행된 노광 단계 전후의 소프트 베이크 및 P.E.B공정에 의해 그 성질이 어느 정도 변화하게 되지만, 본 발명에서는 이를 감안하여, 노광 단계(S20)의 반복에 의해 패턴을 재형성할 때, PR으로 조사되는 빛의 세기를 조절하여, PR층의 또 다른 성질 변화를 유도하고, 이를 통해, PR층의 성질이 패턴 재형성 과정에 적합해지도록 함으로써, PR층이 상술한 소프트 베이크 및 P.E.B공정에 의한 성질 변화에도 불구하고, 상술한 패턴 재형성 과정에 탄력적으로 적응할 수 있도록 한다.
여기서 PR층은 처음 도포될 경우의 두께가 약 10,000Å정도이고 현상에 의해 식각될 경우 약 500Å정도 식각되기 때문에 본 발명을 실시하여, PR층을 다시 도포하지 않고, 그 위에 노광 단계(S20)를 다시 진행하여도 아무런 문제가 없다. 또한 PR층은 다음의 과정을 하기 위한 베리어의 역할 하기 때문에 두께가 조금 얇아져도 다음의 공정에 지장을 주지 않으므로 불량이 발생한 경우 S10-S20-S30-S40-S20-S30-S40-S60의 단계를 거쳐 불량을 제거할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의한 패턴 불량 발생시 재작업의 단계를 거치지 않고 바로 패턴을 형성함으로써 시간의 절약과 생산비의 절감을 가져오며, 특히 반도체 공정의 단계를 줄일 수 있으므로 신뢰성이 향상될 수 있다.
Claims (2)
- 반도체 웨이퍼상에 감광막(photoresist: PR)을 도포하는 감광막 도포 단계와; 상기 감광막으로 빛을 조사하여 상기 감광막을 노광하는 단계와; 상기 감광막을 현상하는 현상 단계와; 상기 감광막의 패턴 불량을 검사하는 패턴 불량 검사 단계를 포함하며, 상기 패턴 불량 검사 단계에서, 상기 패턴 불량이 발생한 경우, 상기 반도체 웨이퍼를 상기 노광 단계로 피드백하여 패턴을 재형성하는 것을 특징으로 하는 반도체 웨이퍼의 패턴 형성 방법.
- 제1항에 있어서, 피드백된 상기 노광 단계에서는 상기 감광막으로 조사되는 빛의 세기를 먼저 진행된 노광 단계에서의 빛의 세기와 다른 값으로 조절하여 패턴을 재형성하는 것을 특징으로 하는 반도체 웨이퍼의 패턴 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960007079A KR100212705B1 (ko) | 1996-03-16 | 1996-03-16 | 반도체 웨이퍼의 패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960007079A KR100212705B1 (ko) | 1996-03-16 | 1996-03-16 | 반도체 웨이퍼의 패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067740A KR970067740A (ko) | 1997-10-13 |
KR100212705B1 true KR100212705B1 (ko) | 1999-08-02 |
Family
ID=19453226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960007079A KR100212705B1 (ko) | 1996-03-16 | 1996-03-16 | 반도체 웨이퍼의 패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100212705B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7143198B2 (en) | 2003-01-24 | 2006-11-28 | Samsung Electronics Co., Ltd. | Docking station for portable computer |
-
1996
- 1996-03-16 KR KR1019960007079A patent/KR100212705B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7143198B2 (en) | 2003-01-24 | 2006-11-28 | Samsung Electronics Co., Ltd. | Docking station for portable computer |
Also Published As
Publication number | Publication date |
---|---|
KR970067740A (ko) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6881524B2 (en) | Photolithography method including a double exposure/double bake | |
US20060257749A1 (en) | Method for reducing critical dimension | |
KR100212705B1 (ko) | 반도체 웨이퍼의 패턴 형성방법 | |
KR100907887B1 (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
US6228661B1 (en) | Method to determine the dark-to-clear exposure dose for the swing curve | |
KR100261164B1 (ko) | 오버레이 측정 타겟 및 이의 제조방법 | |
JPH0544169B2 (ko) | ||
KR100496815B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자 제조방법 | |
JP3465091B2 (ja) | 凹欠陥修正方法 | |
JPH07181686A (ja) | レジストパターンの形成方法 | |
KR100358161B1 (ko) | 반도체소자제조방법 | |
KR20030000475A (ko) | 패턴 형성 방법 | |
KR970004428B1 (ko) | 반도체소자의 제조방법 | |
KR0179339B1 (ko) | 감광막패턴 형성방법 | |
KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
KR100219399B1 (ko) | 반도체용 포토마스크제조방법 | |
KR100856620B1 (ko) | 반도체 웨이퍼의 노광 방법 및 이를 적용한 포토리소그라피 시스템 | |
KR100476879B1 (ko) | 마스크 형성 방법 | |
KR100896845B1 (ko) | 반도체 소자의 제조를 위한 포토레지스트 패턴 형성 방법 | |
KR20020050524A (ko) | 미세 감광 패턴 형성 방법 | |
KR970008268B1 (ko) | 감광막의 미세패턴 형성방법 | |
JPH0729799A (ja) | レジストパターンの形成方法 | |
KR0128384B1 (ko) | 포토레지스트 패턴 형성 방법 | |
KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
KR100209366B1 (ko) | 반도체 소자의 미세패턴 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |