KR100211482B1 - 감소 칩 영역을 가진 반도체 메모리 소자 - Google Patents

감소 칩 영역을 가진 반도체 메모리 소자 Download PDF

Info

Publication number
KR100211482B1
KR100211482B1 KR1019960059398A KR19960059398A KR100211482B1 KR 100211482 B1 KR100211482 B1 KR 100211482B1 KR 1019960059398 A KR1019960059398 A KR 1019960059398A KR 19960059398 A KR19960059398 A KR 19960059398A KR 100211482 B1 KR100211482 B1 KR 100211482B1
Authority
KR
South Korea
Prior art keywords
data
memory cell
read
pair
write
Prior art date
Application number
KR1019960059398A
Other languages
English (en)
Other versions
KR970029841A (ko
Inventor
다쯔야 마따노
Original Assignee
가네꼬 히사시
닛본덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970029841A publication Critical patent/KR970029841A/ko
Application granted granted Critical
Publication of KR100211482B1 publication Critical patent/KR100211482B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 소자는 있어서, 매트릭스 방식으로 배열된 다수의 메모리 셀로 구성된 메모리 셀 블럭을 포함한다. 상기 메모리 셀 블럭에 제공되는 것은 한쌍의 데이터 라인이고, 상기 메모리 셀 블럭의 메모리 셀 행에 각각 접속된 것은 다수의 워드 라인이다. 행 디코더 회로는 상기 메모리 셀 블럭에 제공되며, 어드레스에 따라 선택적으로 활성화되어 상기 다수의 워드 라인과 상기 한 쌍의 데이터 라인 중 하나를 활성화시킨다. 상기 메모리 셀 블럭의 메모리 셀의 각 열에 제공되는 것은 한 쌍의 디지트 라인이다. 센스 증폭기는 메모리 셀의 각 열에 제공되어 상기 디지트 라인 상의 차동 데이터 신호를 증폭한다. 열 디코더 회로는 상기 메모리 셀 블럭에 제공되어, 상기 어드레스에 따라서 메모리 셀의 다수의 열 중의 하나를 선택적으로 활성화시켜 메모리 셀의 활성화된 열을 판독/기륵 제어 신호로 판독 모드 및 기록 모드에 선택적으로 셋팅한다. 판독 데이터 전달 회로는 메모리 셀의 각 열에 제공되어, 상기 메모리 셀의 열이 활성화될 때 차동 판독 신호를 상기 판독 모드에서 상기 디지트 라인으로 각각 전달하고, 기록 데이터 전달 회로는 메모리 셀의 각각의 열에 제공되어, 메모리 셀의 행이 활성화될 경우, 상기 데이터 라인상의 차동 기록 데이터 신호를 상기 기록 모드에서 상기 디지트 라인에 각각 전달한다. 상기 판독 데이터 전달 회로는 상기 데이터 라인에 각각 접속되고 상기 판독 선택 신호에 응답하여 턴 온 되는 한 쌍의 제1 MOS 트랜지스터, 및 상기 제1 MOS 트랜지스터에 직렬로 각각 접속된 한 쌍의 제2 MOS 트랜지스터를 포함하며, 상기 제2 MOS 트랜지스터의 게이트는 상기 디지트 라인에 각각 접속되고, 상기 제2 MOS 트랜지스터는 상기 판독 모드에서 상기 차동 판독 데이터 신호에 응답하여 상기 제1 MOS 트랜지스터를 통해 상기 데이터 라인을 구동하도록 동작가능하다. 상기 기록 데이터 전달 회로는 상기 데이터 라인과 상기 디지트 라인 사이에 각각 제공되어 장기 기록 선택 신호에 응답하여 턴 온되도록 동작하는 한 쌍의 제3 MOS 트랜지스터를 포할한다.

Description

감소 칩 영역을 가진 반도체 메모리 소자
본 발명의 반도체 메모리 소자에 관한 것으로, 특히 동적 랜덤 엑세스 메모리 소자에 관한 것이다.
반도체 메모리 소자에서, 임의 접근될 수 있는 동적 메모리 소자, 즉 랜덤 엑세스 메모리 소자(DRAM)는 데이터가 신호 전하 형태로 메모리 셀의 캐패시터 내에 기억되어 유지되는 메모리이다. 메모리 셀의 캐패시터 내에 기억될 수 있는 데이터는 센스 증폭기 회로에 의해 증폭되어 한 쌍의 데이터 라인 상으로 출력된다. 데이터를 한 쌍의 데이터 라인으로 전달하는 수단으로써, 센스 증폭기 회로에 의해 증폭된 데이터의 차동 신호가 트랜지스터의 게이트에 인가되어 데이터 전달이 트랜지스터간의 구동 능력의 차를 이용하여 수행되는 다이렉트 센스 시스템(direct sense system)의 데이터 전달 회로가 널리 알려져 있다.
제1도는 종래의 제1 반도체 메모리 소자의 일부 구성의 블럭도이다. 제1도는 종래의 제1 반도체 메모리 소자의 여러 신호 파형을 도시한다. 제1도를 참조하면, 반도체 메모리 소자의 일부 구성으로써, 한 쌍의 디지트 라인 DL 및 DL*(*는 반전 신호 또는 저 활성 신호를 가르킨다.), 메모리 셀 MC2, 센스 증폭기 SA, 워드라인 WL, N-채널 MOS 트랜지스터 Qn9-Qn16, 기록 제어 라인 WS, 한 쌍의 판독 데이터 라인 RO 및 R0*, 한 쌍의 기록 데이터 라인 WI 및 WI* 및 열 디코더 YDEC로 구성된다. 열 선택 신호 YSW는 열 디코더 YDEC로부터 출력된다.
이하, 제2도를 참조하면, 종래의 반도체 메모리 소자의 동작이 설명된다. 데이터 판독 동작에 있어서, 외부 신호로서 도 1에는 도시되지 않은 행 어드레스 스트로브(RAS) 신호는 외부 어드레스가 메모리 소자 내에 취해 지도록 고 레벨에서 저 레벨로 변하게 된다. 그 결과, 다수의 워드 라인 WL중의 하나는 외부 어드레스를 기초로 선택되며 워드 라인 WL의 전위는 고 레벨로 변한다. 또한, 한쌍의 판독 데이터 라인은 메모리 셀 블럭 단위로 선택된다. 선택되지 않은 쌍의 데이터라인은 저(LOW) 또는 접지(GND) 레벨에 있다. 선택된 쌍의 데이터 라인의 전위는(Vcc -Vtn)의 전위까지 상승하게 되는데, 여기에서 Vcc는 공급 전원이며 Vtn은 N-채널 MOS 트랜지스터의 임계 전압이다.
디지트 라인 DL 및 DL*은은 Vcc 전위로 프리챠지 되어 있다. 선택된 워드 라인 WL에 접속된 메모리 셀 MC2는 선택되어 선택된 메모리 셀 내에 저장된 데이터는 한 쌍의 디지트 라인 DL 및 DL*중의 하나, 예를 들면, 본 경우에 있어서는 디지트 라인 DL로 출력된다. 그 후, 한 쌍의 디지트 라인 DL 및 DL*상의 데이터는 센스 증폭기 SA에 의해 증폭된다. 센스 증폭기 SA에 의해 증폭된 데이터는 N-채널 MOS 트랜지스터 Qn9 및 Qn10의 게이트에 인가 된다. 본 실시예에 있어서, 제2도에 도시된 바와 같이, 고 전위는 MOS 트랜지스터 Qn9의 게이트에 인가되고, 저 전위는 MOS 트랜지스터 Qn1O의 게이트에 인가된다.
그 후, 열 선택 신호 YSW는 외부 어드레스를 기초로 열 디코더 회로 YDEC에 의해 발생되며, 열 선택 신호 YSW의 전위는 저 레벨에서 고 레벨로 변한다. 이때, 기록 제어 신호 WS는 저 레벨로 유지된다. 따리-서, N-채널 MOS 트랜지스터 Qn11 및 Qn12는 도통 상태로 되게 턴 온된다. 그 결과, 한 쌍의 디지트 라인 DL 및 DL*은 한 쌍의 데이터 라인이 한 쌍의 데이터 라인 RO 및 RO *로 전달되도록 한 쌍의 판독 데이터 라인 RO 및 RO*에 접속된다. 이 경우에 있어서, N-채널 MOS 트랜지스터 Qn9과 Qn10사이의 구동 능력의 차이를 이용하여, 한 쌍의 디지트 라인 DL 및 DL* 중 하나의 저 레벨 전위는 한 쌍의 판독 데이터 라인 RO 및 RO* 중 하나에 반전되는 방식으로 고 레벨 전위 형태로 전달된다. 본 실시예에 있어서, MOS 트랜지스터 Qn9에 접속된 판독 데이터 라인 RO*는 저 전위로 풀 다운 되고 데이터 라인 RO 는 고 레벨로 유지된다.
데이터 기록 동작에서, 데이터는 공급 전압 Vcc로 프리차지되었던 한 쌍의 기록 데이터 라인 WI 및 WI* 상으로 기록된다. 따라서, 기록 데이터 라인 WI 및 WI* 중 하나는 고 레벨로 세트되고 다른 하나는 저 레벨로 세트된다. 센스 증폭기 SA는 활성 상태에 있다. 이때, 기록 제어 신호 WS의 전위는 N-채널 MOS 트랜지스터 Qn13 및 Qn14 가 턴 온되도록 저 레벨에서 고 레벨로 변한다. 또한, 열 선택 신호 YSW의 전위는 N-채널 MOS 트랜지스터 Qn15 및 Qn16이 턴온되도록 고 레벨로 상승한다. 그 결과, 한 쌍의 기록 데이터 라인 Wl 및 Wl*는, 한 쌍의 기록 데이터 라인 Wl 및 Wl*상으로 기록된 데이터가 한 쌍의 데이터 라인 DL 및 DL*상으로 전달된 후 워드 라인 WL이 선택되었기 때문에 센스 증폭기에 의해 메모리 셀 MC2내로 기록되도록, 한 쌍의 디지트 라인 DL 및 DL*에 접속된다.
이하, 제3도는 종래의 제3 반도체 메모리 소자의 구성을 도시한 회로도이다. 제3도에서, 제1도에 도시된 것과 같은 2개의 회로가 제공된다. 또한, 각각의 회로부는 한 쌍의 판독 데이터 라인 RO 및 RO*, 또는 RO' 및 RO'* , 그리고 한 쌍의 기록 데이터 라인 WI 및 WI* , 또는 WI' 및 WI'* 가 제공된다. 또한, 열 디코더 YDEC로부터의 하나의 열 선택 라인 YSW은 2개의 회로부에 공통으로 사용된다. 각각의 회로부의 동작은 제1도에 도시된 회로부의 것과 동일하다. 그러므로, 그에 대한 동작 설명은 생략하기로 한다.
종래의 제1 및 제2 반도체 메모리 소자에 있어서, 메모리 셀 MC2 및 MC2'로부터 판독되고 센스 증폭기 SA 및 SA'에 의해 증폭된 데이터는 데이터 판독 동작시에 각각 직렬로 접속된 2개의 N-채널 MOS 트랜지스터 Qn9 및 Qn1l, 그리고 Qn10 및 Qn12, 그리고 Qn9' 및 Qn11', 그리고 Qn10' 및 Qn12'를 통해 한 쌍의 판독 데이터 라인 RO 및 RO* 와 RO' 및 RO'*에 전달된다. 한편, 데이터 기록동작에서, 한 쌍의 기록 데이터 라인 WI 및 WI*상에 기록된 데이터는 직렬로 접속된 N-채널 MOS 트랜지스터 Qn13 및 Qn15, 그리고 Qn15 및 Qn16을 통해 메모리 셀 MC2에 기록되며, 한 쌍의 기록 데이터 라인 WI' 및 WI'*상에 기록된 데이터는 N-채널 MOS 트랜지스터 Qn13' 및 Qn15', 그리고 Qn14' 및 Qn16'를 통해 메모리 셀 MC2' 내에 기록된다. 상기한 바와 같이, 종래의 제2 반도체 소자에 있어서, 한 쌍의 데이터 판독 라인 RO 및 RO*와 한 쌍의 데이터 기록 라인 WI 및 WI*은 각 회로부에 제공될 필요가 있다. 그 결과, 데이터 라인의 수를 증가시킬 필요성이 대두된다.
이하, 제4도는 종래의 제3 반도체 메모리 소자 광역 워드 I/O 경로 64메가 DRAM(VLSI 회로 다이제스트의 기술 논문 심포지움 133-134페이지, 1991년)의 구성을 도시한 회로도이다. 제4도를 참조하면, 반도체 메모리 소자는 다수의 센스 증폭기 SA 및 SA'를 포함하며, 센스 증폭기 SA에 의해 증폭된 데이터는 한 쌍의 공통 데이터 라인 I/O 및 I/O*에 전달된다. 한 쌍의 공통 데이터 라인 I/O 및 I/O*은 데이터 판독 동작 및 데이터 기록 동작 모두에 사용된다.
제4도를 참조하면, 종래의 제4 반도체 메모리 소자는 2쌍의 디지트 라인 DL 및 DL*, 그리고 DL' 및 DL'*, 메모리 셀 MC3 및 MC4, 센스증폭기 SA 및 SA', 워드 라인WL, N-채널 MOS 트랜지스터 Qn17 내지 Qn27, 기록제어 라인 WS, 센스 증폭기 선택 라인 S/A SELECTS, 한 쌍의 부-데이터 라인 SUB I/O 및 SUB I/O*, 한 쌍의 공통 데이터라인 I/O 및 I/O*, 제어라인 SEC SELCT, 및 열 디코더 YDEC로 구성된다.
이하, 종래의 제3 반도체 메모리 소자의 동작이 간단히 설명된다. 데이터 판독 동작에 있어서, 센스 증폭기 SA는 센스 증폭기 선택 신호 S/A SELECTS에 의해 선택되고 메모리 셀 MC3 내에 저장된 데이터는 센스 증폭기 SA에 의해 증폭되어 한 쌍의 부-데이터 라인 SUB I/O 및 SUB I/O*를 통해 N-채널 MOS 트랜지스터 Qn18 및 Qn19의 게이트에 인가된다. 한 쌍의 부-데이터 라인 상의 신호는 보충 신호이며, 트랜지스터 Qn18 및 Qn19의 게이트 중 하나의 전위는 고 레벨이며 다른 하나의 전위는 저 레벨이다. 또한 N-채널 MOS 트랜지스터 Qn22 및 Qn23은 제어신호 SEC SELECT에 따라 턴 온된다. 그러므로, 트랜지스터 Qn17 및 Qn18 및 Qn19의 데이터 전달회로는 한 쌍의 데이터 라인 I/O 및 I/O*에 접속된다.
그 이하, Y 디코더 YDEC로부터 판독 선택 신호 YREAD는 활성화 되는데, 즉 N-채널 MOS 트랜지스터 Qn17 턴 온되도록 저 레벨에서 고 레벨로 변한다. 그 결과, 데이터 전달 회로는 활성화된다. 그 때, 기록 선택 신호 YWRITE는 저 레벨로 된다. 이 경우에 있어서, 게이트에 고 레벨 전위가 인가되는 MOS 트랜지스터 Qn18 및 Qn19 중의 하나에 접속되는 공통 데이터 라인 I/O 및 I/O*중의 하나는 저 전위 레벨로 풀 다운 되며 다른 데이터 라인은 고 레벨로 남게 된다.
데이터 기록 동작에 있어서, 데이터가 외부에서 기록되는 한 쌍의 공통 데이터 라인 I/O 및 I/O*은 제어 신호 SEC SELECT에 응답하여 턴 온되는 N-채널 MOS 트찬지스터 Qn22 및 Qn23 및 열 기록 선택 신호 YWRITE에 응답하여 턴 온될 N-채널 MOS 트랜지스터 Qn20 및 Qn21을 통해 데이터 전달 회로에 접속된다. 이때, 센스 증폭기는 메모리 셀 MC3 또는 MC4의 데이터를 증폭한 이후에 활성 상태에 있게 되며, 센스 증폭기 선택 신호 S/A SELECT에 따라 선택되는 센스 증폭기는 한 쌍의 부-데이터 라인 SUB I/O 및 SUB I/O*를 통해 데이터 전달 회로에 접속된다. 그 후, 외부 어드레스에 따라 선택되어진 기록 선택 라인 YWRITE의 전위는 N-채널 MOS 트랜지스터 Qn20 및 Qn21이 턴 온되도록 저 레벨에서 고 레벨로 변한다. 그 결과, 선택된 센스 증폭기는 한 쌍의 공통 데이터 라인 I/O 및 I/O*에 접속되며, 한 쌍의 공통 데이터 라인 상의 데이터는 선택된 센스 증폭기를 통해 메모리 셀내로 기록된다.
종래의 제3 반도체 메모리 소자에 있어서, 데이터 전달 회로가 다수의 센스 증폭기에 의해 공유되기 때문에, 각 센스증폭기의 크기는 작게 될 수 있다. 그러나, 이전의 엑세스 사이클 내에서 활성화된 데이터가 한 쌍의 부-데이터 라인 SUB I/O 및 SUB I/O*상에 남게 되어, 다음 엑세스 사이클에서 판독되는 다른 데이터와 충돌하게 되는 문제가 있다. 또한, 데이터 판독 동작에서, 데이터는 트랜지스터 Qn17, Qn18 및 Qn23 그리고 Qn17, Qn19 및 Qn22로 구성된 3개의 직렬 접속된 트랜지스터를 경유해 한 쌍의 공통 데이터 라인 I/O 및 I/O*에 전달된다. 그러므로 3개의 트랜지스터의 직렬 저항이 커지게 되고, MOS 트랜지스터 Qn17이 최종적으로 턴 온되기 때문에, 데이터 전달 시간이 길게 되는 또 다른 문제가 있게 된다.
상기한 바와 같이, 여러 쌍의 데이터 라인이 종래의 제1 및 제2 반도체 메모리 소자에저와 같이 판독 및 기록 동작을 위해 제공되는 경우에, 비록 엑세스 속도가 증가될 수 있지라도 라인의 수가 증가하는 문제가 발생한다. 한편, 종래의 제3 반도체 메모리 소자에서와 같이 판독 및 기록 동작에 공통으로 한 쌍의 데이터 라인이 사용되는 경우에, 데이터가 직렬 접속된 3개의 MOS 트랜지스터를 통해 한 쌍의 데이터 라인에 전달되기 때문에, 엑세스 속도는 감소되거나 느리게 되는 문제가 또한 발생한다.
그러므로, 본 발명의 목적은 상기한 문제를 고려하여 안출된 것으로, 한 쌍의 데이터 라인이 판독 및 기록 동작에 공통으로 사용되면서 엑세스 속도를 증가시키기 위한 반도체 메모리 장치 및 방법을 제공하는 데에 있다.
본 발명의 목적을 달성하기 위하여, 반도체 메모리 소자는 매트릭스 방식으로 배열된 다수의 메모리 셀로 구성된 메모리 셀 블럭, 상기 메모리 셀 블럭에 제공되는 한 쌍의 데이터 라인, 상기 메모리 셀 블럭의 메모리 셀 행에 각각 접속된 다수의 워드 라인, 상기 메모리 셀 블럭에 제공되며, 어드레스에 따라 선택적으로 활성화되어 상기 다수의 워드 라인과 상기 한 쌍의 데이터 라인중 하나를 활성화시키는 행 디코더 회로, 상기 메모리 셀 블럭의 메모리 셀의 각 열에 제공된 한 쌍의 디지트 라인, 메모리 셀의 각 열에 제공되어 상기 디지트 라인 상의 차동 데이터 신호를 증폭하기 위한 센스 증폭기, 상기 메모리 셀 블럭에 제공되어, 상기 어드레스에 따라서 메모리 셀의 다수의 열 중의 하나를 선택적으로 활성화시켜 메모리 셀의 활성화된 열을 판독/기록 제어 신호로 판독 모드 및 기록 모드중의 하나에 선택적으로 셋팅하기 위한 열 디코더 회로, 메모리 셀의 각 열에 제공되어, 상기 메모리 셀의 열이 활성화될 때 차동 판독 신호를 상기 판독 모드에서 상기 디지트 라인으로 각각 전달하기 위한 회로로서, 상기 차동 판독 데이터 신호는 상기 활성화된 워드 라인에 접속되고 상기 센스 증폭기에 의해 증폭된 메모리 셀의 상기 활성화된 열 중의 하나의 메모리 셀로부터 판독된 데이터에 대응하는 판독 데이터 전달 회로, 및 메모리 셀의 각각의 열에 제공되어, 메모리 셀의 열이 활성화될 경우, 상기 데이터 라인 상의 차동 기록 데이터 신호를 상기 기록 모드에서 상기 디지트 라인에 각각 전달하기 위한 기록 데이터 전달 회로를 포함하되, 상기 차동 기록 데이터 신호에 대응하는 데이터는 상기 활성화된 워드 라인에 접속된 메모리 셀의 상기 활성화된 열 중의 하나의 메모리 셀 내에 기록된다. 상기 열 디코더 회로는 상기 어드레스 및 상기 판독/기록 제어 신호에 따라서 판독 선택 신호 및 기록 선택 신호 중의 하나를 발생시켜, 상기 판독 선택 신호는 메모리 셀의 상기 활성화된 열에 대한 상기 판독 데이터 전달 회로에 공급되며 상기 기록 선택 신호는 상기 메모리 셀의 상기 활성화된 열에 대한 상기 기록 데이터 전달 회로에 공급된다. 상기 판독 데이터 전달회로는 상기 데이터 라인에 각각 접속되고 상기 판독 선택 신호에 응답하여 턴 온되는 한 쌍의 제1 MOS 트랜지스터, 및 상기 제1 MOS 트랜지스터에 직렬로 각각 접속된 한 쌍의 제2 MOS 트랜지스터를 포함하며, 상기 제2 MOS 트랜지스터의 게이트는 상기 디지트 라인에 각각 접속되고, 상기 제2 MOS 트랜지스터는 상기 판독모드에서 상기 차동 판독 데이터 신호에 응답하여 상기 제1 MOS 트랜지스터를 통해 상기 데이터 라인을 구동하도록 동작 가능하다. 상기 제2 MOS 트랜지스터 각각의 한 전극은 접지 전위에 고정 접속된다. 상기 행 디코더 회로는 메모리 셀의 각 열에 대해 상의 제2 MOS 트랜지스터의 각각의 한 전극에 접속된 판독 구동 라인의 전위를 제어하기 위한 전위 제어 회로를 구비한다. 상기 전위 제어 회로는 상기 판독 구동 라인을 동적으로 구동하여 상기 메모리 셀 블럭이 활성화될 때 상기 판독 구동 라인의 전위가 상기 판독 모드에서 접지 전위로 세트되고, 그렇치 않을 경우 선정된 전위로 세트 된다.
상기 기록 데이터 전달 회로는 상기 데이터 라인과 상기 디지트 라인 사이에 각각 제공되어 상기 기록 선택 신호에 응답하여 턴 온되도록 동작하는 한 쌍의 제3 MOS 트랜지스터를 포함한다. 이 경우에 있어서, 상기 행 디코더 회로는 상기 데이터 라인을 상기 디지트 라인의 프리차지 전위와 같은 전위로 프리차지시키기 위한 데이터 라인 프리차지 회로를 포함한다. 또한, 상기 기록 데이터 전달 회로가 상기 데이터 라인과 상기 디지트 라인 사이에 각각 제공되고 기록 제어 신호에 응답하여 턴 은되는 한 쌍의 제4 MOS 트랜지스터를 더 포함하는 경우에는, 상기 행 디코더 회로는 상기 메모리 셀 블럭이 활성화될 때, 상기 데이터 라인을 상기 판독모드에서 상기 차동 판독 데이터 신호의 높은 측에 대응하는 전위로 프리챠지시키기 위한 데이터 라인 프리차지 회로를 포함한다. 상기 데이터 라인 프리차지 회로는 상기 판독 모드가 아닌 모드이거나 상기 메모리 셀 블럭이 활성화되지 않는 경우 상기 데이터 라인의 전위를 접지 전위로 세트한다.
본 발명의 다른 견지에 따르면, 반도체 메모리 소자는 매트릭스 방식으로 배열된 다수의 메모리 셀로 구성된 메모리 셀 블럭, 상기 메모리 셀 블럭에 제공되고 2개의 메모리 셀 열마다 각각 대응하는 두쌍의 데이터 라인, 상기 메모리 셀 블록의 메모리 셀 행에 각각 접속된 다수의 워드 라인, 상기 메모리 셀 블럭에 제공되며, 어드레스에 따라 선택적으로 활성되어 상기 다수의 워드 라인과 상기 한 쌍의 데이터 라인 중 하나를 활성화시키는 행 디코더 회로, 상기 메모리 셀 블럭의 메모리 셀의 각 열에 제공된 한 쌍의 디지트 라인, 메모리 셀의 각 열에 제공되어 상기 디지트 라인 상의 차동 데이터 신호를 증폭하기 위한 센스 증폭기, 상기 메모리 셀 블록에 제공되어, 상기 어드레스에 따라서 메모리 셀의 다수의 열 중의 두개를 선택적으로 활성화시켜 2개의 활성화된 메모리 셀 열을 판독/기록 제어 신호로 판독 모드 및 기록 모드중의 하나에 선택적으로 셋팅하기 위한 열 디코더 회로, 메모리 셀의 각 열에 제공되어, 상기 메모리 셀의 열이 상기 열 디코더 회로에 의해 활성화될 때 상기 디지트 라인 상의 차동 판독 신호를 상기 판독 모드에서 상기 두쌍의 딘지트 라인중 대응하는 하나로 각각 전달하기 위한 회로로서, 상기 차동 판독 데이터 신호는 상기 활성화된 워드 라인에 접속되고 상기 센스 증폭기에 의해 증폭된 메모리 셀의 상기 활성화된 열 중의 하나의 메모리 셀로부터 판독된 데이터에 대응하는 판독 데이터 전달 회로, 및 메모리 셀의 각각의 열에 제공되어, 메모리 셀의 열이 활성화 될 경우, 상기 데이터 라인 상의 차동 기록 데이터 신호를 상기 기록 모드에서 상기 두 쌍의 디지트 라인중의 대응하는 하나에 각각 전달하기 위한 기록 데이터 전달 회로를 포함하되, 상기 차동 기록 데이터 신호에 대응하는 데이터는 상기 활성화된 워드라인에 접속된 메모리 셀의 상기 활성화된 열중의 하나의 메모리 셀 내에 기록된다.
본 발명의 또 다른 견지에 따르면, 반도체 메모리 소자는 메모리 셀 용 정보가 전달되는 한 쌍의 데이터 라인, 상기 정보를 증폭하기 위한 센스 증폭기, 제어 단자에서 상기 센스 증폭기에 의해 증폭된 상기 정보를 수신하는 한 쌍의 제1 트랜지스터, 상기 한 쌍의 제1 트랜지스터와 상기 한 쌍의 데이터 라인의 제어 단자 사이에 제공되는 한 쌍의 제2 트랜지스터로서, 상기 한 쌍의 제2 트랜지스터의 제어 단자에 공급된 데이터 판독 열 선택 신호에 응답하여 상기 한 쌍의 데이터 라인으로 상기 증폭된 정보를 출력하기 위한 한 쌍의 제2 트랜지스터, 및 상기 한 쌍의 데이터 라인과 상기 센스 증폭기 사이에 제공된 한 쌍의 제3 트랜지스터로서, 상기 한 쌍의 제3 트랜지스터의 제어 단자에 공급되는 데이터 기록 열 선택 신호에 응답하여 상기 센스 증폭기에로 상기 한 쌍의 데이터 라인 상의 상기 정보를 공급하기 위한 한 쌍의 제3 트랜지스터를 구비한다.
제1도는 종래의 제1 반도체 메모리 소자의 일부 구성을 도시한 회로도.
제2도는 종래의 제1 반도체에 메모리 소자의 판독 동작시의 다양한 신호의 파형을 도시한 도면.
제3도는 종래의 제2 반도체 메모리 소자의 일부 구성을 도시한 회로도.
제4도는 종래의 제3 반도체에 메모리 소자의 일부 구성을 도시한 회로도.
제5도는 본 발명이 사용된 반도체 메모리 소자의 구성을 도시한 블럭도.
제6도는 제5에 도시된 반도체 메모리 소자의 열 디코더 회로 YDEC의 구성을 도시한 회로도.
제7도는 본 발명의 제1실시예에 따른 반도체 메모리 소자의 일부의 구성을 도시한 블럭도.
제8도는 본 발명의 제1실시예에 따른 반도체 메모리 소자의 판독 동작시의 다양한 신호의 파형을 도시한 도면.
제9(a)도 내지 제9(c)도는 본 발명의 제1실시예에 따른 반도체 메모리 소자의 기록 동작시의 다양한 신호의 파형을 도시한 도면.
제10도는 본 발명의 제2실시예에 따른 반도체 메모리 소자의 일부 구성을 도시한 회로도.
제11도는 본 발명의 제3실시예에 따른 반도체 메모리 소자의 일부 구성을 도시한 회로도.
제12도는 본 발명의 제3실시예에 따른 반도체 메모리 소자의 판독 동작시에 다양한 신호의 파형을 도시한 도면.
제13도는 본 발명의 제4 실시예에 따른 반도체 메모리 소자의 일부 구성을 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
YDEC : 열 디코더 회로 XDEC : 행 디코더 회로
51-54 : 61-64 : 센스 증폭기 회로
Yl,Y2,Y5,Y7 : NOR게이트 Y3,Y6 : 인버터
Y4 : NAND게이트
이하, 본원 발명의 반도체 메모리 소자는 첨부된 도면을 참조로하여 상세히 설명될 것이다.
제5도는 본 발명의 반도체 메모리 소자의 구성을 표시한 블럭 도이다. 제5도를 참조하면, 메모리 셀 어레이는 다수의 메모리 셀 블럭으로 구성된다. 열 디코더 회로 YDEC는 다수의 메모리 셀 블럭에 대해 공통으로 제공되며, 행 디코더 회로 XDEC는 다수의 메모리 셀 블럭에 대해 각각 제공된다. 다수의 센스 증폭기 회로(61-64)는 각각의 메모리 셀 블럭을 삽입하도록 제공되며 각각의 센스 증폭기 회로는 한 쌍의 데이터 라인 I/O 및 I/O*에 접속된다. 외부 어드레스가 공급되면, 다수의 행 디코더 회로 중의 하나는 다수의 메모리 셀 블럭 중의 하나가 선택되고 선택된 메모리 셀 블럭 내의 다수의 워드 라인 중의 하나가 활성화되도록 활성화된다. 다른 워드 라인및 비 선택된 메모리 셀 블럭내의 모든 워드 라인은 활성화되지 않는다. 한편, 외부 어드레스가 공급되는 경우, 열 디코더 회로 YDEC는 열 판독 선택 신호 YRS 또는 열 기록 선택 신호 YWS를 발생하며, 이들 신호 YRS 및 YWS는 다수의 메모리 셀 블럭을 통해 대응 메모리 셀 열에 공통으로 공급된다. 본 반도체 메모리 소자에 있어서, 엑세스 되는 경우, 선택된 메모리 셀 블럭 양측 상에 제공된 센스 증폭기 회로는 활성화 되어 이들 센스 증폭기에 접속된 한 쌍의 데이터 라인은 예정된 전위로 프리챠지된다.
제6도는 열 디코더 회로 YDEC를 도시한 회로도이다. 제6도를 참조하면, 열어드레스 스트로브 신호 CAS*및 기록 구동 신호 WE*가 공급된다. 신호 CAS*와 동기인 신호 및 신호 WE*와 동기인 신호가 대신 사용될 수 있다. 이 신호 WE*는 인버터 Y3에 의해 반전되어 신호 CAS *와 마찬가지로 NOR 게이트 Y1 및 Y2로 구성된 교차 접속된 회로에 공급된다. 교차 접속된 회로의 출력으로서 신호WST는 NOR 게이트 Y5에 직접 공급되고 인버터 Y6를 통해 NOR 게이트 Y7에 공급된다. 신호 CAS*와 동기인 신호 PYS 및 열 프리디코드 신호는 NAND게이트 Y4에 공급되고, 이 NAND 게이트 Y4의 출력은 NOR 게이트 Y5 및 Y7에 공급된다. NOR 게이트 Y5의 출력은 열 판독 선택 신호 YRS이며 NOR 게이트 Y7의 출력은 열 기록 선택 신호 YWS이다.
제7도는 본 발명의 제1실시예에 따른 반도체 메모리 소자의 일부 구성을 도시한 회로도이다. 제7도를 참조하면, 제1실시예의 반도체 메모리 소자는 한 쌍의 디지트 라인 DL 및 DL*, 워드 라인 WL, 디지트 라인 DL 및 DL*중의 하나와 워드라인 WL 사이에 접속된 메모리 셀 MCI, 디지트 라인 DL 및 DL*에 접속된 센스 증폭기 SA, 한 쌍의 공통 데이터 라인 I/O 및 I/O* , 및 N-채널 MOS 트랜지스터 Qn1 및 Qn2, 트랜지스터 Qn1 및 데이터 라인 I/O* 사이 그리고 트랜지스터 Qn2 및 데이터 라인 I/O 사이에 각각 접속된 N-채널 MOS 트랜지스터 Qn3 및 Qn4, N-채널 MOS 트랜지스터 Qn5 및 Qn7, 디지트 라인 DL 및 데이터 라인 I/O 그리고 디지트 라인 DL*및 데이터 라인 I/O* 사이에 각각 제공된 Qn6 및 Qn8을 구비한 데이터 전달 회로로 구성된다. 따라서, 하나의 센스 증폭기 SA는 하나의 데이터 전달 회로에 제공된다. 각각의 MOS 트랜지스터 Qn1 또는 Qn2의 신호 단자로서 소스 및 드레인의 하나는 접지 전위로 접속된다. MOS 트랜지스터 Qn1 및 Qn2의 다른 단자는 MOS 트랜지스터 Qn1 및 Qn2에 각각 접속된다. 제어 단자로서 MOS 트랜지스터 Qn1 및 Qn2의 게이트는 디지트 라인 DL 및 DL*에 각각 접속된다. 반도체 메모리 소자는 행 디코더 XDEC 및 열 디코더 YDEC를 포함한다. 행 디코더 XDEC는 대응하는 메모리 셀 블럭과 외부 어드레스에 따라서 활성화된 메모리 셀 블럭의 다수의 워드 라인 중의 대응하는 하나를 선택적으로 활성화시킨다. 행 디코더 XDEC는 활성화된 메모리 셀 블럭에 대응하는 한 쌍의 데이터 라인을 (Vcc-Vtn)전위로 프리차지 하기 위한 프리차지 회로와 신호 WE*에 대응하는 기록 제어 신호 WS를 발생하기 위한 기록 제어 회로를 포함한다. 열 디코더 YDEC는 외부 어드레스 및 기록 제어 신호, 즉 본 실시 예에서는 신호 WE*에 따라서 열 판독 선택 신호 YRS 및 열 기록 선택 신호 YWS 중의 하나를 발생한다. 판독 선택 신호 YRS는 MOS 트랜지스터 Qn3 및 Qn4의 게이트에 공급되며, 기록선택 신호 YWS는 MOS 트랜지스터 Qn7 및 Qn8의 게이트에 공급된다. MOS 트랜지스터 Qn5 및 Qn6의 게이트에는 기록 제어 신호 WS가 공급된다.
이하, 본 발명의 제1실시예에 따른 반도체 메모리 소자의 동작이 설명될 것이다. 제8도는 제1실시예의 반도체 소자의 판독 동작시의 여러 신호 파형을 도시한 시간도이다. 제8도를 참조하면, 데이터 판독 동작에 있어서, 외부 입력 신호 RAS(제7도에 도시 않됨)는 고 레벨에서 저 레벨로 변환되어, 외부 어드레스가 수신되어 행 디코더 XDEC에 의해 디코드 된다. 그 결과, 다수의 워드 라인 WL 중의 하나는 열 디코더의 디코딩 결과에 따라서 선택되어, 선택된 워드 라인 WL 의 전위는 고 레벨 전위를 유도한다. 또한, 하나의 메모리 블럭은 접지 레벨 전위로 세트된 한 쌍의 공통 데이터 라인 I/O 및 I/O*이 상승하거나 (Vcc-Vtn)전위로 프리챠지되도록 선택되는데, 여기에서 Vcc는 공급 전원이며 Vtn은 N-채널 MOS 트랜지스터의 임계 전압이다. 이 방식에 있어서, 공통 데이터 라인 I/O 및 I/O *가 정상 또는 비선택된 상태의 접지 전위 레벨이기 때문에, 열 판독 선택 신호 YRS가 한 쌍의MOS 트랜지스터 Qn3 및 Qn4에 입력될 지라도, 어떠한 전류도 비-선택된 메모리 셀 블럭내의 한 쌍의 공통 데이터 라인 I/O 및 I/O*으로부터 데이터 전달 회로를 통해 흐르지 않게 된다.
이하, 선택된 워드 라인 WL에 접속된 메모리 셀 MCI 내에 기억되어진 데이터는Vcc 전위에 프리차지된 한 쌍의 디지트 라인 DL 및 DL* 상으로 출력된다. 그 후, 한 쌍의 디지트 라인 DL 및 DL* 상의 데이터는 센스 증폭기 SA에 의해 증폭된다. 센스 증폭기 SA에 의해 증폭된 데이터의 차동신호는 데이터 전달 회로의 N-채널 MOS 트랜지스터 Qn1 및 Qn2의 게이트에 인가된다. 제8에 있어서, 고 레벨 신호는 트랜지스터 Qn1의 게이트에 인가되고 저 레벨 신호는 트랜지스터 Qn2의 게이트에 인가된다 그 후, 외부 어드레스 및 기록 구동 신호 WE*를 근거로 열 디코더 YDEC에 의해 발생된 열 판독 선택 신호 YRS는 저 레벨에서 고 레벨로 변화된다(열 기록 선택 신호 YWS는 저 레벨 상태로 남게 된다). 그 결과, N-채널 MOS 트랜지스터 Qn3 및 Qn4는 한 쌍의 디지트 라인 DL 및 DL*이 한 쌍의 공통 데이터 라인 I/O 및 I/O*에 접속되도록 턴 온 되며, 메모리 셀 MCI으로 부터 판독된 데이터는 한 쌍의 공통 데이터 라인 I/O 및 I/O*에 전달된다. 데이터 전달은 MOS 트랜지스터 Qn1 및 Qn2 간의 구동 능력의 차이를 이용하여 수행된다. 게이트에 고 전위가 인가되는 트랜지스터 중의 하나에 접속된 데이터 라인은 저 레벨로 세트된다. 한편, 게이트에 저 전위가 인가되는 다른 트랜지스터에접속된 데이터 라인은 고 레벨로 세트된다. 제8도에서, 디지트 라인 DL 및 DL*의 전위가 각각 고 및 저 레벨 이기 때문에, 트랜지스터 Qn1에 접속된 데이터 라인 I/O*은 저 레벨로 구동되며, 데이터 I/O는 고 레벨로 구동된다.
그 후, 열 판독 선택 신호 YRS는 저 레벨로 되며, 한 쌍의 데이터 라인 I/O 및 IO*은 고 레벨로 상승한다. 신호 RAS*가 고 레벨로 복귀할 경우, 워드 라인 WL은 접지 레벨로 떨어진다. 그러면, 다음 엑세스 사이클에 대해, 한 쌍의 데이터 라인은 접지 레벨로 방전되며 한 쌍의 디지트 라인은Vcc로 프리챠지된다.
데이터 기록 동작에서, 제9(a)도-제9(c)를 참조하면, 행 어드레스 스트로브 신호 RAS*는 먼저 고 레벨 에서 저 레베로 변화되어 하나의 워드 라인 WL은 제9(a)도에 표시된 바와 같이 선택된다. 결국, 기록 구동 신호 WE*가 저 레벨로 변화되면, 기록 제어 신호 WS가 행 디코더의 기록 제어 회로에 의해 고 레벨로 구동된다. 그 결과, 한 쌍의 N-채널 MOS 트랜지스터 Qn5 및 Qn6은 턴 은된다 기록 데이터로서 차동 기록 데이터 신호는 접지(GND)레벨로 세트된 한 쌍의 데이터 라인 I/O 및 I/O*상으로 기록된다. 이때, 데이터 라인의 하나는 Vcc 공급 전압 레벨에 있게 되며 다른 하나는 GND레벨에 있게 된다. 그 후, 열 스트로브 신호 CAS*는 제9(b)도에 도시된 바와 같이 저 레벨로 가도록 활성화 되며 신호 PYS는 제9(c)도에 도시된 바와 같이 신호 CAS*와 동기하여 발생된다. 따라서, 열 기록 선택 신호 YWS는 상기한 바와 같이 발생되어 한 쌍의 MOS 트랜지스터 Qn7 및 Qn8은 턴 온된다. 그 결과, 한 쌍의 데이터 라인 I/O 및 I/O*은 한 쌍의 디지트 라인 DL 및 DL*에 접속된다. 활성 상태에 있는 센스 증폭기 SA는 한 쌍의 디지트 라인 DL 및 DL*을 통해 메모리 셀 MCI 내에 차례로 기록된 차동 기록 데이터 신호를 증폭한다. 이 경우에 있어서, 열 기록 선택 신호 YWS가 비-선택된 메모리 셀 블럭에 공급될 지라도, 기록 제어 신호 WS가 선택된 메모리 셀 블럭 내에서만 활성이고 비-선택된 메모리 셀 블럭 내에서는 활성이 아니기 때문에 한 쌍의 데이터 라인 I/O 및 I/O*으로부터 아무런 전류도 흐르지 않게 된다.
메모리 셀 MCI에 대한 기록 이후에, 기록 구동 신호 WE*는 고 레벨로 되어 제어 신호 WS는 비 구동 상태로 된다. 그 후 한 쌍의 데이터 라인 I/O 및 I/O*는 (Vcc-Vtn)전위로 프리차지된다. 결국, 신호 CAS *는 비 구동 상태로 되어 열 기록 션택 신호 YWS는 비 구동상태로 된다. 그 후, RAS*는 고 레벨로 복귀한다. 다음 엑세스 사이클 동안, 한 쌍의 디지트 라인 DL 및 DL*은Vcc전위로 프리챠지되고, 한 쌍의 데이터 라인 I/O 및 I/O*은 접지 전위로 세트된다.
이하, 본 발명의 제2 실시예에 따른 반도체 메모리 소자는 제10도를 참조로 설명될 것이다. 제10도에서는, 각각 제7도에 도시된 것과 유사한 2개의 인접한 회로부가 제공된다. 그러나, 한 쌍의 데이터 라인 I/O 및 I/O*는 한 쌍의 디지트 라인 DL 및 DL*에 제공되며, 한 쌍의 데이터 라인 I/O' 및 I/O'*는 한 쌍의 디지트 라인 DL' 및 DL'*에 제공된다. 이 방식에 있어서, 데이터 라인의 수는 데이터 라인의 수가 8인 종래의 제2 반도체 메모리 소자가 8인 것과는 달리, 4 즉 2 쌍이다. 또한, 열 판독 선택 신호 YRS 및 열 기록 선택 신호 YWS는 2개의 회로부에 공통으로 공급된다. 본 발명의 제2실시예에 따른 반도체 메모리 소자의 판독 및 기록동작은 각 회로부에서 제1 실시예에 따른 반도체 메모리 소자의 것과 같다. 그러므로, 그에 대한 설명은 생략키로 한다.
이하, 본 발명의 제3 실시예에 따른 반도체 메모리 소자가 설명될 것이다. 제11도는 반도체 메모리 소자의 제3 실시예의 구성을 표시한 도면이다. 제11도를 참조하면, 제3 실시예의 반도체 메모리 소자는 한 쌍의 디지트 라인 DL 및 DL* , 워드 라인 WL, 디지트 라인 DL 및 DL*중의 하나와 워드 라인 WL간에 접속된 메모리 셀 MCI, 디지트 라인 DL 및 DL*에 접속된 센스 증폭기 SA, 한 쌍의 공통 데이터 라인 I/O 및 I/O* , N-채널 MOS 트랜지스터 Qn1 및 Qn2, 트랜지스터 Qn1과 데이터 라인 I/O* 사이에 그리고 트랜지스터 Qn2 와 데이터 라인 I/O 사이에 각각 접속된 한 쌍의 N-채널 MOS 트랜지스터 Qn3 및 Qn4, 디지트 라인 DL 과 데이터 라인 I/O 사이 그리고 디지트 라인 DL*및 데이터 라인 I/O*사이에 제공된 한 쌍의 N-채널 MOS 트랜지스터 Qn7 및 Qn8을 구비한 데이터 전달 회로로 구성된다.
따라서, 하나의 센스 증폭기 SA는 하나의 데이터 전달 회로에 제공된다. 각각의 MOS 트랜지스터 Qn1 또는 Qn2의 신호 단자로서 드레인 및 소스 중의 하나는 데이터 출력 제어 라인 RGND에 접속된다. 데이터 출력 제어 라인 RGND는(VCC-VtH)전위에 대략 일치한 전위로 프리챠지되고 정상 상태에서 플로팅 상태로 세트된다. 데이터 출력 제어 라인이 속하는 하나의 메모리 셀 블럭이 선택되는 경우, 데이터 출력 제어 라인 RGND는 판독 동작을 위해 접지 전위에 접속된다. 제어 단자로서 MOS 트랜지스터 Qn1 및 Qn2 의 게이트는 디지트 라인 DL 및 DL*에 각각 접속된다. 반도체 메모리 소자는 행 디코더 XDEC 및 열 디코더 YDEC를 포함한다. 행 디코더 XDEC는 오직 하나의 메모리 셀 블럭을 선택하여 활성화시키고 외부 어드레스에 따라 활성화된 메모리 셀 블럭의 다수의 워드 라인 중의하나를 활성화시킨다 또한, 행 디코더 XDEC는 한 쌍의 데이터 라인 I/O 및 I/O*를 한 쌍의 디지트 라인의 프리챠지 전위, 즉 본 실시 예에서는Vcc전위로 프리챠지시키기 위한 프리챠지 회로를 포함한다. 행 디코더 XDEC는 상기한 바와 같이 데이터 출력 제어 라인 GND를 구동시키기 위한 구동 회로를 포함한다. 열 디코더 YDEC는 제1 실시 예에서 기술한 바와 같이 외부 어드레스 및 기록 구동 신호 WE*에 따라서 열 판독 선택 신호 YRS및 열 기록 선택 신호 YWS중의 하나를 발생한다. 판독 선택 신호 YRS는 MOS 트랜지스터 Qn3 및 Qn4의 게이트에 공급되며, 기록 선택 신호 YWS는 MOS 트랜지스터 Qn7 및 Qn8의 게이트에 공급된다.
이하, 본 발명의 제3 실시예에 따른 반도체 메모리 소자의 동작은 하기 설명될 것이다. 제12도는 제3 실시예의 반도체 메모리 소자의 판독 동작시의 다양한 신호 파형을 표시한 도면이다. 제12도를 참조하면, 한 쌍의 데이터 라인 I/O 및 I/O*는Vcc로 프리챠지된다. 데이터 판독 동작에 있어서, 외부 입력 신호 RAS(제11도에 도시 않됨)는 고 레벨에서 저 레벨로 변화되어, 외부 어드레스가 수신되어 행 디코더에 의해 디코드된다. 그 결과, 다수의 워드 라인 WL중의 하나는 행 디코더의 디코딩 결과에 따라 선택되어, 선택된 워드 라인 WL은 선택된 메모리 셀 블럭내의 고 레벨 전위로 구동된다. 또한, 대략(VCC-VtH)의 전위로 프리챠지된 데이터 출력 제어 라인 RGND는 풀 다운되어, 선택되거나 활성화된 메모리 셀 블럭내에서 판독 동작시의 접치 전위에 접속된다. 따라서, 열 판독 선택 신호 YRS가 비-선택된 메모리 셀 블럭에 공급되더 라도 데이터 출력 제어 라인 RGND가 플로팅 상태에 있기 때문에 전달회로를 통해 아무런 전류도 흐르지 않는다.
이하, 선택된 워드 라인 WL에 접속된 메모리 셀 MCI 내에 저장된 데이터는Vcc 전위로 프리챠지된 한 쌍의 디지트 라인 DL 및 DL*상의 데이터는 센스 증폭기 SA에 의해 증폭된다 센스 증폭기 SA에 의해 증폭된 데이터의 차동 신호는 데이터 전달 회로의 N-채널 MOS 트랜지스터 Qn1 및 Qn2의 게이트에 인가된다.
제12도에서, 고 레벨 신호는 트랜지스터 Qn1 의 게이트에 인가되며 저 레벨 신호는 트랜지스터 Qn2의 게이트에 인가된다 그 후, 외부 어드레스 및 기록 구동 신호 WE*를 기초로 한 열 디코더 YDEC에 의해 발생된 열 판독 선택 신호 YRS는 저 레벨에서 고 레벨로 변한다.(열 기록 선택 신호 YWS는 저 레벨 상태로 유지된다). 그 결과, N-채널 MOS 트랜지스터 Qn3 및 Qn4는 턴 온 되어 한 쌍의 디지트 라인 DL 및 DL*이 한 쌍의 공통 데이터 라인 I/O 및 I/O*에 접속되며, 메모리 셀 MCI으로부터 판독된 데이터는 제1 실시예와 같이 한 쌍의 공통 데이터 라인 I/O 및 I/O* 으로 전달된다.
그 이하, 열 기록 선택 신호 YRS는 저 레벨로 되며, 한 쌍의 데이터 라인 I/O 및 I/O*는Vcc로 프리챠지된다. 신호 RAS *가 고 레벨로 되면, 워드 라인 WL은 접지 전위로 강하된다. 그 후, 다음 엑세스 사이클 동안, 한 쌍의 디지트라인은Vcc로 프리챠지되고 제어 라인 RGND는(Vcc-Vtn) 전압에 대략 일치하는 전위의 플로팅 상태로 세트된다.
데이터 기록 동작에 있어서, 한 쌍의 데이터 라인 I/O 및 I/O*는Vcc로 프리챠지된다. 행 어드레스 스트로브 신호 RAS*는 고 레벨에서 저 레벨로 변하며 하나의 워드 라인 WL은 선택된다. 결국, 기록 구동 신호 WE*가 저 레벨로 변화된다. 기록 데이터로서 차동 기록 데이터 신호는Vcc로 세트된 한 쌍의 데이터 라인 I/O 및 I/O*상으로 기록된다. 이때, 데이터 라인 중의 하나는 Vcc 공급 전압 레벨에 있으며, 다른 하나는 GND레벨에 있다. 그 후, 열 기록 선택 신호 YWS는 한 쌍의 MOS 트랜지스터 Qn7 및 Qn8이 턴 온되도록 활성화된다. 그 결과, 한 쌍의 데이터 라인 I/O 및 I/O*은 한 쌍의 디지트 라인 DL 및 DL*에 접속된다. 활성 상태의 센스 증폭기 SA는 한 쌍의 디지트 라인 DL 및 DL*을 통해 메모리 셀 MCI 내에 차례로 기록된 차동 기록 데이터 신호를 증폭한다. 이 경우에 있어서, 열 기록 선택 신호 YWS가 비-선택된 메모리 셀 블럭에 공급되더라도, 한 쌍의 데이터 라인 I/O 및 I/O*가 한 쌍의 디지트 라인 DL 및 DL*와 같은 전위로 프리챠지되기 때문에 한 쌍의 데이터 라인 I/O 및 I/O*으로부터 아무런 전류도 흐르지 않는다.
이하, 본 발명의 제4실시예에 따른 반도체 메모리 소자가 제13도를 참조로 설명될 것이다. 제13도에서, 제11도에 표시된 것과 유사한 2개의 인접 회로부가 제공된다. 그러나, 한 쌍의 데이터 라인 I/O 및 I/O*은 한 쌍의 디지트 라인 DL 및 DL*에 제공되며, 한 쌍의 데이터 라인 I/O' 및 I/O'*은 한 쌍의 디지트 라인 DL' 및 DL'*에 제공된다. 이 방식에 있어서는, 데이터 라인의 수가 8개인 종래의 제2 반도체 메모리 소자와는 달리, 데이터 라인의 수는 4개 즉 2쌍이다. 또한, 열 판독선택 신호 YRS 및 열 기록 선택 신호 YWS는 2개의 회로부에 공통으로 공급된다. 본 발명의 제2 실시예에 따른 반도체 메모리 소자의 판독 및 기록 동작은 각각의 회로부에서 제1 실시예에 따른 반도체 메모리 소자의 것과 같다. 그러므로, 그에 대한 설명을 생략키로 한다
상기한 바와 같이, 본 발명에 따르면, 열 판독 전택 신호 및 열 기록 전택 신호는 열 디코더로부터 발생되고, 판독 동작시에는 데이터 전달은 2개의 직렬 접속된 MOS 트랜지스터를 통해 센스 증폭기로부터 한 쌍의 데이터 라인으로 행하여진다. 그러므로, 데이터 라인은 판독 동작 및 기록 모두에 공통으로 사용될 수 있어서, 데이터 라인 배선에 기인한 칩 영역의 증가를 막을 수 있다. 또한, 엑세스 속도 역시 증가시킬 수 있게 된다.

Claims (21)

  1. 반도체 메모리 소자에 있어서, 매트릭스 방식으로 배열된 다수의 메모리 셀로 구성된 메모리 셀 블록; 상기 메모리 셀 블럭에 제공되는 한 쌍의 데이터 라인; 상기 메모리 셀 블럭의 메모리 셀 행에 각각 접속된 다수의 워드 라인; 상기 메모리 셀 블럭에 제공되며, 어드레스에 따라 선택적으로 활성화되어 상기 다수의 워드 라인과 상기 한 쌍의 데이터 라인 중 하나를 활성화시키는 행 디코더 회로; 상기 메모리 셀 블럭의 각 메모리 셀 열에 제공된 한 쌍의 디지트 라인; 각 메모리 셀 열에 제공되어, 상기 디지트 라인 상의 차동 데이터 신호를 증폭하기 위한 센스 증폭기; 상기 메모리 셀 블럭에 제공되어, 상기 어드레스에 따라서 다수 메모리 셀 열 중의 하나를 선택적으로 활성화시켜 활성화된 메모리 셀 열을 판독/기록 제어 신호로 판독 모드 및 기록 모드 중 하나에 선택적으로 셋팅 하기 위한 열 디코더 회로; 각 메모리 셀 열에 제공되어, 상기 메모리 셀 열이 활성화될 때, 상기 판독 모드에서 차동 판독 데이터 신호를 상기 디지트 라인으로 각각 전달하기 위한 회로로서, 상기 차동 판독 데이터 신호는 상기 활성화된 워드 라인에 접속되어 상기 센스 증폭기에 의해 증폭된 상기 활성화된 메모리 셀 열 중 하나의 메모리 셀로부터 판독된 데이터에 대응하는 판독 데이터 전달 회로; 및 각 메모리 셀 열에 제공되어, 상기 메모리 셀 열이 활성화될 경우, 상기 기록 모드에서 상기 데이터 라인 상의 차동 기록 데이터 신호를 상기 디지트 라인에 각각 전달하기 위한 기록 데이터 전달 회로를 포함하되, 상기 차동 기록 데이터 신호에 대응하는 데이터는 상기 활성화된 워드 라인에 접속된 상기 활성화된 메모리 셀 열 중 하나의 메모리 셀 내에 기록되는 것을 특징으로 하는 반도체 메모리 소자.
  2. 제1항에 있어서, 상기 열 디코더 회로는 상기 어드레스 및 상기 판독/기록 제어 신호에 따라서 판독 선택 신호 및 기록 선택 신호 중 하나를 발생시켜, 상기 판독 선택 신호가 상기 활성화된 메모리 셀 열에 대한 상기 판독 데이터 전달 회로에 공급되며 상기 기록 선택 신호는 상기 활성화된 메모리 셀 열에 대한 상기 기록 데이터 전달 회로에 공급되는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제2항에 있어서, 상기 판독 데이터 전달 회로는 상기 데이터 라인에 각각 접속되고 상기 판독 선택 신호에 응답하여 턴 온되는 한 쌍의 제1 MOS 트랜지스터; 및 상기 제1 MOS 트랜지스터에 직렬로 각각 접속된 한 쌍의 제2 MOS 트랜지스터를 포함하되, 상기 제2 MOS 트랜지스터의 게이트들은 상기 디지트 라인에 각각 접속되고, 상기 제2 MOS 트랜지스터는 상기 판독 모드에서 상기 차동 판독 데이터 신호에 응답하여 상기 제1 MOS 트랜지스터를 통해 상기 데이터 라인을 구동하도록 동작할 수 있는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서, 상기 제2 MOS 트랜지스터 각각의 한 전극은 접지 전위에 고정 접속되는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제3항에 있어서, 상기 행 디코더 회로는 각 메모리 셀 열에 대한 상기 제2 MOS 트랜지스터 각각의 한 전극에 접속된 판독 구동 라인의 전위를 제어하기 위한 전위 제어 회로를 구비한 것을 특징으로 하는 반도체 메모리 소자.
  6. 제5항에 있어서, 상기 전위 제어 회로는 상기 판독 구동 라인을 동적으로 구동하여, 성가 메모리 셀 블록이 활성화될 때, 상기 판독 모드에서 상기 판독 구동라인의 전위가 접지 전위로 세트되고, 그렇지 않을 경우 선정된 전위로 세트되는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제2 내지 6항 중 어느 한 항에 있어서, 상기 기록 데이터 전달 회로는 상기 데이터 라인과 상기 디지트 라인 사이에 각각 제공되어 상기 기록 선택 신호에 응답하여 턴 온되도록 동작하는 한 쌍의 제3 MOS 트랜찌스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제7항에 있어서, 상기 행 디코더 회로는 상기 데이터 라인을 상기 디지트 라인의 프리챠지 전위와 같은 전위로 프리차지시귀기 위한 데이터 라인 프리차지 회로를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  9. 제7항에 있어서, 상기 기록 데이터 전달 회로는 상기 데이터 라인과 상기 디지트 라인 사이에 각각 제공되고 기록 제어 신호에 응답하여 턴 온되는 한 쌍의 제4 MOS 트랜지스터를 더 포함하며, 상기 행 디코더 회로는 상기 메모리 셀 블럭이 활성화될 때, 상기 판독 모드에서 상기 데이터 라인을 상기 차동 판독 데이터 신호의 높은 측에 대응하는 전위로 프리챠지시키기 위한 데이터 라인 프리챠지 회로를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  10. 제9항에 있어서, 상기 데이터 라인 프리챠지 회로는 상기 판독 모드가 아닌 모드이거나 상기 메모리 셀 블럭이 활성화되지 않는 경우 상기 데이터 라인의 전위를 접지 전위로 세트시키는 것을 특징으로 하는 반도체 메모리 소자.
  11. 반도체 메모리 소자에 있어서, 매트릭스 방식으로 배열된 다수의 메모리 셀로 구성된 메모리 셀 블록; 상기 메모리 셀 블럭에 제공되고 2개의 메모리 셀 열마다 각각 대응하는 두 쌍의 데이터 라인; 상기 메모리 셀 블럭의 메모리 셀 행에 각각 접속된 다수의 워드 라인; 상기 메모리 셀 블럭에 제공되며, 어드레스에 따라 선택적으로 활성화되어 상기 다수의 워드 라인과 상기 한 쌍의 데이터 라인중 하나를 활성화시키는 행 디코더 회로; 상기 메모리 셀 블럭의 각 메모리 셀 열에 제공된 한 쌍의 디지트 라인; 각 메모리 셀 열에 제공되어, 상기 디지트 라인 상의 차동 데이터 신호를 증폭하기 위한 센스 증폭기; 상기 메모리 셀 블럭에 제공되어, 상기 어드레스에 따라서 다수의 메모리 셀 열 중의 두개를 선택적으로 활성화시켜 두개의 활성화된 메모리 셀 열을 판독/기록 제어 신호로 판독 모드 및 기록 모드 중 하나에 선택적으로 셋팅하기 위한 열 디코더 회로; 각 메모리 셀 열에 제공되어, 상기 메모리 셀 열이 상기 열 디코더 회로에 의해 활성화될 때, 상기 판독 모드에서 상기 디지트 라인상의 차동 판독 신호를 상기 두 쌍의 디지트 라인 중 대응하는 하나에 각각 전달하기 위한 회로로서, 상기 차동 판독 데이터 신호는 상기 활성화된 워드 라인에 접속되어 상기 센스 증폭기에 의해 증폭된 상기 활성화된 메모리 셀 열 중 하나의 메모리 셀로부터 판독된 데이터에 대응하는 판독 데이터 전달 회로, 및 각 메모리 셀 열에 제공되어, 상기 메모리 셀 열이 상기 열 디코더 회로에 의해 활성화될 경우, 상기 기록 모드에서 상기 데이터 라인 상의 차동 기록 데이터 신호를 상기 두쌍의 디치트 라인 중 대응하는 하나에 각각 전달하기 위한 기록 데이터 전달 회로를 포함하되, 상기 차동 기록 데이터 신호에 대응하는 데이터는 상기 활성화된 워드 라인에 접속된 상기 활성화된 메모리 셀 열 중 하나의 메모리 셀 내에 기록되는 것을 특징으로 하는 반도체 메모리 소자.
  12. 제11항에 있어서, 상기 열 디코더 회로는 상기 어드레스 및 상기 판독/기록 제어 신호에 따라서 판독 선택 신호 및 기록 선택 신호 중 하나를 발생시켜, 상기 판독 선택 신호가 상기 활성화된 메모리 셀 열에 대한 상기 판독 데이터 전달 회로에 공급되며, 상기 기록 선택 신호는 상기 2개의 활성화된 메모리 셀 열에 대한 상기 기록 데이터 전달 회로에 공급되는 것을 특징으로 하는 반도체 메모리 소자.
  13. 제12항에 있어서, 상기 판독 데이터 전달 회로는 상기 대응 쌍의 데이터 라인에 각각 접속되고 상기 판독 선택 신호에 응답하여 턴 온 되는 한 쌍의 제1 MOS 트랜지스터, 및 상기 제1 MOS 트랜지스터에 직렬로 각각 접속된 한 쌍의 제2 MOS 트랜지스터를 포함하며, 상기 제2 MOS 트랜지스터의 게이트는 상기 디지트 라인에 각각 접속되고, 상기 제2 MOS 트랜지스터는 상기 판독 모드에서 상기 차동 판독 데이터 신호에 응답하여 상기 제1 MOS 트랜지스터를 통해 상기 대응 쌍의 데이터 라인을 구동하도록 동작할 수 있는 것을 특징으로 하는 반도체 메모리 소자.
  14. 제13항에 있어서, 상기 제2 MOS 트랜지스터 각각의 한 전극은 접지 전위에 고정 접속되는 것을 특징으로 하는 반도체 메모리 소자.
  15. 제13항에 있어서, 상기 행 디코더 회로는 각 메모리 셀 열에 대해 상기 제2 MOS 트랜지스터의 각각의 한 전극에 접속된 판독 구동 라인의 전위를 제어하기 위한 전위 제어 회로를 구비한 것을 특징으로 하는 반도체 메모리 소자.
  16. 제15항에 있어서, 상기 전위 제어 회로는 상기 판독 구동 라인을 동적으로 구동하여, 상기 메모리 셀 블럭이 활성화될 때 상기 판독 구동 라인의 전위가 상기 판독 모드에서 접지 전위로 세트되고, 그렇치 않을 경우 선정된 전위로 세트되는 것을 특징으로 하는 반도체 메모리 소자.
  17. 제12 내지 16항 중 어느 한 항에 있어서, 상기 기록 데이터 전달 회로는 상기 대응 쌍의 데이터 라인과 상기 디지트 라인 사이에 각각 제공되어, 상기 기록 선택 신호에 응답하여 턴 온되도록 동작하는 한 쌍의 제3 MOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  18. 제17항에 있어서, 상기 행 디코더 회로는 상기 두쌍의 데이터 라인을 상기 대응 쌍의 디지트 라인의 프리챠지 전위와 같은 전위로 프리챠지시키기 위한 데이터 라인 프리챠지 회로를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  19. 제17항에 있어서, 상기 기록 데이터 전달 회로는 상기 대응 쌍의 데이터 라인과 상기 디지트 라인 사이에 각각 제공되고 기록 제어 신호에 응답하여 턴 온되는 한 쌍의 제4 MOS 트랜지스터를 더 포함하며, 상기 행 디코더 회로는 상기 메모리 셀 블럭이 활성화될 때, 상기 판독 모드에서 상기 두쌍의 데이터 라인을 상기 차동 판독 데이터 신호의 높은 측에 대응하는 전위로 프리챠지시키기 위한 데이터 라인 프리챠지 회로를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  20. 제19항에 있어서, 상기 데이터 라인 프리차지 회로는 상기 판독 모드가 아닌 모드이거나 상기 메모리 셀 블럭이 활성화되지 않는 경우, 상기 두쌍의 데이터 라인의 전위를 접지 전위로 세트시키는 것을 특징으로 하는 반도체 메모리 소자.
  21. 반도체 메모리 소자에 있어서, 메모리 셀 용 정보가 전달되는 한 쌍의 데이터 라인; 상기 정보를 증폭하기 위한 센스 증폭기; 제어 단자에서 상기 센스 증폭기에 의해 증폭된 상기 정보를 수신하는 한 쌍의 제1 트랜지스터; 상기 한 쌍의 제1 트랜지스터와 상기 한 쌍의 데이터 라인의 제어 단자들 사이에 제공되는 한 쌍의 제2 트랜지스터로서, 상기 한 쌍의 제2 트랜지스터의 제어단자에 공급된 데이터 판독 열 선택 신호에 응답하여 상기 증폭된 정보를 상기 한 쌍의 데이터 라인으로 출력하기 위한 한 쌍의 제2 트랜지스터; 및 상기 한 쌍의 데이터 라인과 상기 센스 증폭기 사이에 제공된 한 쌍의 제3 트랜지스터로서, 상기 한 쌍의 제3 트랜지스터의 제어 단자에 공급되는 데이터 기록 열 선택 신호에 응답하여 상기 한 쌍의 데이터 라인 상의 상기 정보를 상기 센스 증폭기에 공급하기 위한 한 쌍의 제3 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
KR1019960059398A 1995-11-30 1996-11-29 감소 칩 영역을 가진 반도체 메모리 소자 KR100211482B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7338190A JP2817836B2 (ja) 1995-11-30 1995-11-30 半導体メモリ装置
JP95-338190 1995-11-30

Publications (2)

Publication Number Publication Date
KR970029841A KR970029841A (ko) 1997-06-26
KR100211482B1 true KR100211482B1 (ko) 1999-08-02

Family

ID=18315778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059398A KR100211482B1 (ko) 1995-11-30 1996-11-29 감소 칩 영역을 가진 반도체 메모리 소자

Country Status (3)

Country Link
US (1) US5724291A (ko)
JP (1) JP2817836B2 (ko)
KR (1) KR100211482B1 (ko)

Cited By (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847579B2 (en) 2001-09-10 2005-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US9437256B2 (en) 2013-09-19 2016-09-06 Micron Technology, Inc. Data shifting
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9466340B2 (en) 2013-07-26 2016-10-11 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US9472265B2 (en) 2013-03-04 2016-10-18 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9530475B2 (en) 2013-08-30 2016-12-27 Micron Technology, Inc. Independently addressable memory array address spaces
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
US9589607B2 (en) 2013-08-08 2017-03-07 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10199088B2 (en) 2016-03-10 2019-02-05 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10289542B2 (en) 2015-02-06 2019-05-14 Micron Technology, Inc. Apparatuses and methods for memory device as a store for block program instructions
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10365851B2 (en) 2015-03-12 2019-07-30 Micron Technology, Inc. Apparatuses and methods for data movement
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US10496286B2 (en) 2015-02-06 2019-12-03 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device structures
US10522212B2 (en) 2015-03-10 2019-12-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US10522199B2 (en) 2015-02-06 2019-12-31 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11397688B2 (en) 2018-10-10 2022-07-26 Micron Technology, Inc. Coherent memory access
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US12050536B2 (en) 2023-03-06 2024-07-30 Lodestar Licensing Group Llc Apparatuses and methods for compute enabled cache

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940315A (en) * 1998-09-01 1999-08-17 Micron Technology, Inc. Strapped wordline architecture for semiconductor memory
JP2001014852A (ja) * 1999-06-28 2001-01-19 Mitsubishi Electric Corp 半導体記憶装置
JP4439082B2 (ja) 2000-06-05 2010-03-24 株式会社ルネサステクノロジ 半導体記憶装置
KR100403612B1 (ko) * 2000-11-08 2003-11-01 삼성전자주식회사 비트라인 프리차아지 시간(ｔＲＰ)을 개선하는 메모리 셀어레이 구조를 갖는 반도체 메모리 장치 및 그 개선 방법
US6625066B1 (en) * 2002-03-18 2003-09-23 United Memories, Inc. Data path decoding technique for an embedded memory array
JP2004062966A (ja) * 2002-07-26 2004-02-26 Hitachi Ltd 半導体記憶装置
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
JPH03283179A (ja) * 1990-03-30 1991-12-13 Fujitsu Ltd 半導体記憶装置
JP3101298B2 (ja) * 1990-03-30 2000-10-23 株式会社東芝 半導体メモリ装置

Cited By (382)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847579B2 (en) 2001-09-10 2005-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device
KR100477040B1 (ko) * 2001-09-10 2005-03-18 가부시끼가이샤 도시바 반도체 기억 장치
US10153009B2 (en) 2013-03-04 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US11276439B2 (en) 2013-03-04 2022-03-15 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10796733B2 (en) 2013-03-04 2020-10-06 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US11727963B2 (en) 2013-03-04 2023-08-15 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9472265B2 (en) 2013-03-04 2016-10-18 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9959913B2 (en) 2013-03-04 2018-05-01 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9892766B2 (en) 2013-03-04 2018-02-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10431264B2 (en) 2013-03-04 2019-10-01 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10643673B2 (en) 2013-07-26 2020-05-05 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US9466340B2 (en) 2013-07-26 2016-10-11 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
KR101671154B1 (ko) * 2013-07-26 2016-10-31 마이크론 테크놀로지, 인크 감지 회로를 사용하여 비교 동작들을 수행하기 위한 장치들 및 방법들
US10056122B2 (en) 2013-07-26 2018-08-21 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US9799378B2 (en) 2013-07-26 2017-10-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US9589607B2 (en) 2013-08-08 2017-03-07 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10878863B2 (en) 2013-08-08 2020-12-29 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10186303B2 (en) 2013-08-08 2019-01-22 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US11495274B2 (en) 2013-08-08 2022-11-08 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9899068B2 (en) 2013-08-08 2018-02-20 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10535384B2 (en) 2013-08-08 2020-01-14 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9530475B2 (en) 2013-08-30 2016-12-27 Micron Technology, Inc. Independently addressable memory array address spaces
US9830955B2 (en) 2013-09-19 2017-11-28 Micron Technology, Inc. Data shifting
US9437256B2 (en) 2013-09-19 2016-09-06 Micron Technology, Inc. Data shifting
US10043556B2 (en) 2013-09-19 2018-08-07 Micron Technology, Inc. Data shifting
US9449675B2 (en) 2013-10-31 2016-09-20 Micron Technology, Inc. Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US10055196B2 (en) 2013-11-08 2018-08-21 Micron Technology, Inc. Division operations for memory
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US10579336B2 (en) 2013-11-08 2020-03-03 Micron Technology, Inc. Division operations for memory
US9934856B2 (en) 2014-03-31 2018-04-03 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US11393531B2 (en) 2014-03-31 2022-07-19 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US10726919B2 (en) 2014-03-31 2020-07-28 Micron Technology, Inc. Apparatuses and methods for comparing data patterns in memory
US11205497B2 (en) 2014-06-05 2021-12-21 Micron Technology, Inc. Comparison operations in memory
US10210911B2 (en) 2014-06-05 2019-02-19 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry in a memory device
US11967361B2 (en) 2014-06-05 2024-04-23 Micron Technology, Inc. Comparison operations in memory
US11238920B2 (en) 2014-06-05 2022-02-01 Micron Technology, Inc. Comparison operations in memory
US11355178B2 (en) 2014-06-05 2022-06-07 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US9830999B2 (en) 2014-06-05 2017-11-28 Micron Technology, Inc. Comparison operations in memory
US9449674B2 (en) 2014-06-05 2016-09-20 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10424350B2 (en) 2014-06-05 2019-09-24 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9779019B2 (en) 2014-06-05 2017-10-03 Micron Technology, Inc. Data storage layout
US10490257B2 (en) 2014-06-05 2019-11-26 Micron Technology, Inc. Comparison operations in memory
US10453499B2 (en) 2014-06-05 2019-10-22 Micron Technology, Inc. Apparatuses and methods for performing an in-place inversion using sensing circuitry
US10839892B2 (en) 2014-06-05 2020-11-17 Micron Technology, Inc. Comparison operations in memory
US9496023B2 (en) 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9704540B2 (en) 2014-06-05 2017-07-11 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US10074407B2 (en) 2014-06-05 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing invert operations using sensing circuitry
US10381065B2 (en) 2014-06-05 2019-08-13 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9910787B2 (en) 2014-06-05 2018-03-06 Micron Technology, Inc. Virtual address table
US10360147B2 (en) 2014-06-05 2019-07-23 Micron Technology, Inc. Data storage layout
US10522211B2 (en) 2014-06-05 2019-12-31 Micron Technology, Inc. Performing logical operations using sensing circuitry
US11120850B2 (en) 2014-06-05 2021-09-14 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10593418B2 (en) 2014-06-05 2020-03-17 Micron Technology, Inc. Comparison operations in memory
US9711207B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10090041B2 (en) 2014-06-05 2018-10-02 Micro Technology, Inc. Performing logical operations using sensing circuitry
US10249350B2 (en) 2014-06-05 2019-04-02 Micron Technology, Inc. Apparatuses and methods for parity determination using sensing circuitry
US9741427B2 (en) 2014-06-05 2017-08-22 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10304519B2 (en) 2014-06-05 2019-05-28 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US10290344B2 (en) 2014-06-05 2019-05-14 Micron Technology, Inc. Performing logical operations using sensing circuitry
US10734038B2 (en) 2014-06-05 2020-08-04 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9786335B2 (en) 2014-06-05 2017-10-10 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10255193B2 (en) 2014-06-05 2019-04-09 Micron Technology, Inc. Virtual address table
US10754787B2 (en) 2014-06-05 2020-08-25 Micron Technology, Inc. Virtual address table
US9455020B2 (en) 2014-06-05 2016-09-27 Micron Technology, Inc. Apparatuses and methods for performing an exclusive or operation using sensing circuitry
US10409555B2 (en) 2014-09-03 2019-09-10 Micron Technology, Inc. Multiplication operations in memory
US9940985B2 (en) 2014-09-03 2018-04-10 Micron Technology, Inc. Comparison operations in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US10032491B2 (en) 2014-09-03 2018-07-24 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns
US9940981B2 (en) 2014-09-03 2018-04-10 Micron Technology, Inc. Division operations in memory
US9747961B2 (en) 2014-09-03 2017-08-29 Micron Technology, Inc. Division operations in memory
US9904515B2 (en) 2014-09-03 2018-02-27 Micron Technology, Inc. Multiplication operations in memory
US10409554B2 (en) 2014-09-03 2019-09-10 Micron Technology, Inc. Multiplication operations in memory
US10861563B2 (en) 2014-09-03 2020-12-08 Micron Technology, Inc. Apparatuses and methods for determining population count
US9740607B2 (en) 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US10559360B2 (en) 2014-09-03 2020-02-11 Micron Technology, Inc. Apparatuses and methods for determining population count
US9847110B2 (en) 2014-09-03 2017-12-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector
US10713011B2 (en) 2014-09-03 2020-07-14 Micron Technology, Inc. Multiplication operations in memory
US9779789B2 (en) 2014-09-03 2017-10-03 Micron Technology, Inc. Comparison operations in memory
US10705798B2 (en) 2014-09-03 2020-07-07 Micron Technology, Inc. Multiplication operations in memory
US9589602B2 (en) 2014-09-03 2017-03-07 Micron Technology, Inc. Comparison operations in memory
US10157126B2 (en) 2014-09-03 2018-12-18 Micron Technology, Inc. Swap operations in memory
US10068652B2 (en) 2014-09-03 2018-09-04 Micron Technology, Inc. Apparatuses and methods for determining population count
US10540093B2 (en) 2014-10-03 2020-01-21 Micron Technology, Inc. Multidimensional contiguous memory allocation
US11768600B2 (en) 2014-10-03 2023-09-26 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10956043B2 (en) 2014-10-03 2021-03-23 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10261691B2 (en) 2014-10-03 2019-04-16 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US9836218B2 (en) 2014-10-03 2017-12-05 Micron Technology, Inc. Computing reduction and prefix sum operations in memory
US10163467B2 (en) 2014-10-16 2018-12-25 Micron Technology, Inc. Multiple endianness compatibility
US10593377B2 (en) 2014-10-16 2020-03-17 Micron Technology, Inc. Multiple endianness compatibility
US10984842B2 (en) 2014-10-16 2021-04-20 Micron Technology, Inc. Multiple endianness compatibility
US10685699B2 (en) 2014-10-24 2020-06-16 Micron Technology, Inc. Sort operation in memory
US11315626B2 (en) 2014-10-24 2022-04-26 Micron Technology, Inc. Sort operation in memory
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US10529387B2 (en) 2014-10-29 2020-01-07 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10074406B2 (en) 2014-10-29 2018-09-11 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9779784B2 (en) 2014-10-29 2017-10-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US10387055B2 (en) 2014-12-01 2019-08-20 Micron Technology, Inc. Multiple endianness compatibility
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10983706B2 (en) 2014-12-01 2021-04-20 Micron Technology, Inc. Multiple endianness compatibility
US10037786B2 (en) 2014-12-01 2018-07-31 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10460773B2 (en) 2014-12-01 2019-10-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US11334362B2 (en) 2015-01-07 2022-05-17 Micron Technology, Inc. Generating and executing a control flow
US10593376B2 (en) 2015-01-07 2020-03-17 Micron Technology, Inc. Longest element length determination in memory
US11726791B2 (en) 2015-01-07 2023-08-15 Micron Technology, Inc. Generating and executing a control flow
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US10984841B2 (en) 2015-01-07 2021-04-20 Micron Technology, Inc. Longest element length determination in memory
US10782980B2 (en) 2015-01-07 2020-09-22 Micron Technology, Inc. Generating and executing a control flow
US9583163B2 (en) 2015-02-03 2017-02-28 Micron Technology, Inc. Loop structure for operations in memory
US10176851B2 (en) 2015-02-03 2019-01-08 Micron Technology, Inc. Loop structure for operations in memory
US10942652B2 (en) 2015-02-06 2021-03-09 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device structures
US10496286B2 (en) 2015-02-06 2019-12-03 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device structures
US10522199B2 (en) 2015-02-06 2019-12-31 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US11681440B2 (en) 2015-02-06 2023-06-20 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device structures
US11263123B2 (en) 2015-02-06 2022-03-01 Micron Technology, Inc. Apparatuses and methods for memory device as a store for program instructions
US11482260B2 (en) 2015-02-06 2022-10-25 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US10817414B2 (en) 2015-02-06 2020-10-27 Micron Technology, Inc. Apparatuses and methods for memory device as a store for block program instructions
US10289542B2 (en) 2015-02-06 2019-05-14 Micron Technology, Inc. Apparatuses and methods for memory device as a store for block program instructions
US10964358B2 (en) 2015-02-06 2021-03-30 Micron Technology, Inc. Apparatuses and methods for scatter and gather
US10522212B2 (en) 2015-03-10 2019-12-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US11107520B2 (en) 2015-03-10 2021-08-31 Micron Technology, Inc. Apparatuses and methods for shift decisions
US9898253B2 (en) 2015-03-11 2018-02-20 Micron Technology, Inc. Division operations on variable length elements in memory
US9741399B2 (en) 2015-03-11 2017-08-22 Micron Technology, Inc. Data shift by elements of a vector in memory
US9928887B2 (en) 2015-03-11 2018-03-27 Micron Technology, Inc. Data shift by elements of a vector in memory
US10365851B2 (en) 2015-03-12 2019-07-30 Micron Technology, Inc. Apparatuses and methods for data movement
US11614877B2 (en) 2015-03-12 2023-03-28 Micron Technology, Inc. Apparatuses and methods for data movement
US10936235B2 (en) 2015-03-12 2021-03-02 Micron Technology, Inc. Apparatuses and methods for data movement
US11663005B2 (en) 2015-03-13 2023-05-30 Micron Technology, Inc. Vector population count determination via comparsion iterations in memory
US10146537B2 (en) 2015-03-13 2018-12-04 Micron Technology, Inc. Vector population count determination in memory
US10896042B2 (en) 2015-03-13 2021-01-19 Micron Technology, Inc. Vector population count determination via comparison iterations in memory
US10049054B2 (en) 2015-04-01 2018-08-14 Micron Technology, Inc. Virtual register file
US10963398B2 (en) 2015-04-01 2021-03-30 Micron Technology, Inc. Virtual register file
US11782688B2 (en) 2015-04-14 2023-10-10 Micron Technology, Inc. Target architecture determination
US11237808B2 (en) 2015-04-14 2022-02-01 Micron Technology, Inc. Target architecture determination
US10795653B2 (en) 2015-04-14 2020-10-06 Micron Technology, Inc. Target architecture determination
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10878884B2 (en) 2015-04-16 2020-12-29 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10418092B2 (en) 2015-04-16 2019-09-17 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10970218B2 (en) 2015-05-28 2021-04-06 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US10372612B2 (en) 2015-05-28 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US11599475B2 (en) 2015-05-28 2023-03-07 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9990966B2 (en) 2015-06-12 2018-06-05 Micron Technology, Inc. Simulating access lines
US10431263B2 (en) 2015-06-12 2019-10-01 Micron Technology, Inc. Simulating access lines
US11106389B2 (en) 2015-06-22 2021-08-31 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US10157019B2 (en) 2015-06-22 2018-12-18 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US10691620B2 (en) 2015-08-17 2020-06-23 Micron Technology, Inc. Encryption of executables in computational memory
US11625336B2 (en) 2015-08-17 2023-04-11 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US10236037B2 (en) 2015-12-21 2019-03-19 Micron Technology, Inc. Data transfer in sensing components
US11340983B2 (en) 2016-01-06 2022-05-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10152374B2 (en) 2016-01-06 2018-12-11 Micron Technology, Inc. Error code calculation on sensing circuitry
US9952925B2 (en) 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US11593200B2 (en) 2016-01-06 2023-02-28 Micron Technology, Inc. Error code calculation on sensing circuitry
US10423486B2 (en) 2016-01-06 2019-09-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10949299B2 (en) 2016-01-06 2021-03-16 Micron Technology, Inc. Error code calculation on sensing circuitry
US10915263B2 (en) 2016-02-10 2021-02-09 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US10324654B2 (en) 2016-02-10 2019-06-18 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US11513713B2 (en) 2016-02-10 2022-11-29 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US10026459B2 (en) 2016-02-12 2018-07-17 Micron Technology, Inc. Data gathering in memory
US11614878B2 (en) 2016-02-17 2023-03-28 Micron Technology, Inc. Apparatuses and methods for data movement
US11010085B2 (en) 2016-02-17 2021-05-18 Micron Technology, Inc. Apparatuses and methods for data movement
US10353618B2 (en) 2016-02-17 2019-07-16 Micron Technology, Inc. Apparatuses and methods for data movement
US12019895B2 (en) 2016-02-17 2024-06-25 Lodestar Licensing Group Llc Apparatuses and methods for data movement
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10783942B2 (en) 2016-02-19 2020-09-22 Micron Technology, Inc. Modified decode for corner turn
US10217499B2 (en) 2016-02-19 2019-02-26 Micron Technology, Inc. Modified decode for corner turn
US11816123B2 (en) 2016-02-19 2023-11-14 Micron Technology, Inc. Data transfer with a bit vector operation device
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9947376B2 (en) 2016-03-01 2018-04-17 Micron Technology, Inc. Vertical bit vector shift in memory
US11594274B2 (en) 2016-03-10 2023-02-28 Micron Technology, Inc. Processing in memory (PIM)capable memory device having timing circuity to control timing of operations
US10878883B2 (en) 2016-03-10 2020-12-29 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10199088B2 (en) 2016-03-10 2019-02-05 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10559347B2 (en) 2016-03-10 2020-02-11 Micron Technology, Inc. Processing in memory (PIM) capable memory device having timing circuitry to control timing of operations
US11915741B2 (en) 2016-03-10 2024-02-27 Lodestar Licensing Group Llc Apparatuses and methods for logic/memory devices
US10902906B2 (en) 2016-03-10 2021-01-26 Micron Technology, Inc. Apparatuses and methods for logic/memory devices
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US11314429B2 (en) 2016-03-16 2022-04-26 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10409557B2 (en) 2016-03-17 2019-09-10 Micron Technology, Inc. Signed division in memory
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10817360B2 (en) 2016-03-22 2020-10-27 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US11775296B2 (en) 2016-03-25 2023-10-03 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US11126557B2 (en) 2016-03-25 2021-09-21 Micron Technology, Inc. Apparatuses and methods for cache operations
US11693783B2 (en) 2016-03-25 2023-07-04 Micron Technology, Inc. Apparatuses and methods for cache operations
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10698734B2 (en) 2016-03-28 2020-06-30 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US11016811B2 (en) 2016-03-28 2021-05-25 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10482948B2 (en) 2016-03-28 2019-11-19 Micron Technology, Inc. Apparatuses and methods for data movement
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US11557326B2 (en) 2016-04-04 2023-01-17 Micron Techology, Inc. Memory power coordination
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
US11437079B2 (en) 2016-04-07 2022-09-06 Micron Technology, Inc. Span mask generation
US10134453B2 (en) 2016-04-19 2018-11-20 Micron Technology, Inc. Invert operations using sensing circuitry
US10643674B2 (en) 2016-04-19 2020-05-05 Micron Technology, Inc. Invert operations using sensing circuitry
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9990967B2 (en) 2016-04-20 2018-06-05 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10699756B2 (en) 2016-04-20 2020-06-30 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10540144B2 (en) 2016-05-11 2020-01-21 Micron Technology, Inc. Signed division in memory
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US9899064B2 (en) 2016-05-18 2018-02-20 Micron Technology, Inc. Apparatuses and methods for shifting data
US10311922B2 (en) 2016-06-03 2019-06-04 Micron Technology, Inc. Shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10658017B2 (en) 2016-06-03 2020-05-19 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US11755206B2 (en) 2016-06-22 2023-09-12 Micron Technology, Inc. Bank to bank data transfer
US10929023B2 (en) 2016-06-22 2021-02-23 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10388334B2 (en) 2016-07-08 2019-08-20 Micron Technology, Inc. Scan chain operation in sensing circuitry
US10699772B2 (en) 2016-07-19 2020-06-30 Micron Technology, Inc. Utilization of instructions stored in an edge section of an array of memory cells
US11468944B2 (en) 2016-07-19 2022-10-11 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US11513945B2 (en) 2016-07-20 2022-11-29 Micron Technology, Inc. Apparatuses and methods for transferring data using a cache
US10929283B2 (en) 2016-07-20 2021-02-23 Micron Technology, Inc. Apparatuses and methods for transferring data
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9966116B2 (en) 2016-07-21 2018-05-08 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10242722B2 (en) 2016-07-21 2019-03-26 Micron Technology, Inc. Shifting data in sensing circuitry
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US10789996B2 (en) 2016-07-21 2020-09-29 Micron Technology, Inc. Shifting data in sensing circuitry
US10839870B2 (en) 2016-07-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10360949B2 (en) 2016-07-21 2019-07-23 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10725952B2 (en) 2016-07-26 2020-07-28 Micron Technology, Inc. Accessing status information
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US11282563B2 (en) 2016-07-28 2022-03-22 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US11664064B2 (en) 2016-07-28 2023-05-30 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US10387121B2 (en) 2016-08-03 2019-08-20 Micron Technology, Inc. Apparatuses and methods for random number generation
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US10152304B2 (en) 2016-08-03 2018-12-11 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US11526355B2 (en) 2016-08-15 2022-12-13 Micron Technology, Inc. Smallest or largest value element determination
US11842191B2 (en) 2016-08-24 2023-12-12 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US11061671B2 (en) 2016-08-24 2021-07-13 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US11055026B2 (en) 2016-09-15 2021-07-06 Micron Technology, Inc. Updating a register in memory
US11625194B2 (en) 2016-09-15 2023-04-11 Micron Technology, Inc. Updating a register in memory
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10725680B2 (en) 2016-09-29 2020-07-28 Micron Technology, Inc. Apparatuses and methods to change data category values
US10976943B2 (en) 2016-09-29 2021-04-13 Micron Technology, Inc. Apparatuses and methods to change data category values
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US11422720B2 (en) 2016-09-29 2022-08-23 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10242721B2 (en) 2016-10-06 2019-03-26 Micron Technology, Inc. Shifting data in sensing circuitry
US10600473B2 (en) 2016-10-13 2020-03-24 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US10971214B2 (en) 2016-10-13 2021-04-06 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US10388333B2 (en) 2016-10-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10854247B2 (en) 2016-10-20 2020-12-01 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US11238914B2 (en) 2016-11-08 2022-02-01 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10854269B2 (en) 2016-11-08 2020-12-01 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US11048428B2 (en) 2016-11-11 2021-06-29 Micron Technology, Inc. Apparatuses and methods for memory alignment
US11693576B2 (en) 2016-11-11 2023-07-04 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US9940990B1 (en) 2016-11-22 2018-04-10 Micron Technology, Inc. Data shift apparatuses and methods
US11182304B2 (en) 2017-02-21 2021-11-23 Micron Technology, Inc. Memory array page table walk
US11663137B2 (en) 2017-02-21 2023-05-30 Micron Technology, Inc. Memory array page table walk
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US11011220B2 (en) 2017-02-22 2021-05-18 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10915249B2 (en) 2017-02-22 2021-02-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US11682449B2 (en) 2017-02-22 2023-06-20 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10540097B2 (en) 2017-02-22 2020-01-21 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US11474965B2 (en) 2017-03-21 2022-10-18 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10452578B2 (en) 2017-03-22 2019-10-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11550742B2 (en) 2017-03-22 2023-01-10 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10817442B2 (en) 2017-03-22 2020-10-27 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11048652B2 (en) 2017-03-22 2021-06-29 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11769053B2 (en) 2017-03-22 2023-09-26 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US11410717B2 (en) 2017-03-27 2022-08-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10878885B2 (en) 2017-03-27 2020-12-29 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10446221B2 (en) 2017-03-27 2019-10-15 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10622034B2 (en) 2017-04-17 2020-04-14 Micron Technology, Inc. Element value comparison in memory
US10147467B2 (en) 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10147468B2 (en) 2017-04-24 2018-12-04 Micron Technology, Inc. Accessing data in memory
US10304502B2 (en) 2017-04-24 2019-05-28 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US11494296B2 (en) 2017-04-25 2022-11-08 Micron Technology, Inc. Memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10796736B2 (en) 2017-05-15 2020-10-06 Micron Technology, Inc. Bank to bank data transfer
US11514957B2 (en) 2017-05-15 2022-11-29 Micron Technology, Inc. Bank to bank data transfer
US10418123B2 (en) 2017-05-19 2019-09-17 Micron Technology, Inc. Column repair in memory
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10496310B2 (en) 2017-06-01 2019-12-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10776037B2 (en) 2017-06-07 2020-09-15 Micron Technology, Inc. Data replication
US10510381B2 (en) 2017-06-07 2019-12-17 Micron Technology, Inc. Data transfer between subarrays in memory
US11526293B2 (en) 2017-06-07 2022-12-13 Micron Technology, Inc. Data replication
US10878856B2 (en) 2017-06-07 2020-12-29 Micron Technology, Inc. Data transfer between subarrays in memory
US11372550B2 (en) 2017-06-19 2022-06-28 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US11693561B2 (en) 2017-06-19 2023-07-04 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10795582B2 (en) 2017-06-19 2020-10-06 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10712389B2 (en) 2017-08-09 2020-07-14 Micron Technology, Inc. Scan chain operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US11182085B2 (en) 2017-08-30 2021-11-23 Micron Technology, Inc. Memory array accessibility
US11886715B2 (en) 2017-08-30 2024-01-30 Lodestar Licensing Group Llc Memory array accessibility
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US11675538B2 (en) 2017-08-31 2023-06-13 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US11163495B2 (en) 2017-08-31 2021-11-02 Micron Technology, Inc. Processing in memory
US11016706B2 (en) 2017-08-31 2021-05-25 Micron Technology, Inc. Apparatuses for in-memory operations
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US11894045B2 (en) 2017-08-31 2024-02-06 Lodestar Licensing Group, Llc Processing in memory implementing VLIW controller
US10628085B2 (en) 2017-08-31 2020-04-21 Micron Technology, Inc. Processing in memory
US11276457B2 (en) 2017-08-31 2022-03-15 Micron Technology, Inc. Processing in memory
US11586389B2 (en) 2017-08-31 2023-02-21 Micron Technology, Inc. Processing in memory
US10831682B2 (en) 2017-10-24 2020-11-10 Micron Technology, Inc. Command selection policy
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
US11288214B2 (en) 2017-10-24 2022-03-29 Micron Technology, Inc. Command selection policy
US10867662B2 (en) 2017-12-14 2020-12-15 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10741241B2 (en) 2017-12-14 2020-08-11 Micron Technology, Inc. Apparatuses and methods for subarray addressing in a memory device
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10839890B2 (en) 2017-12-19 2020-11-17 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10438653B2 (en) 2017-12-19 2019-10-08 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US11404109B2 (en) 2018-01-30 2022-08-02 Micron Technology, Inc. Logical operations using memory cells
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US10908876B2 (en) 2018-01-31 2021-02-02 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10725736B2 (en) 2018-01-31 2020-07-28 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
US11593027B2 (en) 2018-04-12 2023-02-28 Micron Technology, Inc. Command selection policy with read priority
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10877694B2 (en) 2018-04-12 2020-12-29 Micron Technology, Inc. Command selection policy with read priority
US11991488B2 (en) 2018-06-07 2024-05-21 Lodestar Licensing Group Llc Apparatus and method for image signal processing
US11445157B2 (en) 2018-06-07 2022-09-13 Micron Technology, Inc. Image processor formed in an array of memory cells
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10897605B2 (en) 2018-06-07 2021-01-19 Micron Technology, Inc. Image processor formed in an array of memory cells
US11556339B2 (en) 2018-10-10 2023-01-17 Micron Technology, Inc. Vector registers implemented in memory
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US11397688B2 (en) 2018-10-10 2022-07-26 Micron Technology, Inc. Coherent memory access
US11620228B2 (en) 2018-10-10 2023-04-04 Micron Technology, Inc. Coherent memory access
US11050425B2 (en) 2018-10-16 2021-06-29 Micron Technology, Inc. Memory device processing
US10581434B1 (en) 2018-10-16 2020-03-03 Micron Technology, Inc. Memory device processing
US11728813B2 (en) 2018-10-16 2023-08-15 Micron Technology, Inc. Memory device processing
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11709673B2 (en) 2019-08-14 2023-07-25 Micron Technology, Inc. Bit string operations in memory
US11714640B2 (en) 2019-08-14 2023-08-01 Micron Technology, Inc. Bit string operations in memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11928177B2 (en) 2019-11-20 2024-03-12 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11727964B2 (en) 2020-07-21 2023-08-15 Micron Technology, Inc. Arithmetic operations in memory
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory
US12050536B2 (en) 2023-03-06 2024-07-30 Lodestar Licensing Group Llc Apparatuses and methods for compute enabled cache

Also Published As

Publication number Publication date
KR970029841A (ko) 1997-06-26
JP2817836B2 (ja) 1998-10-30
JPH09161483A (ja) 1997-06-20
US5724291A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
KR100211482B1 (ko) 감소 칩 영역을 가진 반도체 메모리 소자
USRE37176E1 (en) Semiconductor memory
JP4424770B2 (ja) 半導体記憶装置
US7619935B2 (en) Memory device with separate read and write gate voltage controls
CN102222525B (zh) 半导体存储器
JP2611504B2 (ja) 半導体メモリ
KR100621554B1 (ko) 반도체 메모리 장치
KR100452322B1 (ko) 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로
US6480437B2 (en) Semiconductor memory device permitting improved integration density and reduced accessing time
US5220527A (en) Dynamic type semiconductor memory device
KR950001289B1 (ko) 반도체기억장치
JPH11219589A (ja) スタティック型半導体記憶装置
US6870788B2 (en) Semiconductor memory having a plurality of word lines shared by adjacent local block
KR20000058001A (ko) 메인 비트 라인과 서브 비트 라인을 갖는 반도체 기억 장치
US5323345A (en) Semiconductor memory device having read/write circuitry
JP2001110181A (ja) 半導体記憶装置
KR910008100B1 (ko) 반도체기억장치
US5715209A (en) Integrated circuit memory devices including a dual transistor column selection switch and related methods
US5802004A (en) Clocked sense amplifier with wordline tracking
KR930001652B1 (ko) 반도체 기억장치
JP2980368B2 (ja) ダイナミック型半導体記憶装置
JPH10154393A (ja) スタティック型半導体記憶装置
KR100769492B1 (ko) 반도체 집적 회로
JP2001143470A (ja) 半導体記憶装置
JP2786420B2 (ja) データリード／ライト方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030424

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee