KR100206508B1 - Power supply circuit for driving semiconductor device - Google Patents
Power supply circuit for driving semiconductor device Download PDFInfo
- Publication number
- KR100206508B1 KR100206508B1 KR1019960035523A KR19960035523A KR100206508B1 KR 100206508 B1 KR100206508 B1 KR 100206508B1 KR 1019960035523 A KR1019960035523 A KR 1019960035523A KR 19960035523 A KR19960035523 A KR 19960035523A KR 100206508 B1 KR100206508 B1 KR 100206508B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- power supply
- semiconductor
- voltage
- supply circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Pulse Circuits (AREA)
Abstract
제1반도체 회로부와 제2반도체 회로부가 IC로서 일체적으로 형성되어 있는 1개의 IC칩으로서, 또한 상기 제1반도체 회로부는, 전파하는 신호에 고정밀도의 지연시간을 부여하기 위한 IC로부터 구성된 지연회로를 가지고, 이 지연회로의 지연시간이, 상기 제2반도체 회로부의 소비전력의 변화에 의해 변화함과 동시에 상기 제1반도체 회로부에 공급되는 전원전압의 변동에 의해 변화한다. 1개의 IC칩을 구동하는 IC구동용 전원회로에서, 상기 제1반도체 회로부에 동작전압을 공급하는 제1전원회로와, 상기 제2반도체 회로부에 동작전압을 공급함과 함께, 상기 제1전원회로의 출력전압을 변화시키는 제2전원회로를 설치하여, 상기 제2전원회로에 의해서, 온도에 기인하는 상기 제1반도체 회로부의 지연회로의 지연시간의 변동을 취소하도록, 상기 제2반도체 회로부의 소비전력의 변화에 응해서, 상기 제1전원회로의 출력전압을 제어한다.Wherein the first semiconductor circuit portion is a single IC chip in which the first semiconductor circuit portion and the second semiconductor circuit portion are integrally formed as an IC and the first semiconductor circuit portion is a delay circuit composed of an IC for giving a highly accurate delay time to a propagating signal And the delay time of the delay circuit varies depending on a change in the power supply voltage supplied to the first semiconductor circuit portion and a change in the power consumption of the second semiconductor circuit portion. A first power supply circuit for supplying an operating voltage to the first semiconductor circuit portion in an IC driving power supply circuit for driving one IC chip and a second power supply circuit for supplying an operating voltage to the second semiconductor circuit portion, And a second power supply circuit for changing the output voltage of the first semiconductor circuit part is provided so that the second power supply circuit can cancel the fluctuation of the delay time of the delay circuit of the first semiconductor circuit part caused by the temperature, The output voltage of the first power supply circuit is controlled.
Description
제1도는 1개의 IC 칩상의 IC의 레이 아웃의 일례를 설명하기 위한 개략평면도이다.1 is a schematic plan view for explaining an example of layout of ICs on one IC chip.
제2도는 제1도에 나타나는 IC의 제1반도체 회로부에 포함되는 지연회로의 지연시간 (t1)과 제2반도체 회로부의 소비전력(P2)과의 관계를 나타내는 특성도이다.FIG. 2 is a characteristic diagram showing the relationship between the delay time (t 1 ) of the delay circuit included in the first semiconductor circuit portion of the IC shown in FIG. 1 and the power consumption (P 2 ) of the second semiconductor circuit portion.
제3도는 제1도에 나타내는 IC의 제1반도체 회로부에 포함되는 지연회로의 지여시간 (t1)과 전원전압(E1)과의 관계를 나타내는 특성도이다.3 is a characteristic graph showing the relationship between the jiyeo time (t 1) of the delay circuit included in the first semiconductor circuit portion of the IC shown in FIG. 1 and the power supply voltage (E 1) also turns.
제4도는 본 발명에 의한 IC 구동용 전원회로의 제1의 실시예를 개시하는 블럭도이다.FIG. 4 is a block diagram showing a first embodiment of the power supply circuit for driving IC according to the present invention.
제5도는 본 발명에 의한 IC 구동용 전원회로의 제2의 실시예를 개시하는 블럭도이다.FIG. 5 is a block diagram showing a second embodiment of the power supply circuit for driving IC according to the present invention.
제6도는 제5도에 나타내는 제2의 실시예의 1구체예를 개시하는 회로접속도이다.FIG. 6 is a circuit connection diagram showing one embodiment of the second embodiment shown in FIG. 5; FIG.
제7도는 제4도 및 제5도에 나타내는 실시예의 제1전원회로 5의 출력전압(E1)과 제2반도체 회로부(2)의 소비전력(P2)과의 관계를 나타내는 특성도이다.7 is a characteristic diagram showing the relationship between the output voltage E 1 of the first power supply circuit 5 of the embodiment shown in FIGS. 4 and 5 and the power consumption (P 2 ) of the second semiconductor circuit portion 2. FIG.
제8도는 본 발명에 의한 IC 구동용 전원회로의 제3의 실시예를 개시하는 블럭도이다.FIG. 8 is a block diagram showing a third embodiment of the power supply circuit for driving IC according to the present invention; FIG.
제9도는 본 발명에 의한 IC 구동용 전원회로의 제4의 실시예를 개시하는 블럭도이다.FIG. 9 is a block diagram showing a fourth embodiment of the power supply circuit for driving IC according to the present invention. FIG.
[기술분야][TECHNICAL FIELD]
본 발명은, 반도체 집적회로에 소정의 동작전압(전류)를 공급하여 이 반도체 집적회로를 동작상태에 구동하는 반도체 집적회로 구동용 전원회로에 관한 것으로, 특히 온도변화 든지 전원전압의 변동등에 의해 반도체 집적회로의 지연회로부에서의 지연시간이 변동하는 것을 극력 방지할 수가 있는 반도체 집적회로용 전원회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for driving a semiconductor integrated circuit that supplies a predetermined operating voltage (current) to a semiconductor integrated circuit to operate the semiconductor integrated circuit, To a power supply circuit for a semiconductor integrated circuit capable of preventing a delay time in a delay circuit portion of an integrated circuit from fluctuating as much as possible.
[배경기술]BACKGROUND ART [0002]
예컨대 반도체 메모리같은 반도체 집적회로(이하,IC라고 한다)를 시험하기위한 IC시험 장치(일반적으로 IC테스터라고 불리는)에 있어서는, 시험을 받는 IC(피시험IC)에 부여하는 소정 패턴의 테스트 신호든지, 여러가지의 제어신호등을 발생시키기 위해서 각종의 타이밍신호를 필요로 한다. 이것 때문에 IC 시험장치에는 각종의 타이밍신호를 발생시키기 위한 타이밍신호 발생회로가 사용되어 있고, 이 타이밍신호 발생회로는, 일반적으로, 논리케이트소자로 이루어지는 지연소자를 다수개 세로로 접속하여, 이 세로로 접속된 지연소자의 각 단사이 혹은 각 출력측에서 원하는 지연시간을 가지는 타이밍신호를 얻도록 구성한 지연회로를 구비하고 있다.For example, in an IC testing apparatus (generally called an IC tester) for testing a semiconductor integrated circuit (hereinafter referred to as IC) such as a semiconductor memory, a test signal of a predetermined pattern given to an IC , Various timing signals are required to generate various control signals. For this reason, a timing signal generating circuit for generating various timing signals is used in the IC testing apparatus. In general, the timing signal generating circuit is constituted by connecting a plurality of delay elements made up of logic gate elements vertically, And a delay circuit configured to obtain a timing signal having a desired delay time between each of the stages or each output side of the delay devices connected to each other.
종래, 이러한 세로로 접속된 다수개의 논리게이트소자로부터 구성된 지연회로는 TTL(Transistor transistor Logic) 또는 ECL(Emitter-coupled Logic)에 의해서 구성되어 있었다. TTL이든지 ECL을 사용한 지연회로는 온도변화든지 전압의 변동에 의해서 신호의 전파지연시간이 거의 영향을 받지 않기 때문에, 이 종류의 지연회로에서는 온도 변화든지 전압의 변동은 너무 문제삼아지지 않았다.Conventionally, a delay circuit composed of a plurality of vertically connected logic gate elements is constituted by a transistor transistor logic (TTL) or an emitter-coupled logic (ECL). In the delay circuit using TTL or ECL, the fluctuation of voltage is not so much a problem in this type of delay circuit because the propagation delay time of the signal is hardly influenced by fluctuation of voltage in temperature variation.
근년, 지연회로에서의 소비전력을 극력 적게 하고, 또한, 직접회로의 직접도를 한층더 높이기 위해서 MOS 구조의 IC(MOS.IC)에 의해 구성된 지연회로가 IC시험장치의 타이밍신호 발생회로에 사용하고 있다. 예컨대, 세로로 접속된 다수개의 논리게이트소자를 CMOS(상보형MOS)구조의 IC로서 형성하여, 세로로 접속된 다수개의 CMOS디바이스의 각 단사이 혹은 각 출력측에서 지연시간이 다른 신호를 꺼낼 수 있도록한 지연회로는 종래부터 알려지고 있다(예컨대, 본출원인의 특원평 6-143950호「타이밍신호발생회로」를 참조.).In recent years, in order to reduce the power consumption in the delay circuit as much as possible and to further increase the directivity of the integrated circuit, a delay circuit constituted by an IC (MOS.IC) of a MOS structure is used for a timing signal generating circuit of the IC testing apparatus . For example, a plurality of vertically connected logic gate devices may be formed as an IC of a CMOS (complementary MOS) structure so that signals having different delay times can be extracted between the respective stages of the plurality of vertically connected CMOS devices, One delay circuit has been known in the past (see, for example, Japanese Patent Application No. 6-143950 entitled " Timing Signal Generation Circuit "
그렇지만, MOS.IC에 의해서 성된 지연회로는 온도변화든지 전압의 변동에 의해서 전파하는 신호에 부여하는 지연시간이 비교적 크게 변동하는 난점이 있어, 이것 때문에 정밀도가 높은 타이밍신호를 발생할 수가 없더, 타이밍신호를 고정밀도로 발생할 수가 있지 않으면 피시험 IC를 고정밀도로 시험할 수가 없다. 따라서, MOS.IC에 의해서 구성된 지연회로의 지연시간이 온도변화든지 전압의 변동에 의해서 영향을 받지 않도록 하기 위한 방법이든지 장치가 종래부터 수없이 많이 제안되어 있다.However, in the delay circuit formed by MOS.IC, there is a difficulty that the delay time given to the signal propagated by the fluctuation of the voltage at any temperature fluctuates relatively greatly, and as a result, the timing signal with high precision can not be generated, It is impossible to test the IC under test with high accuracy. Therefore, there have been many proposals for a device for preventing the delay time of the delay circuit constituted by MOS.IC from being influenced by the fluctuation of the voltage at any temperature change.
일반적으로, 상술한 MOS.IC에 의해서 구성된 지연회로를 가지는 타이밍신호 발생회로는 IC시험장치의 다른 회로와 함께 1개의 IC 칩으로서 형성되는 것이 종종 있다. 제1도는 이러한 IC 칩상의 IC의 레이 아우트의 일례를 나타내는 것으로, 타이밍신호 발생회로를 포함하는 IC 시험장치의 제1반도체 회로부(1)와, 그 밖의 논리회로등을 포함하는 IC 시험장치의 제2반도체 회로부(2)가 1개의 IC 칩상에 분리된 상태로 형성되어 있다. 타이밍신호 발생회로는 전파하는 신호에 고정밀도의 지연시간을 부여하기 위한 CMOS.IC에 의해서 구성된 지연회로를 가진다. 이들 제1및 제2반도체 회로부(1) 및(2)에는 도시하지 않은 공통의 1개의 전원회로에서 소정의 동작전압이 각각 공급된다. 이와 같이 구성된 IC 칩(3)에 있어서는, 제2반도체 회로부(2)의 동작율이 변화하여, 그 소비전력이 변화(증가 또는 감소)하여, 이 제2반도체 회로부(2)에 있어서의 발열량이 변화하여, 그 온도가 변화한다. 제2반도체 회로부(2)의 온도가 변화하면, 동일 칩상의 제1반도체 회로부(1)의 온도도 변화하고, 따라서 이 제1반도체 회로부(1)에 포함되는 지연회로의 CMOS.IC가 온도변화의 영향을 받아, 전파하는 신호에 부여하는 지연 시간이 비교적 크게 변동한다. 따라서, 고정밀도의 지연시간을 부여할 수 없게 된다. 제2도는 제2반도체 회로부(2)의 소비전력(P2)의 변화, 따라서 그 온도(T1)의 변화에 의해 제1반도체 회로부(1)의 지연회로의 지연시간(t1)이 변동하는 상태를 나타내는 그래프이다. 이 그래프로부터, 제2반도체 회로부(2)의 소비전력(P2)(따라서,온도(T1)가 증가함에 따라서 반도체 회로부(1)의 CMOS.IC에 의해서 구성된 지연회로의 지연시간(t1)이 증대하는 것을 안다.Generally, the timing signal generating circuit having the delay circuit constituted by the above-described MOS IC is often formed as one IC chip together with other circuits of the IC testing apparatus. 1 shows an example of a layout of an IC on such an IC chip. The IC chip 1 includes a first semiconductor circuit portion 1 of an IC testing device including a timing signal generating circuit, and an IC testing device 2 semiconductor circuit portions 2 are formed on one IC chip in a separated state. The timing signal generating circuit has a delay circuit configured by a CMOS.IC for giving a highly accurate delay time to a propagating signal. Each of the first and second semiconductor circuit portions 1 and 2 is supplied with a predetermined operating voltage from a single common power supply circuit (not shown). In the IC chip 3 structured as described above, the operating rate of the second semiconductor circuit portion 2 is changed, and the power consumption thereof is changed (increased or decreased), so that the amount of heat generated in the second semiconductor circuit portion 2 And the temperature thereof changes. When the temperature of the second semiconductor circuit portion 2 changes, the temperature of the first semiconductor circuit portion 1 on the same chip also changes. Therefore, the CMOS IC of the delay circuit included in the first semiconductor circuit portion 1 changes in temperature The delay time given to the propagating signal fluctuates relatively largely. Therefore, a high-precision delay time can not be given. 2 shows a variation in the delay time t 1 of the delay circuit of the first semiconductor circuit part 1 due to a change in the power consumption P 2 of the second semiconductor circuit part 2 and thus a change in the temperature T 1 As shown in FIG. From this graph, a second power consumption of the semiconductor circuit (2) (P 2) (Accordingly, the temperature (T 1) is increased according as the delay time of the delay circuit is configured by a semiconductor circuit CMOS.IC (1) (t 1 ) Is growing.
그 위, 제1반도체 회로부(1)는 전원회로에서 공급되는 동작전압이 변동하더라도 그 지연회로의 지연시간(t1)이 변동한다. 제3도는 전원전압(E1)의 변동에 의해 제1반도체 회로부(1)의 지연회로의 지연시간(t1)이 변동하는 상태를 나타내는 그래프이다. 이 그래프로부터, 전원전압(E1)이 높게 됨에 따라서 CMOS.IC에 의해서 구성된 지연회로의 지연시간(t1)이 감소하는 것을 안다.In the meantime, even if the operating voltage supplied from the power supply circuit varies in the first semiconductor circuit portion 1, the delay time t 1 of the delay circuit fluctuates. 3 is a graph showing a state in which the delay time t 1 of the delay circuit of the first semiconductor circuit portion 1 fluctuates due to the variation of the power source voltage E 1 . From this graph, it is found that the delay time t 1 of the delay circuit constituted by the CMOS IC decreases as the power source voltage E 1 becomes higher.
이러한 IC를 구동하는 종래의 전원회로는, 공통의 1개의 전원회로에서 제1및 제2반도체 회로부(1)및(2)에 각각 동작전압을 공급하거나, 또는 2개의 전원회로를 설치하여 이들 전원회로에서 제1및 제2반도체 회로부(1)및(2)에 따로따로 동작전압을 공급하도록 구성되어 있었다. 어느쪽의 경우에도, 제1반도체 회로부(1)의 지연회로의 지연시간(t1)이 온도변화에 의해서 변동하는 것을 전원회로에 의해서 방지하려고 말하고 생각하지 않았다. 이것 때문에 제1반도체 회로부(1)의 지연회로의 지연시간이 온도 및 전원 전압의 변동에 의해서 비교적 크게 영향을 받아, 전파하는 신호에 고정밀도의 지연시간을 부여할 수 없었다.A conventional power supply circuit for driving such an IC is configured such that an operating voltage is supplied to each of the first and second semiconductor circuit portions 1 and 2 in one common power supply circuit or two power supply circuits are provided, So that the operating voltage is separately supplied to the first and second semiconductor circuit portions 1 and 2 in the circuit. In either case, the first delay time (t 1) of the delay circuit of the semiconductor circuit (1) did not think to say try to avoid by the power supply circuit to change by a temperature change. Because of this, the delay time of the delay circuit of the first semiconductor circuit portion 1 is relatively influenced by the temperature and the power supply voltage variation, and a highly accurate delay time can not be given to the propagating signal.
[발명의 개요]SUMMARY OF THE INVENTION [
본 발명의 목적은, IC에 의해서 구성된 지연회로의 지연시간이 온도변화에 의해서 영향을 받는 것을 극력 방지할 수가 있는 IC 구동용 전원회로를 제공하는 것이다. 본 발명에 의하면, 제1반도체 회로부와 제2반도체 회로부가 IC로서 일체적으로 형성된 1개의 IC 칩으로서, 또한 상기 제1반도체 회로부는, 전파하는 신호에 고정밀도의 지연시간을 부여하기 위한 IC로부터 구성된 지연회로를 가지고, 이 지연회로의 지연시간이, 상기 제2반도체 회로부의 소비전력의 변화에 의해 변화함과 동시에 상기 제1반도체 회로부에 공급되는 전원전압의 변동에 의해 변화한다. 1개의 IC 칩를 구동하는 IC 구동용 전원회로에서, 상기 제1반도체 회로부에 동작전압을 공급하는 제1전원회로와 상기 제2반도체 회로부에 동작전압을 공급함과 함께, 상기 제1전원회로의 출력전압을 변화시키는 제2전원회로를 구비하여, 상기 제2전원회로에 의해서, 온도에 기인하는 상기 제1반도체 회로부의 지연회로의 지연시간의 변동을 취소하도록, 상기 제2반도체 회로부의 소비전력의 변화에 응해서, 상기 제1전원회로의 출력전압을 제어하는 IC 구동용 전원회로가 제공된다.It is an object of the present invention to provide an IC driving power circuit capable of preventing a delay time of a delay circuit constituted by an IC from being affected by a temperature change as much as possible. According to the present invention, there is provided an IC chip in which a first semiconductor circuit portion and a second semiconductor circuit portion are integrally formed as an IC, and the first semiconductor circuit portion is provided with an IC for imparting a high- And the delay time of the delay circuit is changed by the variation of the power supply voltage supplied to the first semiconductor circuit portion while the delay time of the delay circuit is changed by the power consumption of the second semiconductor circuit portion. A first power supply circuit for supplying an operating voltage to said first semiconductor circuit part and an operating voltage for said second semiconductor circuit part in an IC driving power supply circuit for driving one IC chip, And a second power supply circuit for changing the delay time of the delay circuit of the first semiconductor circuit part caused by the temperature by the second power supply circuit so as to cancel the variation of the power consumption of the second semiconductor circuit part The power supply circuit for IC driving that controls the output voltage of the first power supply circuit is provided.
본 발명의 제1의 면에서는, 상기 제2전원회로는 시정수 회로를 가지어, 이 시정수회로에, 상기 제2반도체 회로부의 소비전력이 변화한 시점에서 상기 제1반도체 회로부의 온도가 변화할때 까지 시간지연에 대응하는 상기 제1반도체 회로부의 온도 시정수와 거의 같은 시정수를 갖게 하여, 이 시정수만 늦춰 상기 제2전원회로는 상기 제1전원 회로의 출력전압을 제어한다.In the first aspect of the present invention, the second power supply circuit has a time constant circuit, and the time constant of the first semiconductor circuit portion changes when the power consumption of the second semiconductor circuit portion changes The second power supply circuit controls the output voltage of the first power supply circuit by delaying the time constant by approximately the same time constant as the temperature time constant of the first semiconductor circuit portion corresponding to the time delay.
본 발명의 제2의 면에서는, 상기 제1전원회로는 시정수회로를 가지어, 이 시정수회로에, 상기 제2반도체 회로부의 소비전력이 변화한 시점에서 상기 제1반도체 회로부의 온도가 변화할때까지 시간지연에 대응하는 상기 제1반도체 회로부의 온도 시정수에 거의 같은 시정수를 갖게 하여, 상기 제1전원회로는, 상기 제2전원회로에서 전원전압이 공급된 때에, 상기 시정수만 늦춰 그 출력전압을 변화시킨다.In the second aspect of the present invention, the first power supply circuit has a time constant circuit, and the time constant of the first semiconductor circuit portion changes when the power consumption of the second semiconductor circuit portion changes The first power source circuit is delayed only by the time constant when the power source voltage is supplied from the second power source circuit so that the time constant of the first semiconductor circuit portion corresponding to the time delay is substantially equal to the time constant of the first semiconductor circuit portion, And changes its output voltage.
본 발명의 제3의 면에서는, 상기 IC 칩의 온도를 검출하는 센서를 설치하여, 이 센서의 출력에 의해서 상기 제1전원회로의 출력전압을 제어한다.In a third aspect of the present invention, a sensor for detecting the temperature of the IC chip is provided, and the output voltage of the first power supply circuit is controlled by the output of the sensor.
본 발명의 제4의 면에서는, 상기 제2전원회로는, 컬렉터가 직류전원에 접속되어, 이미터가 전류/전압변환기를 통해 상기 제2반도체 회로부에 전원전압을 공급하기 위한 출력단자에 접속되어 있는 트랜지스터를 포함하는 트랜지스터회로와, 상기 제2전원회로의 출력단자로부터 출력되는 전원전압과 기준전압과의 차이 값을 증폭하여, 그 증폭한 출력 전압을 상기 트랜지스터의 기초로 부여하여, 상기 제2전원회로의 출력단자로부터의 전원전압이 상기 기준전압에 거의 같이 되도록 제어하는 차동증폭회로를 포함하고, 상기전류/전압변환기로 변환된 전압을 상기 제1전원회로에 공급하여 상기 제1전원회로의 출력전압을 제어한다.In a fourth aspect of the present invention, in the second power supply circuit, a collector is connected to a DC power supply, and an emitter is connected to an output terminal for supplying a power supply voltage to the second semiconductor circuit portion through a current / voltage converter And a control circuit for amplifying a difference value between a power supply voltage output from an output terminal of the second power supply circuit and a reference voltage and applying the amplified output voltage to the base of the transistor, And a differential amplifying circuit for controlling the power supply voltage from the output terminal of the power supply circuit to be substantially equal to the reference voltage so that the voltage converted by the current / voltage converter is supplied to the first power supply circuit, Control the output voltage.
본 발명의 제5의 면에서는, 상기 제2전원회로는, 상기 전류/전압변환기의 상기 제1전원회로에 대하는 출력측에, 상기 제1반도체 회로부의 온도 시정수와 거의 같은 시정수를 가지는 저역 필터를 그 위에 포함하고 있다.In a fifth aspect of the present invention, the second power supply circuit includes a low-pass filter having a time constant substantially equal to a temperature time constant of the first semiconductor circuit portion, on an output side of the current / voltage converter to the first power supply circuit, Is included on top of it.
본 발명의 제6의 면에서는, 상기 제1전원회로는, 상기 제1반도체 회로부의 온도시 정수와 거의 같은 시정수를 가지는 저역 필터를 그 위에 포함하고 있다.In a sixth aspect of the present invention, the first power supply circuit includes a low-pass filter having a time constant substantially equal to a temperature time constant of the first semiconductor circuit portion.
[바람직한 실시예의 상세한 설명]DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [
이하, 본 발명에 의한 IC 구동용 전원회로의 실시예에 관해서 제4도 - 제9도를 참조하여 상세히 설명한다. 또, 이하에 있어서는, 설명을 간단히 하기 위해서, 본 발명을 IC 시험장치에 적용한 경우에 관해서 설명한다. 또한, 타이밍신호 발생회로의 지연회로가 MOS.IC, 특히 CMOS.IC에 의해서 구성되어 있는 경우를 예를 들어서 설명 하지만, 본 발명이 그것들에 한정되는 것이 아닌 것은 말할 필요도 없다.Hereinafter, an embodiment of the power supply circuit for IC driving according to the present invention will be described in detail with reference to FIG. 4 to FIG. In the following description, the case where the present invention is applied to an IC testing apparatus will be described in order to simplify the explanation. Further, the case where the delay circuit of the timing signal generating circuit is constituted by MOS.IC, in particular CMOS.IC, will be described by way of example, but needless to say, the present invention is not limited thereto.
제4도는 본 발명에 의한 IC 구동용 전원회로의 제1의 실시예를 개시하는 블럭도이다. 전원회로에 의해서 구동되는 IC 칩에는, 제1도에 나타낸 것같이, 전파하는 신호에 고정밀도의 지연시간을 부여하기 위한 CMOS.IC에 의해서 구성된 지연회로를 가지는 타이밍신호 발생회로를 포함하는 제1반도체 회로부(1)와, 그 밖의 논리회로등을 포함하는 제2반도체 회로부(2)가 각각 형성되어 있다.FIG. 4 is a block diagram showing a first embodiment of the power supply circuit for driving IC according to the present invention. As shown in FIG. 1, the IC chip driven by the power supply circuit includes a timing signal generating circuit having a delay circuit constituted by CMOS IC for giving a highly accurate delay time to a propagating signal. A semiconductor circuit portion 1 and a second semiconductor circuit portion 2 including other logic circuits are formed.
본 발명에 있어서는 IC 칩(3)을 구동하는 전원회로를, 상기 지연회로를 포함하는 제1반도체 회로부(1)를 구동하는 제1전원회로(5)와, 상기 그 밖의 논리회로등을 포함하는 제2반도체 회로부(2)를 구동하는 제2전원회로(6)와 분리함과 동시에, 이 제2전원회로(6)에 의해서 제어신호선(7)을 통하여 제1전원회로(5)를 제어하여 그 전원전압(E1)을 변화시킬 수 있도록 구성한 것이다. 이 제2전원회로(6)의 제어는, 제2반도체 회로부(2)의 소비전력(P2)이 변화하여, 그것에 의하여 제2반도체 회로부(2)의 온도가 변화하여 제1반도체 회로부(1)의 지연회로의 지연시간이 변화한 때에, 제1반도체 회로부(1)에 공급되는 제1전원회로(5)의 전원전압(E1)을, 이 지연회로의 지연시간의 변화를 취소하는 방향에 변화시키는 것이다. 요컨대, 제2반도체 회로부(2)의 소비전력(P2)의 변화에 응해서, 제1반도체 회로부(1)의 지연회로의 지연시간의 변화를 취소한 제1전원회로(5)의 전원전압(E1)을 제어하는 것이다.In the present invention, the power supply circuit for driving the IC chip 3 is divided into a first power supply circuit 5 for driving the first semiconductor circuit portion 1 including the delay circuit, And the second power supply circuit 6 for driving the second semiconductor circuit portion 2 and the first power supply circuit 5 is controlled by the second power supply circuit 6 via the control signal line 7 And the power supply voltage E 1 thereof can be changed. The control of the second power supply circuit 6 controls the power consumption P 2 of the second semiconductor circuit portion 2 so that the temperature of the second semiconductor circuit portion 2 changes and the temperature of the first semiconductor circuit portion 1 The power supply voltage E 1 of the first power supply circuit 5 to be supplied to the first semiconductor circuit portion 1 is changed to the direction in which the delay time change of the delay circuit is canceled . That is, in response to the change in the power consumption P 2 of the second semiconductor circuit portion 2, the power supply voltage (Vs) of the first power supply circuit 5 canceling the change in the delay time of the delay circuit of the first semiconductor circuit portion 1 E 1 ).
종래 기술의 IC 구동용 전원회로에 관련하여 상기한 바와같이, 제1반도체 회로부(1)의 CMOS.IC에 의해서 구성된 지연회로의 지연시간(t1)은, 제2반도체 회로부(2)의 소비전력(P2)이 변화하고, 그 온도(T1)가 변화하면, 제2도에 도시한 것처럼 변화하고, 또한, 제1반도체 회로부(1)에 제1전원회로(5)로부터 공급되는 동작전압(E1)이 변동하면, 그 지연회로의 지연시간(t1)이 제3도에 도시한 것처럼 변화한다.The delay time t 1 of the delay circuit constituted by the CMOS IC of the first semiconductor circuit part 1 is set such that the delay time t 1 of the second semiconductor circuit part 1 consumed by the second semiconductor circuit part 2 When the power P 2 changes and the temperature T 1 changes, as shown in Fig. 2, the operation is performed in which the first semiconductor circuit portion 1 is operated by the first power supply circuit 5 When the voltage E 1 changes, the delay time t 1 of the delay circuit changes as shown in FIG.
따라서, 상기 본 발명의 제1의 실시예에 의하면, 제2반도체 회로부(2)의 소비전력(P2)이 예컨대 증대하여, 그것에 의하여 제2반도체 회로부(2)의 온도가 높게 되어 제1반도체 회로부(1)의 지연회로의 지연시간(t1)이 증대한 때에, 제1반도체 회로부(1)에 공급되는 제1전원회로(5)의 전원전압(E1)을 높게 하게되기 때문이고, 제3도에 도시한 것처럼 지연회로의 지연시간(t1)은 감소한다. 따라서 제2반도체 회로부(2)의 온도상승에 의한 지연회로의 지연시간(t1)의 증대를, 제1반도체 회로부(1)에 공급되는 제1전원회로(5)의 전원전압(E1)을 높게 함으로써 취소하는 것이 가능해진다. 이리하여, 지연회로를 전파하는 신호에 고정밀도의 지연시간을 부여할 수 있어, 소망하는 타이밍신호를 고정밀도로 얻을 수 있다.Therefore, according to the first embodiment of the present invention, the power consumption (P 2 ) of the second semiconductor circuit portion 2 is increased, for example, so that the temperature of the second semiconductor circuit portion 2 becomes high, The power supply voltage E 1 of the first power supply circuit 5 supplied to the first semiconductor circuit portion 1 is increased when the delay time t 1 of the delay circuit of the circuit portion 1 is increased, As shown in FIG. 3, the delay time t 1 of the delay circuit decreases. Therefore, the second power supply voltage of the semiconductor circuit (2), the first power supply circuit 5 is supplied to an increase in the delay time (t 1) of the delay circuit, the first semiconductor circuit (1) due to a temperature rise of (E 1) Can be canceled. Thus, a high-precision delay time can be given to the signal propagating through the delay circuit, and a desired timing signal can be obtained with high accuracy.
제4도에 나타내는 제1의 실시예로서는, 제1및 제2전원회로(5)및 (6)의 입력단자(IN1및 IN2)에 직류전원(4)으로부터 전압(E)를 각각 공급하여, 이들 전원회로(5)및 (6)의 출력단자(OUT1 및 OUT2)으로부터 전원전압(동작전압)(E1및 E2)을 대응하는 제1및 제2반도체 회로부(1)및 (2)에 각각 공급하도록 구성하였지만, 제5도에 나타내는 본 발명의 제2의 실시예와 같게, 제2전원회로(6)에만 직류전원(4)으로부터 전압(E)를 공급하고, 이 제2전원회로(6)로부터, 전원선을 겸용한 제어신호선(7a)를 통해, 소정의 직류전압을 제1전원회로(5)의 입력단자(IN1)에 공급하도록 구성하여도 좋다.In the first embodiment shown in FIG. 4, the voltage E is supplied from the DC power supply 4 to the input terminals IN1 and IN2 of the first and second power supply circuits 5 and 6, respectively, a power supply circuit (5) and (6) output terminals (OUT1 and OUT2), first and second semiconductor circuit (1) and (2) corresponding to the power supply voltage (operating voltage) (E 1 and E 2) from the respective It is also possible to supply the voltage E from the DC power supply 4 only to the second power supply circuit 6 and supply the voltage E to the second power supply circuit 6 May be configured to supply a predetermined DC voltage to the input terminal IN1 of the first power supply circuit 5 through a control signal line 7a which also serves as a power supply line.
제6도는 이 제2의 실시예의 제1및 제2전원회로(5)및 (6)의 1구체예를 각각 나타낸다. 제2전원회로(6)는, npn트랜지스터(Q)를 포함하는 트랜지스터회로(11)와, 차동증폭기(12)와, 전류/전압변환기(8)와, 저항기(R)와 콘덴서(C)로 이루어지는 저역 필터(LPF)(9)를 포함하고, 트랜지스터(Q)의 컬렉터는 제2전원회로(6)의 입력단자(IN2)에 접속되어, 이미터는 전류/전압변환기(8)의 입력포트에 접속됨과 동시에 저역필터(9)의 입력포트에 접속되고, 베이스는 차동증폭기(12)의 출력포트에 접속되어 있다. 또한, 전류/전압변환기(8)의 출력포트는 제2전원회로(6)의 출력단자(OUT2)에 접속됨과 동시에 차동증폭기(12)의 -(마이너스)입력포트에 접속되어 있다.FIG. 6 shows one specific example of the first and second power supply circuits 5 and 6 of the second embodiment, respectively. The second power supply circuit 6 includes a transistor circuit 11 including an npn transistor Q, a differential amplifier 12, a current / voltage converter 8, a resistor R and a capacitor C The collector of the transistor Q is connected to the input terminal IN2 of the second power supply circuit 6 so that the emitter is connected to the input port of the current / voltage converter 8 Connected to the input port of the low-pass filter (9), and the base is connected to the output port of the differential amplifier (12). The output port of the current / voltage converter 8 is connected to the output terminal OUT2 of the second power supply circuit 6 and to the minus (-) input port of the differential amplifier 12.
상기 구성에 있어서, 트랜지스터(Q)의 컬렉터에 전원(4)으로부터 직류전압(E)가 공급되면, 트랜지스터(Q)는 베이스 바이어스전압(Vo)에 의해서 도통상태에 있기 때문에, 이미터 전류가 흐른다. 이 이미터전류는 전류/전압변환기(8)(이 예로서는 저항기(R))를 통해서 제2전원회로(6)의 출력단자(OUT2)에 공급되어, 이 때 이미터 전류는 전류/전압 변환기(8)로 전압으로 변환된다. 이 변환된 전압은 저역 필터(8)를 통해 제1전원회로(5)의 입력단자(IN1)에 전원전압(E3)으로서 공급된다. 여기서, 저역 필터(9)를 통해 제1전원회로(5)에 흐르는 전류는, 제1전원회로(5)의 버퍼회로(10)의 입력임피던스가 대단히 높기 때문에, 무시할 수 있는 정도이고, 따라서 이미터전류는 실질적으로 거의가 전류/전압변환기(8)를 통하여 출력단자(OUT2)에 흐른다. 여기서는 이 전류를 이미터전류(I2)로 칭한다.In the above configuration, when the direct current voltage E is supplied from the power source 4 to the collector of the transistor Q, the transistor Q is in a conduction state by the base bias voltage Vo, so that an emitter current flows . This emitter current is supplied to the output terminal OUT2 of the second power supply circuit 6 through the current / voltage converter 8 (resistor R in this example), and the emitter current is then supplied to the current / voltage converter 8). The converted voltage is supplied as a power supply voltage (E 3) to an input terminal (IN1) of the first power supply circuit 5 via the low-pass filter (8). The current flowing through the first power supply circuit 5 through the low-pass filter 9 is negligible because the input impedance of the buffer circuit 10 of the first power supply circuit 5 is extremely high, Substantially the current flows through the current / voltage converter 8 to the output terminal OUT2. Here, this current is referred to as an emitter current (I 2 ).
차동증폭기(12)의 +(플러스)입력포트에는 기준전압(Vr)가 공급되어 있기 때문에, 그 입력포트에 공급되는 전압, 요컨대, 제2전원회로(6)의 전원전압(E2)과의 차(Vr-E2)를 증폭하여 그 출력포트로부터 바이어스전압(Vo)으로서 트랜지스터(Q)의 베이스로 공급한다. 차동증폭기(12)의 이득은 대단히 크기 때문이고, 트랜지스터(Q), 전류/전압변환기(8), 및 차동증폭기(12)로 이루어지는 피드백회로에 의해서 제2전원회로(6)의 전원전압(E2)을 거의 기준전압(Vr)와 같은 일정치로 제어할 수가 있다.Since the + (plus) input port of the differential amplifier 12 is provided with a reference voltage (Vr) is supplied, the voltage supplied to the input port, that is, with the second power voltage of the power supply circuit (6) (E 2) by the difference (Vr-E 2) amplifies and supplies it to the base of the transistor (Q) as a bias voltage (Vo) from the output port. The gain of the differential amplifier 12 is very large and the power supply voltage E (E) of the second power supply circuit 6 is controlled by the feedback circuit composed of the transistor Q, the current / voltage converter 8 and the differential amplifier 12 2 can be controlled to a constant value substantially equal to the reference voltage Vr.
다음에 상술한 제2전원회로(6)의 제어동작에 관해서 구체적으로 설명한다. 지금, 차동증폭기(12)의 이득을 A라고 하면, 다음식이 성립한다.Next, the control operation of the second power supply circuit 6 will be described in detail. Now, assuming that the gain of the differential amplifier 12 is A, the following expression holds.
(Vr-E2)A=Vo ...(1) (Vr-E 2) A = Vo ... (1)
이미터전압Ve는, 베이스.이미터전압을 Vbe라고 하면,If the emitter voltage Ve is the base and the emitter voltage is Vbe,
Ve=VO-VbeVe = VO-Vbe
=(Vr-E2)A-Vbe ...(2) = (Vr-E 2) A -Vbe ... (2)
전류/전압변환기(8)의 입력임피던스를 Z (이 예에서는 Z=R)라고 하면, 그 입력포트의 전압(I2Z)는Assuming that the input impedance of the current / voltage converter 8 is Z (in this example, Z = R), the voltage (I 2 Z) of the input port is
I2Z=Ve-E2 I 2 Z = Ve-E 2
=(Vr-E2)A-Vbe-E2 = (Vr-E 2) A -Vbe-E 2
=VrA-E2(A+1)-Vbe ...(3) = VrA-E 2 (A + 1) -Vbe ... (3)
제2반도체 회로부(2)의 전부하임피던스를 Z2이라고 하면,Assuming that the total load impedance of the second semiconductor circuit portion 2 is Z 2 ,
E2-Z2I2...(4)E 2 -Z 2 I 2 (4)
(4)식을(3)식에 대입하면(4) into the equation (3)
I2Z=VrA-Z2I2(A+1)-VbeI 2 Z = VrA-Z 2 I 2 (A + 1) -Vbe
∴I2=(VrA-Vbe)/{Z+Z2(A+1)} ∴I 2 = (VrA-Vbe) / {Z + Z 2 (A + 1)}
=(Vr-Vbe/A)/{Z/A+Z2(1+1)/A)} ...(5)= (Vr-Vbe / A) / {Z / A + Z 2 (1 + 1) / A)} ... (5)
상술한 바와같이 차동증폭기(12)의 이득 A는 지극히 크기 때문에, Vbe/A≒0, Z/A≒0, 1/A≒0이라고 간주할 수 있다.As described above, since the gain A of the differential amplifier 12 is extremely large, Vbe / A? 0, Z / A? 0, 1 / A? 0 can be considered.
∴I2≒Vr/Z2∴I 2 ≒ Vr / Z2
∴Vr≒I2Z2=E2...(6)? Vr? I 2 Z 2 = E 2 (6)
위 식(6)으로부터, 제2전원회로(6)의 전원전압(출력전압)(E2)은 기준전압(Vr)에 거의 같은 전압이 되도록 제어되는 것을 안다.From the above equation (6), it is known that the power supply voltage (output voltage) E 2 of the second power supply circuit 6 is controlled to be substantially equal to the reference voltage Vr.
제2반도체 회로부(2)의 소비전력(P2)은The power consumption (P 2 ) of the second semiconductor circuit portion 2 is
P2=E2I2≒VrI2...(7)P 2 = E 2 I 2 ? V rI 2 (7)
따라서, 소비전력(P2)은 이미터전류(I2)에 거의 비례한다. 한편, 이미터전류는 전류/전압변환기(8)로 전압으로 변환되고, 이 전압이 저역 필터(9)로 필터되어 전압(E3)으로서 제2전원회로(6)로부터 출력되지만, 이 전압(E3)은 이 예로서는 DC적으로는 이미터전압(Ve)와 같다. 따라서, 다음식이 성립한다.Therefore, the power consumption P 2 is approximately proportional to the emitter current I 2 . On the other hand, the emitter current is converted into a voltage by the current / voltage converter 8, and this voltage is filtered by the low-pass filter 9 and outputted from the second power supply circuit 6 as the voltage E 3 , E 3) it is shown in this example DC Ideally emitter voltage (Ve). Therefore, the following equation is established.
E3= Ve = ZI2+E2≒ ZI2+Vr ≒ ZP2/Vr + Vr ...(8) E 3 = Ve = ZI 2 + E 2 ≒ ZI 2 + Vr ≒ ZP 2 / Vr + Vr ... (8)
이 식(8)으로부터 제2반도체 회로부(2)의 소비전력(P2)에 응해서 변화하는 전원전압(E3)이 버퍼회로(10)와 제너 다이오드(Dz)에 의해 구성된 제1전원회로(5)에 공급되는 것을 안다. 그 결과, 제1전원회로(5)의 전원전압(E1)은, 제너 다이오드(Dz)에서의 전압 강하분을 (Vz)로 하면,The equation (8) from the second semiconductor circuit (2), the first power source is configured by the consumption of power voltage (E 3), the buffer circuit 10 and a Zener diode (Dz) which eunghaeseo change in (P 2) of the circuit ( 5). ≪ / RTI > As a result, the power supply voltage E 1 of the first power supply circuit 5 is set to the voltage drop component Vz in the zener diode Dz,
E1= E3-Vz = ZP2/Vr+Vr-Vz ...(9)E 1 = E 3 -Vz = ZP 2 / Vr + Vr-Vz (9)
로 된다..
따라서, 제1전원회로(5)의 전원전압(E1)은, 제7도에 도시한 것처럼 제2반도체 회로(6)의 소비전력(P2)의 변화에 응해서 변화한다. 제7도로부터, 예컨대 제2반도체 회로(6)의 소비전력(P2)이 증대하면 비례적으로 제1전원회로(5)의 전원전압(E1)이 높게 되어, 제2반도체 회로(6)의 소비전력(P2)이 감소하면 비례적으로 제1전원회로(5)의 전원전압(E1)이 낮게 되는 것을 안다.Therefore, the power supply voltage E 1 of the first power supply circuit 5 changes in accordance with the change of the power consumption P 2 of the second semiconductor circuit 6 as shown in FIG. 7. As the power consumption P 2 of the second semiconductor circuit 6 increases from the seventh road, for example, the power supply voltage E 1 of the first power supply circuit 5 increases proportionally and the second semiconductor circuit 6 The power supply voltage E 1 of the first power supply circuit 5 is proportionally lowered as the power consumption P 2 of the first power supply circuit 5 decreases.
이리하여, 제2반도체 회로(6)의 소비전력(P2)의 증대(감소)에 응해서 제1전원회로(5)의 전원(출력)전압(E1)이 높게 (낮게)되면, 제1반도체 회로부(1)의 지연회로의 지연시간(t1)은 제3도에 도시한 것처럼 감소(증가)하여, 소비전력(P2)의 증대(감소)에 기인하는 지연시간(t1)의 증가분을 취소할 수가 있다.Thus, when the power (output) voltage E 1 of the first power supply circuit 5 is raised (lowered) in response to the increase (decrease) of the power consumption P 2 of the second semiconductor circuit 6, semiconductor delay time (t 1) of the delay circuit of the circuit (1) is of a delay time (t 1) due to increase (decrease) of a reduced (increased) by the power consumption (P 2) as shown in FIG. 3 You can cancel the increment.
그런데, 제2반도체 회로부(2)의 소비전력(P2)이 △P2증가(감소)한 시점에서, 제1반도체 회로부(1)의 온도(T1)가 △T1상승(강하)하고 동시에 지연회로의 지연시간(t1)이 △t1증가(감소)하는 시점까지는 다소의 시간 지연(td)가 존재한다. 그 때문에 제2전원회로(6)는, 제1반도체 회로부(1)의 시간 지연(td)에 대응하는 온도 시정수와 거의 같은 시정수를 갖고, 제1전원회로(5)의 전원전압(E1)을 제어하는 것이 바람직하다. 이것 때문에 이 실시예로서는 제2전원회로(6)에 저역 필터(9)를 삽입하여, 이 저역 필터(9)에 의해서 제1전원회로(5)에 공급하는 전원전압(E3)에, 제1반도체 회로부(1)의 시간 지연(td)에 대응하는 온도 시정수와 거의 같은 시정수를 갖게 하여, 실질적으로 td만큼 지연시켜 전원전압(E3)을 제1전원회로(5)에 공급하도록하고 있다. 또, 제1전원회로(5)의 버퍼회로(10)는 전압이득이(1)의 버퍼(전압플로어회로)이고, 전압원으로서 전류공급능력을 갖기 하기 위해서 설치하고 있다.When the power consumption P 2 of the second semiconductor circuit portion 2 increases (decreases) by ΔP 2 , the temperature T 1 of the first semiconductor circuit portion 1 increases (decreases) by ΔT 1 At the same time, there is a certain time delay td until the delay time t 1 of the delay circuit increases (decreases) by Δt 1 . Therefore, the second power supply circuit 6 has a time constant substantially equal to the temperature time constant corresponding to the time delay td of the first semiconductor circuit portion 1, and the power supply voltage E (E) of the first power supply circuit 5 1 ). For this reason, in this embodiment, the low-pass filter 9 is inserted into the second power supply circuit 6 and the power supply voltage E 3 supplied to the first power supply circuit 5 by the low-pass filter 9 is supplied to the first to have substantially the same time constant and the temperature time constant corresponding to the time delay (td) of the semiconductor circuit (1), to delay by substantially td and to supply a power supply voltage (E 3) to the first power supply circuit (5) have. The buffer circuit 10 of the first power supply circuit 5 is a buffer (voltage floor circuit) having a voltage gain of 1 and is provided to have a current supply capability as a voltage source.
또한, 제2전원회로(6)에 삽입한 저역 필터(9)를 제1전원회로(5)의 입력측(예컨대 버퍼회로(10)의 전단 또는 후단)에 삽입하여, 제2전원회로(6)로 부터는 전류/전압변환기(8)의 전압을 그대로 전원전압(E3)으로서 제1전원회로(5)에 공급하여, 제1전원회로(5)에 있어서 공급된 전원전압(E3)에 저역 필터에 의해 제1반도체 회로부(1)의 온도시정수와 거의 같은 시정수를 갖게 하여, 출력전압(E1)을 실질적으로 td만큼 지연시켜 변화시켜도 같은 효과가 얻어진다.The low-pass filter 9 inserted into the second power supply circuit 6 is inserted into the input side of the first power supply circuit 5 (for example, the front end or the rear end of the buffer circuit 10) the first supply to the electrical circuit (5) as as a power supply voltage (E 3) the voltage of the current / voltage converter (8) Starting with, the low to the first power supply circuit 5, a power supply voltage (E 3) supplied in the The same effect can be obtained by delaying the output voltage E 1 by substantially td with a time constant approximately equal to the temperature time constant of the first semiconductor circuit portion 1 by the filter.
더욱, IC 칩(3)의 온도를 검출하는 온도센서(14)를 설치하여, 이 센서(14)의 출력을 제4도 또는 제5도의 제1전원회로(5)에 공급하여, 제1전원회로(5)의 출력전압(E1)을 온도센서(14)의 출력에 의해서 더욱 제어한다. 요컨대, 미조정 하도록 구성하면, 제1반도체 회로부(1)의 지연시간의 시간 지연(td)를 고정밀도로 보상할 수가 있다. 제8도는 본 발명의 제3의 실시예를 개시하는 블럭도이고, 제4도의 제1의 실시예에 온도센서(14)를 부가한 경우를 나타낸다. 또한, 제9도는 제5도의 제2의 실시예에 온도센서(14)를 부가한 경우를 나타낸다. 양 실시예에서도 제1전원회로(5)로부터 출력되는 전원전압을 온도센서(14)의 출력신호에 의해서 보정하도록 하고 있지만, 제1전원회로(5)에 입력되는 전압을 온도센서(14)의 출력신호에 의해서 보정하도록 하여도 좋다.A temperature sensor 14 for detecting the temperature of the IC chip 3 is provided and the output of the sensor 14 is supplied to the first power supply circuit 5 of the fourth or fifth drawing, The output voltage E 1 of the circuit 5 is further controlled by the output of the temperature sensor 14. In other words, if the circuit is configured to be fine-tuned, the delay time td of the delay time of the first semiconductor circuit portion 1 can be compensated with high accuracy. FIG. 8 is a block diagram showing a third embodiment of the present invention, and shows a case where the temperature sensor 14 is added to the first embodiment of FIG. FIG. 9 shows a case in which the temperature sensor 14 is added to the second embodiment of FIG. 5. The power supply voltage outputted from the first power supply circuit 5 is corrected by the output signal of the temperature sensor 14 in both embodiments, Or may be corrected by an output signal.
또, 상기 각 실시예는 제1반도체 회로부(1)의 지연회로가 CMOS.IC에 의해서 구성되어 있는 경우를 예를 취해서 설명하였지만, 지연회로가 MOS.IC에 의해서 구성되어 있는 경우에도, 혹은 MOS.IC 이외의 IC에 의해서 구성되어 있는 경우에도, 본 발명을 적용할 수 있고, 같은 작용효과가 얻어지는 것은 말할 필요도 없다.In the above-described embodiments, the case where the delay circuit of the first semiconductor circuit portion 1 is constituted by CMOS IC is described as an example. However, even when the delay circuit is constituted by MOS.IC, It is needless to say that the present invention can be applied even when it is constituted by an IC other than the IC, and the same operational effect can be obtained.
또한, 지연회로를 구성하는 IC가 제2도의 소비전력(P2) 대 지연시간(t1) 특성 및 제3도의 전원전압(E1) 대 지연시간 특성(t1)과는 각각 반대의 특성을 나타내는(소비전력(P2)이 증대하면 지연시간(t1) 특성이 감소하고, 전원전압(E1)이 높게 되면 지연시간(t1) 특성이 증대하는)경우에는, 제7도의 소비전력(P2)대 전원전압(E1)특성과는 반대의 특성이 되는 제1전원회로(5)의 전원전합(E1)을 제어하기 좋다. 예컨대, 제6도에 있어서 트랜지스터회로(11)의 트랜지스터(Q)를 pnp형의 트랜지스터로 하면 이러한 제어가 가능해진다. 더욱, 이 명세서로 기재한「지연회로」는, 가령 지연회로라고 말하는 명칭이 붙고 있지 않은 회로에서도, 입력신호가 소정의 시간 지연되어 출력되는 회로를 모두 포함하는 것이다.Further, the delay IC and a second power consumption degree to the circuit (P 2) for the delay time (t 1) characteristics, and third-degree power supply voltage (E 1) versus delay characteristic (t 1) and is characteristic of the opposite respective indicates the case (if the power consumption (P 2) is increased reducing the delay time (t 1) characteristics, and when the power source voltage (E 1) a high delay (t 1), which property is increased), the consumption of 7 degrees to It is preferable to control the power supply junction (E 1 ) of the first power supply circuit 5 which is opposite in characteristics to the power (P 2 ) to power supply voltage (E 1 ) characteristics. For example, in the case where the transistor Q of the transistor circuit 11 is a pnp type transistor in FIG. 6, this control becomes possible. Furthermore, the " delay circuit " described in this specification includes all the circuits in which the input signal is output with a predetermined time delay, even in a circuit not named as a delay circuit.
[발명의 효과][Effects of the Invention]
이상의 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 고정밀도의 지연시간을 부여하기 위한 IC에 의해서 구성된 지연회로를 포함하는 제1반도체 회로부(1)와, 그 밖의 논리회로등을 포함하는 제2반도체 회로부(2)과 각각 따로따로 동작전압을 공급하는 제1및 제2전원회로(5)및 (6)을 설치하여, 제2전원회로(6)에 의해서, 제2반도체 회로부(2)의 소비전력 P2의 변화에 응해서, 제1전원회로(5)의 동작전압을 변화시키어 제1반도체 회로부(1)의 온도에 기인하는 지연시간의 변동을 취소하도록 하였기 때문에, 제1반도체 회로부(1)의 지연시간의 온도변동을 종래보다 대폭 감소시킬 수 있다고 하는 현저한 이점이 있다.As is apparent from the above description, according to the present invention, the first semiconductor circuit portion 1 including the delay circuit configured by the IC for giving a high-precision delay time, and the second semiconductor The first power supply circuit 5 and the second power supply circuit 6 for supplying operating voltages separately to the circuit unit 2 are provided so that the consumption of the second semiconductor circuit unit 2 by the second power supply circuit 6 The fluctuation of the delay time due to the temperature of the first semiconductor circuit portion 1 is canceled by changing the operating voltage of the first power supply circuit 5 in response to the change of the power P 2 , It is possible to greatly reduce the temperature variation of the delay time of the conventional semiconductor device.
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-217145 | 1995-08-25 | ||
| JP21714595 | 1995-08-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012758A KR970012758A (en) | 1997-03-29 |
| KR100206508B1 true KR100206508B1 (en) | 1999-07-01 |
Family
ID=16699567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960035523A KR100206508B1 (en) | 1995-08-25 | 1996-08-26 | Power supply circuit for driving semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5731735A (en) |
| KR (1) | KR100206508B1 (en) |
| DE (1) | DE19633971C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100933802B1 (en) * | 2007-12-26 | 2009-12-24 | 주식회사 하이닉스반도체 | Semiconductor memory device and driving method thereof |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10133754A (en) * | 1996-10-28 | 1998-05-22 | Fujitsu Ltd | Regulator circuit and semiconductor integrated circuit device |
| JPH10171774A (en) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | Semiconductor integrated circuit |
| US6005408A (en) * | 1997-07-31 | 1999-12-21 | Credence Systems Corporation | System for compensating for temperature induced delay variation in an integrated circuit |
| JP3324646B2 (en) * | 1999-07-01 | 2002-09-17 | 日本電気株式会社 | Circuit device and operation method thereof |
| JP3453133B2 (en) * | 1999-08-16 | 2003-10-06 | 株式会社アドバンテスト | Timing calibration method for IC test apparatus and IC test apparatus having calibration function using the calibration method |
| DE19963813A1 (en) * | 1999-12-30 | 2001-07-19 | Infineon Technologies Ag | Circuit arrangement for regulating the power consumption of an integrated circuit |
| US6974252B2 (en) * | 2003-03-11 | 2005-12-13 | Intel Corporation | Failsafe mechanism for preventing an integrated circuit from overheating |
| US6806695B1 (en) * | 2003-03-31 | 2004-10-19 | National Semiconductor Corporation | Apparatus and method for efficiency optimization of integrated circuits by temperature sensor and servo loop |
| US7710699B2 (en) * | 2003-12-16 | 2010-05-04 | Stmicroelectronics Sa | Current limitation in an inductance with a limit current adaptation |
| JP4324202B2 (en) * | 2007-01-25 | 2009-09-02 | シャープ株式会社 | A / D converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3646428A (en) * | 1970-11-27 | 1972-02-29 | Bell Telephone Labor Inc | Symmetrical voltage regulator |
| US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US5130582A (en) * | 1989-09-19 | 1992-07-14 | Tdk Corporation | Delay circuit which is free from temperature variation, power supply voltage variation and process variation |
| US5081380A (en) * | 1989-10-16 | 1992-01-14 | Advanced Micro Devices, Inc. | Temperature self-compensated time delay circuits |
| US5491673A (en) * | 1994-06-02 | 1996-02-13 | Advantest Corporation | Timing signal generation circuit |
-
1996
- 1996-08-21 US US08/697,249 patent/US5731735A/en not_active Expired - Fee Related
- 1996-08-22 DE DE19633971A patent/DE19633971C2/en not_active Expired - Fee Related
- 1996-08-26 KR KR1019960035523A patent/KR100206508B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100933802B1 (en) * | 2007-12-26 | 2009-12-24 | 주식회사 하이닉스반도체 | Semiconductor memory device and driving method thereof |
| US7995416B2 (en) | 2007-12-26 | 2011-08-09 | Hynix Semiconductor Inc. | Semiconductor memory device and operation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19633971A1 (en) | 1997-02-27 |
| KR970012758A (en) | 1997-03-29 |
| DE19633971C2 (en) | 1998-08-06 |
| US5731735A (en) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1096262B1 (en) | Current detector | |
| KR100206508B1 (en) | Power supply circuit for driving semiconductor device | |
| US4030023A (en) | Temperature compensated constant voltage apparatus | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US20070030013A1 (en) | Noise measurement semiconductor apparatus | |
| US6300804B1 (en) | Differential comparator with dispersion reduction circuitry | |
| JP2868115B2 (en) | Power supply circuit for driving semiconductor integrated circuits | |
| US20040027759A1 (en) | Overcurrent detecting circuit | |
| US5430388A (en) | Output noise reduction circuit | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH0669140B2 (en) | Level shift circuit | |
| KR0180462B1 (en) | Hysterisis-type comparator | |
| US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
| JPH11259152A (en) | Series regulator | |
| JP2000056841A (en) | Voltage limiter circuit | |
| JP3058998B2 (en) | Semiconductor integrated circuit device | |
| JP2001244758A (en) | Buffer circuit and hold circuit | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JP3186001B2 (en) | IC test equipment | |
| SU1084961A1 (en) | Current amplifier | |
| JPS6281119A (en) | Semiconductor integrated circuit device | |
| JPH1051248A (en) | Differential amplifier circuit | |
| KR900005303B1 (en) | Bias circuit following source voltage | |
| JPH0115224Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20090326 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |