KR100204911B1 - 반도체장치의 플러그 형성 방법 - Google Patents
반도체장치의 플러그 형성 방법 Download PDFInfo
- Publication number
- KR100204911B1 KR100204911B1 KR1019960056909A KR19960056909A KR100204911B1 KR 100204911 B1 KR100204911 B1 KR 100204911B1 KR 1019960056909 A KR1019960056909 A KR 1019960056909A KR 19960056909 A KR19960056909 A KR 19960056909A KR 100204911 B1 KR100204911 B1 KR 100204911B1
- Authority
- KR
- South Korea
- Prior art keywords
- plug
- forming
- semiconductor substrate
- mask layer
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 플러그 형성 방법에 관한 것으로서 반도체기판 상에 마스크층을 형성하고 이 마스크층의 소정 부분을 제거하여 상기 반도체기판을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구 내에 상기 반도체기판과 접촉되는 제1플러그를 형성하는 공정과, 상기 마스크층을 상기 반도체기판이 노출되도록 제거하고 상기 노출된 반도체기판 상에 에피택셜층을 형성하는 공정과, 상기 제1플러그의 주위의 에피택셜층과 하부의 반도체기판에 상기 제1플러그와 전기적으로 연결되게 불순물을 도핑하여 불순물영역을 형성하는 공정과, 상기 제1플러그를 포함하는 에피택셜층 상에 절연막을 형성하고 이 절연막을 소정 부분을 제거하여 상기 제1플러그를 노출시키는 제2접촉구를 형성하는 공정과, 상기 제2접촉구 내에 상기 제1플러그와 접촉되어 전기적으로 연결되는 제2플러그를 형성하는 공정을 구비한다. 따라서, 제1플러그가 하부면 뿐만 아니라 표면이 요철되어 표면적이 증가된 측면이 불순물영역과 접촉되므로 접촉면적이 크게 되어 접촉 저항이 감소된다.
Description
제1a도 내지 제1b도는 종래 기술에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도.
제2a도 내지 제2d도는 본 발명에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 23 : 제1물질층
25 : 제2물질층 27 : 마스크층
29 : 감광막 30 : 제1접촉구
31 : 제1플러그 33 : 에피택셜층
35 : 불순물영역 37 : 절연막
39 : 제2접촉구 41 : 제2플러그
본 발명은 반도체장치의 플러그(plug) 형성 방법에 관한 것으로서, 특히, 접촉면을 증가시켜 접촉 저항을 감소시킬 수 있는 반도체장치의 플러그 형성 방법에 관한 것이다.
제1도(a) 내지 (b)는 상기 종래 기술에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도이다.
제1도(a)를 참조하면, 불순물이 도핑된 확산영역(13)이 형성된 반도체기판(11) 상에 절연막(15)을 두껍게 형성한다. 그리고, 절연막(15) 상에 감광 물질을 도포한 후 노광 및 현상하여 이 절연막(15)의 소정 부분을 노출시키는 감광막(17)을 형성한다.
제1도(b)를 참조하면, 감광막(17)을 마스크로 사용하여 절연막(15)의 노출된 부분을 제거하여 확산영역(13)을 노출시키는 접촉구(18)을 형성한다. 그리고, 감광막(17)을 제거한 후 절연막(15) 상에 불순물이 도핑된 다결정실리콘을 접촉구(18)이 채워져 확산영역(13)과 접촉되도록 증착한다. 그 다음, 절연막(13) 상에 증착된 도전성 물질을 반응성이온식각(Reactive Ion Etching : RIE라 칭함) 또는 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법 등으로 에치백하여 플러그(19)를 형성한다.
그러나, 상술한 종래의 플러그 형성방법은 반도체장치의 디자인 룰(design rule)이 작아짐에 따라 접촉구이 작아짐에 따라 확산영역과 접촉면적이 감소되어 접촉 저항이 커지는 문제점이 있었다.
따라서, 본 발명의 목적은 확산영역과 접촉면적을 증가시켜 접촉저항을 감소시킬 수 있는 반도체장치의 플러그 형성 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 플러그 형성 방법은 반도체기판 상에 마스크층을 형성하고 이 마스크층의 소정 부분을 제거하여 상기 반도체기판을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구 내에 상기 반도체기판과 접촉되는 제1플러그를 형성하는 공정과, 상기 마스크층을 상기 반도체기판이 노출되도록 제거하고 상기 노출된 반도체기판 상에 에피택셜층을 형성하는 공정과, 상기 제1플러그의 주위의 에피택셜층과 하부의 반도체기판에 상기 제1플러그와 전기적으로 연결되게 불순물을 도핑하여 불순물영역을 형성하는 공정과, 상기 제1플러그를 포함하는 에피택셜층 상에 절연막을 형성하고 이 절연막을 소정 부분을 제거하여 상기 제1플러그를 노출시키는 제2접촉구를 형성하는 공정과, 상기 제2접촉구 내에 상기 제1플러그와 접촉되어 전기적으로 연결되는 제2플러그를 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (d)는 본 발명에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도이다.
제2도(a)를 참조하면, 반도체기판(21) 상에 식각 선택비가 서로 다른 제1물질층(23)과 제2물질층(25)을 교번하면서 적층하여 마스크층(27)을 형성한다. 상기에서, 제1물질층(23)을 산화실리콘으로 형성하면, 제2물질층(25)을 질화실리콘으로 형성할 수 있다. 즉, 반도체기판(21) 상에 HLD(High temperature Low pressure Deposition) 방법으로 산화실리콘을 증착하여 제1물질층(23)을 형성하고, 이 제1물질층(23)에 질화실리콘을 증착하여 제2물질층(25)을 형성하는 단계를 다수 번 수행하여 5000∼10000Å 정도 두께의 마스크층(27)을 형성한다. 또한, 마스크층(27)을 산화실리콘 또는 질화실리콘으로만 형성할 수도 있다. 그리고, 마스크층(27) 상에 감광 물질을 도포한 후 노광 및 현상하여 이 마스크층(27)의 소정 부분을 노출시키는 감광막(29)을 형성한다.
제2도(b)를 참조하면, 감광막(29)을 마스크로 사용하여 마스크층(27)의 노출된 부분을 반도체기판(21)이 노출되도록 RIE등의 이방성 식각방법으로 제거하여 제1접촉구(30)을 형성한다. 그리고, 마스크층(27)의 제1물질층(23)을 불산(HF)으로 선택적으로 식각하여 제1접촉구(30)의 표면이 요철을 이루도록 하여 면적을 증가시킨다. 이때, 마스크층(27)의 제2물질층(25)을 인산(H3PO4)으로 선택적으로 습식식각하여 제1접촉구(30)의 표면적을 증가시킬 수도 있다. 그리고, 감광막(29)을 제거한 후 마스크층(27) 상에 불순물이 도핑된 다결정실리콘을 제1접촉구(30)이 채워져 반도체기판(31)과 접촉되도록 증착한다. 그 다음, 마스크층(27) 상에 증착된 다결정실리콘을 반응성이온식각(Reactive Ion Etching : RIE라 칭함) 또는 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법 등으로 에치백하여 제1플러그(31)를 형성한다. 상기에서 제1접촉구(30)이 표면에 요철을 이루므로 제1플러그(31)의 측면도 요철을 이루어 표면적이 증가된다.
제2도(c)를 참조하면, 마스크층(27)을 반도체기판(31)이 노출되도록 불산 및 인산 등의 식각 용액으로 제거한다. 그리고, 반도체기판(21)의 표면에 에피택셜층(33)을 형성한다. 그리고, 제1플러그(31)를 에워싸도록 하부의 반도체기판(21)과 주위의 에피택셜층(33)에 불순물을 도핑하여 불순물영역(35)을 형성한다. 따라서, 제1플러그(31)의 하부면과 측면이 모두 불순물영역(35)과 접촉되므로 접촉 면적이 크게 된다.
제2도(d)를 참조하면, 제1플러그(31)를 포함하는 에피택셜층(33)상에 산화실리콘 또는 질화실리콘을 화학기상증착 방법으로 두껍게 증착하여 절연막(37)을 형성한다. 그리고, 포토리쏘그래피 방법으로 절연막(37)의 소정 부분을 제거하여 제1플러그(31)를 노출시키는 제2접촉구(39)를 형성한다. 그 다음, 절연막(37)상에 불순물이 도핑된 다결정실리콘을 제2접촉구(39)이 채워져 제1플러그(31)와 접촉되도록 증착한다. 그 다음, 절연막(37) 상에 증착된 도전성 물질을 RIE 또는 CMP 방법 등으로 에치백하여 제2플러그(41)를 형성한다.
따라서, 본 발명은 제1플러그가 하부면 뿐만 아니라 표면이 요철되어 표면적이 증가된 측면이 불순물영역과 접촉되므로 접촉 면적이 크게 되어 접촉 저항이 감소되는 잇점이 있다.
Claims (8)
- 반도체기판 상에 마스크층을 형성하고 이 마스크층의 소정 부분을 제거하여 상기 반도체기판을 노출시키는 제1접촉구를 형성하는 공정과, 상기 제1접촉구 내에 상기 반도체기판과 접촉되는 제1플러그를 형성하는 공정과, 상기 마스크층을 상기 반도체기판이 노출되도록 제거하고 상기 노출된 반도체기판 상에 에피택셜층을 형성하는 공정과, 상기 제1플러그 주위의 에피택셜층과 하부의 반도체기판에 상기 제1플러그와 전기적으로 연결되게 불순물을 도핑하여 불순물영역을 형성하는 공정과, 상기 제1플러그를 포함하는 에피택셜층 상에 절연막을 형성하고 이 절연막을 소정 부분을 제거하여 상기 제1플러그를 노출시키는 제2접촉구를 형성하는 공정과, 상기 제2접촉구 내에 상기 제1플러그와 접촉되어 전기적으로 연결되는 제2플러그를 형성하는 공정을 구비하는 반도체장치의 플러그 형성방법.
- 제1항에 있어서, 상기 마스크층을 산화실리콘 또는 질화실리콘으로 형성하는 반도체장치의 플러그 형성 방법.
- 제2항에 있어서, 상기 제1접촉구를 반응성이온식각 방법으로 형성하는 반도체장치의 플러그 형성 방법.
- 제1항에 있어서, 상기 마스크층을 식각 선택비가 서로 다른 제1물질층과 제2물질층을 교번하면서 적층하여 형성하는 반도체장치의 플러그 형성 방법.
- 제4항에 있어서, 상기 제1물질층을 산화실리콘으로 형성하고 제2물질층을 질화실리콘으로 형성하는 반도체장치의 플러그 형성 방법.
- 제5항에 있어서, 상기 제1 및 제2물질층을 HLD(High temperature Low pressure Deposition) 방법으로 증착하는 반도체장치의 플러그 형성 방법.
- 제6항에 있어서, 상기 제1접촉구를 상기 반도체기판이 노출되도록 상기 마스크층의 소정 부분을 반응성이온식각방법으로 제거하고 상기 제1물질층 또는 제2물질층을 선택적으로 식각하여 측면이 요철을 이루도록 형성하는 반도체장치의 플러그 형성 방법.
- 제7항에 있어서, 상기 제1물질층 또는 제2물질층을 불산 또는 인산으로 선택적으로 식각하는 반도체장치의 플러그 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056909A KR100204911B1 (ko) | 1996-11-23 | 1996-11-23 | 반도체장치의 플러그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056909A KR100204911B1 (ko) | 1996-11-23 | 1996-11-23 | 반도체장치의 플러그 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980038059A KR19980038059A (ko) | 1998-08-05 |
| KR100204911B1 true KR100204911B1 (ko) | 1999-06-15 |
Family
ID=19483324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960056909A KR100204911B1 (ko) | 1996-11-23 | 1996-11-23 | 반도체장치의 플러그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100204911B1 (ko) |
-
1996
- 1996-11-23 KR KR1019960056909A patent/KR100204911B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980038059A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429123B1 (en) | Method of manufacturing buried metal lines having ultra fine features | |
| KR100207302B1 (ko) | 반도체 장치의 제조 방법 | |
| US5843839A (en) | Formation of a metal via using a raised metal plug structure | |
| US6033962A (en) | Method of fabricating sidewall spacers for a self-aligned contact hole | |
| US7879665B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| KR100200022B1 (ko) | 포토레지스트 마스크에서 스페이서를 사용함으로써 작은 기하형 접촉을 갖는 반도체 집적회로 장치의 제조방법 | |
| JPH09181164A (ja) | 半導体装置及びその素子分離領域の形成方法 | |
| US6258726B1 (en) | Method of forming isolation film for semiconductor devices | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| KR100204911B1 (ko) | 반도체장치의 플러그 형성 방법 | |
| JPH0346252A (ja) | 半導体集積回路の製造方法 | |
| CN110648959A (zh) | 半导体器件及其制造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP2001093970A (ja) | 半導体装置の製造方法 | |
| KR100345067B1 (ko) | 반도체소자의제조방법 | |
| KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR100226767B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100239425B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100212175B1 (ko) | 반도체 소자의 저항 형성방법 | |
| KR100236074B1 (ko) | 격리막 및 그 형성 방법 | |
| KR100204910B1 (ko) | 반도체장치의 배선들의 접촉 방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |