KR100203584B1 - Video image data processing apparatus for projector - Google Patents

Abstract

본 발명은 AMA부재를 채용한 프로젝터에서 복수의 라인메모리를 통한 영상데이터의 처리와 가산기를 통한 영상데이터의 가산동작을 통해 영상데이터를 보정처리하여 플리커현상과 영상노이즈를 반감시키도록 하는 프로젝터의 영상데이터처리장치를 제공한다.According to the present invention, a projector employing an AMA member corrects image data through processing of image data through a plurality of line memories and an addition operation of image data through an adder to halve flicker and image noise. Provide a processing device.

그에 따라 본 발명은 입력되는 영상신호를 샘플링하여 디지털변환하는 데이터변환수단(20)과, 상기 디지털변환된 영상데이터에서 n번째 영상주사라인의 영상데이터를 저장하는 제 1영상메모리수단(22), 상기 디지털변환된 영상데이터에서 n+1번째 영상주사라인의 영상데이터를 저장하는 제 2영상메모리수단(24), 상기 제 1 및 제 2영상메모리수단(22,24)으로부터 독취되는 n번째 영상주사라인의 영상데이터와 n+1번째 영상주사라인의 영상데이터를 가산처리하여 평균치를 갖는 영상데이터를 출력하는 데이터가산수단(26), 상기 데이터가산수단(26)을 통한 영상데이터를 아날로그변환하는 데이터역변환수단(28), 상기 데이터변환수단(20)과 제 1 및 제 2영상메모리수단(22,24)에 영상샘플링과 데이터기록동작을 동기시키기 위한 제 1클럭(CLK1)을 발생시킴과 더불어, 상기 제 1 및 제 2영상메모리수단(22,24)과 데이터역변환수단(28)에 데이터독취동작과 아날로그변환동작을 동기시키기 위해 상기 제 1클럭(CLK1)에 비해 1/2배의 클럭속도를 갖는 제 2클럭(CLK2)을 발생하는 클럭발생수단(30,32) 및, 상기 영상신호의 수평/수직동기신호에 동기되어 상기 제 1 및 제 2영상메모리수단(22,24)에 n번째와 n+1번째의 영상주사라인의 영상데이터가 각각 기록되고 독취되도록 하는 제 1 및 제 2기록인에이블신호(WE1,WE2)와 제 1 및 제 2독취인에이블신호(RE1,RE2)를 출력하는 제어수단(34)을 구비하여 구성된 것을 특징으로 한다.Accordingly, the present invention provides data conversion means 20 for sampling and digitally converting an input image signal, first image memory means 22 for storing image data of an nth image scanning line in the digitally converted image data, N-th image scanning, which is read out from the second image memory means 24 and the first and second image memory means 22 and 24 for storing the image data of the n + 1 th image scanning line in the digitally converted image data. Data addition means 26 for adding the image data of the line and the image data of the n + 1th image scanning line to output image data having an average value, and data for analog-converting image data through the data adding means 26; In addition to generating a first clock CLK1 for synchronizing image sampling and data writing operations to the inverse conversion means 28, the data conversion means 20, and the first and second image memory means 22, 24,In order to synchronize the data read operation and the analog conversion operation to the first and second image memory means 22 and 24 and the data inverse conversion means 28, the clock speed is 1/2 times that of the first clock CLK1. Clock generating means (30,32) for generating a second clock (CLK2) having an n-th position in the first and second image memory means (22,24) in synchronization with the horizontal / vertical synchronization signal of the video signal; outputting the first and second write enable signals WE1 and WE2 and the first and second read enable signals RE1 and RE2 for recording and reading the image data of the n + 1 < th > It is characterized by comprising a control means 34.

Description

프로젝터의 영상데이터처리장치Image data processing device of the projector

본 발명은 프로젝터의 영상데이터처리장치에 관한 것으로, 보다 상세하게는 AMA부재를 채용하여 투사형 화상을 재현하는 프로젝터에서 입력되는 영상신호를 디지털데이터로 변환하여 디지털적으로 보정함에 의해 영상노이즈 및 플리커현상을 방지하기 위한 프로젝터의 영상데이터처리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data processing apparatus of a projector, and more particularly, to image noise and flicker caused by converting an image signal input from a projector that reproduces a projection-type image using an AMA member into digital data and digitally correcting it. The present invention relates to an image data processing apparatus of a projector for preventing an error.

주지된 바와 같이, 화상표시시스템에는 CRT장치가 채용된 직시형 화상표시시스템과 LCD장치가 채용된 투사형 화상표시시스템으로 대별되는 바, 그 중에 직시형 화상표시시스템은 형광패널상에 R.G.B의 형광점이 다수개로 형성되어 있어서 전자비임을 그 R.G.B형광점에 집광함에 의해 컬러화상이 브라운관상에 형성되도록 하고 있기 때문에, 고화질이 보장되는 반면에 화면의 대형화에 제한을 받게 되고 제조공정이 복잡하다는 단점이 있다.As is well known, the image display system is roughly divided into a direct view type image display system employing a CRT device and a projection type image display system employing an LCD device, among which a direct view image display system has a RGB fluorescent mark on a fluorescent panel. Since a plurality of electron beams are formed at the RGB fluorescent point to form a color image on the CRT, high quality is ensured, but the screen is limited in size and the manufacturing process is complicated. .

또한, 투사형 화상표시시스템에 채용되는 LCD장치의 경우에는 액정의 균일한 배열로부터 화상신호에 대응하는 전압을 액정구동전압으로서 인가하여 편광판에 의해 액정의 배열방향을 조절함으로써 재생하고자 하는 화상이 표시되도록 하고 있기 때문에, 비교적 경량박형화가 가능하지만 전체의 입사광에 대한 투광량을 조절하기 위한 편광판에 의한 광손실이 증대되는 단점이 있다.In addition, in the case of the LCD device employed in the projection type image display system, the image to be reproduced is displayed by applying a voltage corresponding to the image signal from the uniform arrangement of the liquid crystal as the liquid crystal driving voltage to adjust the arrangement direction of the liquid crystal by the polarizing plate. Because of this, relatively light weight can be reduced, but there is a disadvantage in that the light loss due to the polarizing plate for adjusting the amount of light emission for the entire incident light is increased.

이러한 점을 고려하여, 최근에는 AMA(Actuated Mirror Array)를 사용한 투사형 화상표시시스템으로서의 프로젝터가 제안되어 컬러화상의 재현에 채용되고 있는 바, 그 AMA를 사용한 투사형 프로젝터에서는 AMA를 1차원으로 배열한 상태에서 스캐닝미러를 이용하여 M×1개의 광속을 선주사시키는 1차원구조 또는 M×N개의 광속을 투사시켜서 M×N화소의 어레이를 갖는 화상을 나타내는 2차원구조로 이루어진다.In view of this, in recent years, a projector as a projection type image display system using AMA (Actuated Mirror Array) has been proposed and adopted to reproduce color images. In the projection type projector using the AMA, the AMA is arranged in one dimension. Is a two-dimensional structure representing an image having an array of MxN pixels by projecting Mx1 light beams or by projecting MxN light beams using a scanning mirror.

이러한 투사형 프로젝터에서는 외부로부터의 NTSC방식과 같은 방송방식을 갖는 텔레비전방송신호나 비디오테이프 또는 비디오디스크 등과 같은 영상기록매체로부터 재생되는 영상신호 또는 PC(Personal Computer)로부터의 VGA신호와 같은 외부영상신호를 도입받아 화상구동신호로서 다수의 AMA가 배열된 AMA부재를 구동시킴에 의해 스크린상에 그 화상이 형성되도록 하고 있다.In such a projection type projector, an external video signal such as a television broadcast signal having a broadcast method such as NTSC from the outside, an image signal reproduced from an image recording medium such as a video tape or a video disc, or a VGA signal from a personal computer (PC) is used. The image is formed on the screen by driving an AMA member having a plurality of AMAs arranged as an image driving signal.

이러한 외부로부터의 영상신호를 도입받아 AMA부재에 화상구동신호로서 인가하기 위해 영상데이터처리하기 위한 데이터처리장치에 따르면, 도 1에 도시된 바와 같이 입력되는 영상신호를 제 1클럭(CLK1)에 동기되는 샘플링속도로 샘플링하여 예컨대 8비트의 디지털데이터로 데이터변환하는 ADC(2; Analog-Digital Converter)와, 기록인에이블신호(WE)에 의해 그 기록동작이 인에이블되고서 상기 디지털변환된 영상데이터를 제 1클럭(CLK1)에 동기되는 기록속도로 1영상주사라인(1H)단위로 기록하여 저장함과 더불어, 독취인에이블신호(RE)에 의해 그 독취동작이 인에이블되고서 제 2클럭(CLK2)에 동기되는 독취속도로 저장된 영상데이터를 독취하는 영상메모리(4), 영상신호의 수평/수직동기신호를 PLL동작하여 얻어지는 제 1클럭(CLK1)을 ADC(2)와 영상메모리(4)에 공급하는 제 1PLL회로(6), 상기 영상메모리(4)로부터의 영상데이터를 제 2클럭(CLK2)에 동기되어 아날로그변환하여 AMA부재를 구동하는 구동수단에 공급하는 DAC(10; Digital-Analog Converter), 상기 제 1PLL회로(6)로부터의 제 1클럭(CLK1)에 대해 1/2배의 클럭속도를 갖는 제 2클럭(CLK2)을 발생하여 상기 영상메모리(4)와 DAC(10)에 공급하는 제 2PLL회로(12) 및, 상기 영상신호의 수평/수직동기신호에 동기되어 상기 영상메모리(4)에 기록인에이블신호(WE)와 독취인에이블신호(RE)를 출력하는 제어부(14)로 구성된다.According to a data processing apparatus for processing image data to receive such an image signal from the outside and apply it to the AMA member as an image driving signal, as shown in FIG. 1, the input image signal is synchronized with the first clock CLK1. The analog-to-digital converter (DAC) 2, which converts the data into, for example, 8-bit digital data by sampling at a sampling rate, and the recording operation is enabled by the write enable signal WE. Is stored in the unit of one image scanning line (1H) at a recording speed synchronized with the first clock (CLK1), and the read operation is enabled by the read enable signal (RE), and the second clock (CLK2) is read. Image memory 4 for reading the stored image data at a read speed synchronous to the < RTI ID = 0.0 > 1, < / RTI > first clock CLK1 obtained by PLL operation of the horizontal / vertical synchronization signal of the video signal to the ADC 2 and the Supplied A DAC (10; Digital-Analog Converter) for supplying a drive means for driving the AMA member by converting the image data from the 1PLL circuit 6 and the image memory 4 in synchronization with the second clock CLK2, A second PLC to generate a second clock CLK2 having a clock speed 1/2 times that of the first clock CLK1 from the first PLC circuit 6 and supply the second clock CLK2 to the image memory 4 and the DAC 10. A circuit 12 and a controller 14 for outputting a write enable signal WE and a read enable signal RE to the video memory 4 in synchronization with the horizontal / vertical synchronization signal of the video signal. .

이러한 구성요소를 갖춘 프로젝터의 영상데이터처리장치에서는 PC로부터의 VGA신호와 같은 외부영상신호를 도입받아 데이터처리하는 경우에, 그 PC로부터의 VGA신호가 순차주사방식이기 때문에 n번째의 수직동기신호 주기동안에는 상기 영상메모리(4)에 저장된 n번째의 영상주사라인만을 독취하여 출력하게 되고, n+1번째의 수직동기신호 주기동안에는 n+1번째의 영상주사라인만이 독취되어 출력되도록 하고 있다.In an image data processing apparatus of a projector having such a component, when an external image signal such as a VGA signal from a PC is introduced to process data, the nth vertical synchronous signal cycle is performed because the VGA signal from the PC is a sequential scanning method. During the n + 1th vertical synchronous signal period, only the n + 1th image scanning line is read out and output.

하지만, 이러한 프로젝터의 영상데이터처리장치에서 NTSC방식의 텔레비전신호와 같은 비월주사방식의 영상신호를 데이터처리하는 경우에, n번째의 수직동기신호 주기동안에 n번째의 영상필드에 따른 영상주사라인이 출력되고 나서, n+1번째의 수직동기신호 주기동안에 n+1번째의 영상필드에 따른 영상주사라인이 출력되게 되면, PC로부터의 VGA신호에 비해 주사속도가 1/2배인 비월주사방식의 영상신호의 경우에는 n번째 영상필드의 영상신호와 n+1번째 영상필드의 영상신호가 1장의 화면에 해당되더라도 서로 다른 화면을 구성하고 있기 때문에, 디지털데이터처리상의 디지털노이즈가 발생될 뿐만 아니라, 화면이 깜박거리는 플리커현상이 발생된다는 불리함이 있다.However, when the image data processing apparatus of such a projector processes the interlaced video signal such as the NTSC television signal, the image scan line corresponding to the nth video field is output during the nth vertical synchronous signal period. Then, when the video scan line corresponding to the n + 1 th video field is output during the n + 1 th vertical synchronous signal period, the interlaced video signal of the interlaced scanning method having a scanning speed 1/2 times that of the VGA signal from the PC. In this case, even if the video signal of the nth video field and the video signal of the n + 1th video field correspond to one screen, the screen is composed of different screens. There is a disadvantage in that flickering occurs.

따라서, 본 발명은 상기한 사정을 감안하여 이루어진 것으로, AMA부재를 채용한 프로젝터에서 복수의 라인메모리를 통한 영상데이터의 처리와 가산기를 통한 영상데이터의 가산동작을 통해 영상데이터를 보정처리하여 플리커현상과 영상노이즈를 반감시키도록 하는 프로젝터의 영상데이터처리장치를 제공하는데 목적이 있다.Accordingly, the present invention has been made in view of the above circumstances, and in the projector employing the AMA member, the image data is corrected through the processing of the image data through the plurality of line memories and the addition operation of the image data through the adder. It is an object of the present invention to provide an image data processing apparatus of a projector for halving image noise.

상기한 목적을 달성하기 위해 본 발명에 따른 프로젝터의 영상데이터처리장치에 의하면, 입력되는 영상신호를 샘플링하여 디지털변환하는 데이터변환수단과, 상기 디지털변환된 영상데이터에서 n번째 영상주사라인의 영상데이터를 저장하는 제 1영상메모리수단, 상기 디지털변환된 영상데이터에서 n+1번째 영상주사라인의 영상데이터를 저장하는 제 2영상메모리수단, 상기 제 1 및 제 2영상메모리수단으로부터 독취되는 n번째 영상주사라인의 영상데이터와 n+1번째 영상주사라인의 영상데이터를 가산처리하여 평균치를 갖는 영상데이터를 출력하는 데이터가산수단, 상기 데이터가산수단을 통한 영상데이터를 아날로그변환하는 데이터역변환수단, 상기 데이터변환수단과 제 1 및 제 2영상메모리수단에 영상샘플링과 데이터기록동작을 동기시키기 위한 제 1클럭을 발생시킴과 더불어, 상기 제 1 및 제 2영상메모리수단과 데이터역변환수단에 데이터독취동작과 아날로그변환동작을 동기시키기 위해 상기 제 1클럭에 비해 1/2배의 클럭속도를 갖는 제 2클럭을 발생하는 클럭발생수단 및, 상기 영상신호의 수평/수직동기신호에 동기되어 상기 제 1 및 제 2영상메모리수단에 n번째와 n+1번째의 영상주사라인의 영상데이터가 각각 기록되고 독취되도록 하는 제 1 및 제 2기록인에이블신호와 제 1 및 제 2독취인에이블신호를 출력하는 제어수단을 구비하여 구성된 프로젝터의 영상데이터처리장치를 제공한다.According to the image data processing apparatus of the projector according to the present invention to achieve the above object, the data conversion means for sampling and digitally converting the input image signal, and the image data of the n-th image scanning line in the digitally converted image data First image memory means for storing a second image memory means for storing image data of an n + 1 th image scanning line in the digitally converted image data, and an n th image read out from the first and second image memory means. Data addition means for adding image data of a scanning line and image data of an n + 1th image scanning line to output image data having an average value, data inverse conversion means for analog-converting image data through the data adding means, and the data For synchronizing image sampling and data writing operations to the converting means and the first and second image memory means; Generating a first clock, and having a clock speed 1/2 times that of the first clock to synchronize the data read operation and the analog conversion operation to the first and second image memory means and the data inverse conversion means. Image data of the nth and n + 1th image scanning lines are respectively recorded in the first and second image memory means in synchronization with the clock generating means for generating two clocks and the horizontal / vertical synchronization signal of the video signal; Provided is an image data processing apparatus of a projector comprising first and second write enable signals for reading and control means for outputting the first and second read enable signals.

상기한 바와 같이 구성된 본 발명에 따르면, 프로젝터에서 입력되는 영상신호의 n번째의 영상주사라인과 n+1번째의 영상주사라인에 따른 영상데이터가 각각 다른 라인메모리에 저장되고 나서 데이터가산기를 통해 가산처리되어 그 평균치의 영상데이터가 출력되어 화상구동신호로서 AMA구동수단에 공급되도록 함에 의해, 디지털노이즈나 플리커현상이 저감되도록 하고 있다.According to the present invention configured as described above, the image data according to the n th image scan line and the n + 1 th image scan line of the image signal input from the projector are stored in different line memories, and then added through the data adder. The video data of the average value is processed and supplied to the AMA drive means as an image drive signal, thereby reducing digital noise and flicker.

도 1은 종래의 일반적인 프로젝터의 영상데이터처리장치를 나타낸 블럭구성도,1 is a block diagram showing a conventional image data processing apparatus of a projector;

도 2는 본 발명에 따른 프로젝터의 영상데이터처리장치를 나타낸 블럭구성도,2 is a block diagram showing an image data processing apparatus of a projector according to the present invention;

도 3은 본 발명의 바람직한 실시예에 따른 영상데이터의 처리를 위한 인에이블신호의 발생상태를 나타낸 타이밍차트이다.3 is a timing chart illustrating a generation state of an enable signal for processing image data according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20:ADC, 22:제 1영상메모리,20: ADC, 22: first image memory,

24:제 2영상메모리, 26:가산부,24: second image memory, 26: adder,

28:DAC, 30:제 1PLL회로,28: DAC, 30: 1st PLL circuit,

32:제 2PLL회로, 34:제어부.32: second PLC circuit, 34: control unit.

이하, 상기한 바와 같이 구성된 본 발명에 대해 첨부도면을 참조하여 상세히 설명한다.Hereinafter, the present invention configured as described above will be described in detail with reference to the accompanying drawings.

즉, 도 2는 본 발명에 따른 프로젝터의 영상데이터처리장치를 나타낸 블럭구성도로서, 본 발명의 장치에서 참조부호 20은 NTSC방식과 같은 비월주사방식의 영상신호나 PC로부터의 VGA신호와 같은 순차주사방식의 영상신호를 입력받아 후술하는 제 1PLL회로(30)로부터의 제 1클럭(CLK1)에 동기되는 샘플링속도로 샘플링처리하여 예컨대 8비트의 영상데이터로 데이터변환하는 ADC를 나타낸다.2 is a block diagram showing an image data processing apparatus of a projector according to the present invention. In the present invention, reference numeral 20 denotes an interlaced video signal such as NTSC or a VGA signal from a PC. An ADC that receives a scanning video signal and performs sampling processing at a sampling rate synchronized with the first clock CLK1 from the first PLL circuit 30 described later, for example, converts data into 8-bit video data.

또한, 참조부호 22는 후술하는 제어부(34)로부터의 제 1기록인에이블신호(WE1)에 의해 그 기록동작이 인에이블되고서 상기 ADC(20)를 통해 디지털변환된 영상데이터에서 n번째의 영상주사라인에 따른 영상데이터를 제 1클럭(CLK1)에 동기되는 기록속도를 갖는 영상라인단위로 기록하여 저장함과 더불어, 후술하는 제어부(34)로부터의 제 1독취인에이블신호(RE1)에 의해 그 독취동작이 인에이블되고서 저장된 영상데이터를 후술하는 제 2PLL회로(32)로부터의 상기 제 1클럭(CLK1)에 비해 1/2배의 클럭속도를 갖는 제 2클럭(CLK2)에 동기되는 독취속도로 독취하는 예컨대 라인메모리로 이루어진 제 1영상메모리를 나타내고, 24는 후술하는 제어부(34)로부터의 제 2기록인에이블신호(WE2)에 의해 그 기록동작이 인에이블되고서 상기 ADC(20)를 통해 디지털변환된 영상데이터에서 n+1번째의 영상주사라인에 따른 영상데이터를 제 1클럭(CLK1)에 동기되는 기록속도를 갖는 영상라인단위로 기록하여 저장함과 더불어, 후술하는 제어부(34)로부터의 제 2독취인에이블신호(RE2)에 의해 그 독취동작이 인에이블되고서 저장된 영상데이터를 후술하는 제 2PLL회로(32)로부터의 제 2클럭(CLK2)에 동기되는 독취속도로 독취하는 예컨대 라인메모리로 이루어진 제 2영상메모리를 나타낸다.Further, reference numeral 22 denotes the nth image in the image data digitally converted by the ADC 20 after the recording operation is enabled by the first write enable signal WE1 from the controller 34 to be described later. The image data according to the scanning line is recorded and stored in the unit of the image line having the recording speed synchronized with the first clock CLK1, and the image data according to the scanning line is read by the first read enable signal RE1 from the controller 34 to be described later. Read speed synchronized with the second clock CLK2 having a clock speed 1/2 times that of the first clock CLK1 from the second PLL circuit 32, which reads the stored image data after the read operation is enabled. A first image memory composed of, for example, a line memory is read, and 24 indicates that the write operation is enabled by the second write enable signal WE2 from the controller 34, which will be described later. Through digitally converted image data A second read enable signal from the controller 34 to be described later is recorded and stored in the image line unit having a recording speed synchronized with the first clock CLK1 in accordance with the n + 1 th image scan line. A second image memory composed of, for example, a line memory which reads at a read speed synchronized with the second clock CLK2 from the second PLL circuit 32, which will be described later, with the read operation being enabled by RE2. Indicates.

여기서, 상기 제 1 및 제 2영상메모리(22,24)는 도 3에 도시된 바와 같이 입력되는 영상신호가 수평동기신호(H SYNC)에 동기되는 영상주사라인이 예컨대 가 - 나 - 다 - 라 - 마 - 바 - 사 - 아 - ...와 같이 입력되는 경우에, 그 제 1영상메모리(22)에서 제 1기록인에이블신호(WE1)에 의해 인에이블되어 예컨대 가 - 다 - 마 - 사 - ...와 같은 n번째의 영상주사라인이 기록되어 저장되도록 하고, 그 제 2영상메모리(24)에 대해서는 제 2기록인에이블신호(WE2)에 의해 인에이블되고서 예컨대 나 - 라 - 바 - 아 - ...와 같은 n+1번째의 영상주사라인이 기록되어 저장되도록 함과 더불어, 그 제 1 및 제 2영상메모리(22,24)가 모두 동일한 기간을 갖는 제 1 및 제 2독취인에이블신호(RE1,RE2)에 의해 인에이블되어 저장된 n번째의 영상주사라인과 n+1번째의 영상주사라인이 동시에 독취되도록 한다.Here, the first and second image memories 22 and 24 are image scan lines in which an input image signal is synchronized with a horizontal synchronization signal H SYNC, for example. -E-B-E-E-E-... When inputted as follows, it is enabled by the first write enable signal WE1 in the first image memory 22, for example. The nth image scanning line such as ... is recorded and stored, and the second image memory 24 is enabled by the second write enable signal WE2, for example. The first and second docks having the same time period as the first and second video memories 22 and 24 are recorded and stored, as well as the n + 1 th video scan line such as ... Even when the nth image scanning line and the n + 1th image scanning line enabled and stored by the enable signal RE1 and RE2 are simultaneously read, The.

또, 참조부호 26은 상기 제 1 및 제 2영상메모리(22,24)로부터 독취된 n번째와 n+1번째의 영상주사라인에 따른 영상데이터를 가산처리하여 그 평균치에 따른 영상데이터를 출력하는 가산부를 나타내고, 28은 상기 가산처리된 영상데이터를 제 2클럭(CLK2)에 동기적으로 아날로그변환하여 출력하는 DAC를 나타낸다.Further, reference numeral 26 denotes an addition process of the image data corresponding to the nth and n + 1th image scanning lines read out from the first and second image memories 22 and 24, and outputs image data according to the average value. An adder is shown, and 28 denotes a DAC for synchronously analog converting and outputting the added processed image data to the second clock CLK2.

그리고, 참조부호 30은 상기 입력되는 영상신호로부터의 수평/수직동기신호를 PLL동작하여 얻은 제 1클럭(CLK1)을 상기 ADC(20)와 제 1 및 제 2영상메모리(22,24)에 샘플링클럭 및 기록클럭으로서 공급하는 제 1PLL회로를 나타내고, 32는 상기 제 1클럭(CLK1)에 비해 1/2배의 클럭속도를 갖는 제 2클럭(CLK2)을 생성하여 상기 제 1 및 제 2영상메모리(22,24)와 DAC(28)에 독취클럭과 동기클럭으로서 공급하는 제 2PLL회로를 나타낸다.Reference numeral 30 is a sampling of the first clock CLK1 obtained by PLL operation of the horizontal / vertical synchronization signal from the input video signal to the ADC 20 and the first and second image memories 22 and 24. A first PLL circuit is provided as a clock and a write clock, and 32 denotes a second clock CLK2 having a clock speed 1/2 times that of the first clock CLK1 to generate the first and second image memories. A second PLL circuit for supplying (22, 24) and the DAC 28 as a read clock and a synchronous clock is shown.

또한, 참조부호 34는 상기 입력되는 영상신호로부터의 수평/수직동기신호에 동기되어 상기 제 1 및 제 2영상메모리(22,24)에 상기 영상데이터에서 n번째의 영상주사라인과 n+1번째의 영상주사라인의 영상데이터가 기록가능하도록 하는 제 1 및 제 2기록인에이블신호(WE1,WE2)를 발생함과 더불어, 그 n번째의 영상주사라인과 n+1번째의 영상주사라인의 영상데이터가 동시에 독취되도록 동일한 기간을 갖는 제 1 및 제 2독취인에이블신호(RE1,RE2)를 발생하는 제어부를 나타낸다.Further, reference numeral 34 denotes an nth image scan line and an n + 1st number of the image data in the first and second image memories 22 and 24 in synchronization with the horizontal / vertical synchronization signal from the input image signal. First and second recording enable signals WE1 and WE2 are generated to enable recording of the image data of the video scanning line of the video scanning line, and the video of the nth video scanning line and the n + 1th video scanning line. A control unit for generating first and second read enable signals RE1 and RE2 having the same period so that data is read simultaneously is shown.

이어, 상기한 바와 같이 이루어진 본 발명의 동작에 대해 도 2 및 도 3을 참조하여 상세히 설명한다.Next, the operation of the present invention made as described above will be described in detail with reference to FIGS. 2 and 3.

먼저, NTSC방식의 텔레비전방송신호와 같은 비월주사방식의 영상신호나 PC로부터의 VGA신호와 같은 순차주사방식의 영상신호가 도입되는 경우에, ADC(20)는 입력되는 영상신호를 제 1PLL회로(30)로부터의 제 1클럭(CLK1)에 동기되는 샘플링속도로 샘플링처리하여 예컨대 8비트로 이루어진 영상데이터로 데이터변환하게 되고, 제 1영상메모리(22)는 제어부(34)로부터의 제 1기록인에이블신호(WE1)에 의해 그 기록동작이 인에이블되어 상기 제 1클럭(CLK1)에 동기되는 기록속도로 상기 디지털변환된 예컨대 가 - 나 - 다 - 라 - 마 - 바 - 사 - 아 - ...와 같은 영상주사라인을 갖는 영상데이터에서 예컨대 가 - 다 - 마 - 사 - ...와 같은 n번째의 영상주사라인에 따른 영상데이터를 기록하여 저장(도 3 참조)하게 되고, 제 2영상메모리(24)는 상기 제어부(34)로부터의 제 2기록인에이블신호(WE2)에 의해 그 기록동작이 인에이블되고서 상기 제 1클럭(CLK1)에 동기되는 기록속도로 예컨대 나 - 라 - 바 - 아 - ...와 같은 n+1번째의 영상주사라인에 따른 영상데이터가 기록되어 저장(도 3 참조)되도록 한다.First, when an interlaced video signal such as an NTSC television signal or a sequential scan video signal such as a VGA signal from a PC is introduced, the ADC 20 converts the input video signal into a first PLC circuit ( Sampling is performed at a sampling rate synchronized with the first clock CLK1 from 30 to convert the data into, for example, 8-bit image data. The first image memory 22 enables the first recording enable from the control unit 34. The recording operation is enabled by the signal WE1, and the digital conversion is performed at the recording speed synchronized with the first clock CLK1, for example, Ga-I-D-La-Ma-Bar-Sa-Ah ... In the image data having an image scanning line such as, for example, the image data according to the nth image scanning line such as A-D-D-S-... is recorded and stored (see FIG. 3). 24 denotes a second recorder from the controller 34; The n + 1 th image scanning line, e.g., i-la-bar-ah -..., at a recording speed synchronized with the first clock CLK1 after the recording operation is enabled by the block signal WE2. Image data according to the present invention is recorded and stored (see FIG. 3).

그 상태에서, 상기 제어부(34)는 도 3에 도시된 바와 같이 상호 동일한 기간을 갖는 제 1 및 제 2독취인에이블신호(RE1,RE2)를 발생함에 의해, 상기 제 1 및 제 2영상메모리(22,24)는 상기 제 1 및 제 2독취인에이블신호(RE1,RE2)를 각각 공급받아 독취동작이 인에이블되고서 제 2PLL회로(32)로부터의 제 2클럭(CLK2)에 동기되는 독취속도로 각각 저장된 n번째와 n+1번째의 영상주사라인에 따른 영상데이터를 동시적으로 독취하게 되고, 가산부(26)는 상기 각각 독취된 n번째와 n+1번째의 영상주사라인에 따른 영상데이터를 가산처리하여 평균치를 갖는 영상데이터를 출력하게 된다.In this state, the control unit 34 generates the first and second read enable signals RE1 and RE2 having the same period as shown in FIG. 22 and 24 are supplied with the first and second read enable signals RE1 and RE2, respectively, and the read speed is synchronized with the second clock CLK2 from the second PLL circuit 32 after the read operation is enabled. The image data according to the n-th and n + 1-th image scanning lines stored respectively are simultaneously read, and the adder 26 reads the image according to the n-th and n + 1 th image scanning lines respectively read. The data is added to output image data having an average value.

그에 따라, 상기 가산부(26)에 의해 가산처리된 영상데이터는 데이터에 대한 보정이 이루어지면서 디지털노이즈가 저감되고서 DAC(28)에 의해 아날로그변환되어 화상구동신호로서 AMA구동수단(도시되지 않음)에 공급된다. 그 결과로, 스크린상에 구현되는 화상에 대한 플리커현상이 저감될 수 있게 된다.Accordingly, the image data added by the adder 26 is digitally reduced while the data is corrected, and is analog-converted by the DAC 28 to be AMA driving means (not shown) as an image drive signal. Is supplied. As a result, the flicker phenomenon on the image embodied on the screen can be reduced.

상기한 바와 같이 이루어진 본 발명에 따르면, AMA부재를 채용한 프로젝터에서 복수의 라인메모리를 통한 상호 다른 영상주사라인의 영상데이터가 상호 가산처리되어 평균치가 산출되어 출력되도록 함에 따라, 디지털노이즈가 저감됨과 더불어 플리커현상이 반감될 수 있다는 이점을 갖게 된다.According to the present invention made as described above, as the image data of different image scanning lines through a plurality of line memories in the projector employing the AMA member is added to each other so that the average value is calculated and outputted, digital noise is reduced and In addition, the flicker phenomenon can be halved.

Claims (1)

입력되는 영상신호를 샘플링하여 디지털변환하는 데이터변환수단(20)과,Data conversion means (20) for sampling and converting the input video signal; 상기 디지털변환된 영상데이터에서 n번째 영상주사라인의 영상데이터를 저장하는 제 1영상메모리수단(22),First image memory means (22) for storing image data of an nth image scanning line in the digitally converted image data; 상기 디지털변환된 영상데이터에서 n+1번째 영상주사라인의 영상데이터를 저장하는 제 2영상메모리수단(24),Second image memory means 24 for storing the image data of the n + 1 th image scanning line in the digitally converted image data; 상기 제 1 및 제 2영상메모리수단(22,24)으로부터 독취되는 n번째 영상주사라인의 영상데이터와 n+1번째 영상주사라인의 영상데이터를 가산처리하여 평균치를 갖는 영상데이터를 출력하는 데이터가산수단(26),The image data of the nth image scanning line read from the first and second image memory means 22 and 24 and the image data of the n + 1th image scanning line are added to output data having an average value. Means 26, 상기 데이터가산수단(26)을 통한 영상데이터를 아날로그변환하는 데이터역변환수단(28),Data inverse conversion means 28 for analog-converting image data through the data adding means 26, 상기 데이터변환수단(20)과 제 1 및 제 2영상메모리수단(22,24)에 영상샘플링과 데이터기록동작을 동기시키기 위한 제 1클럭(CLK1)을 발생시킴과 더불어, 상기 제 1 및 제 2영상메모리수단(22,24)과 데이터역변환수단(28)에 데이터독취동작과 아날로그변환동작을 동기시키기 위해 상기 제 1클럭(CLK1)에 비해 1/2배의 클럭속도를 갖는 제 2클럭(CLK2)을 발생하는 클럭발생수단(30,32) 및,The first and second clocks CLK1 are generated in the data conversion means 20 and the first and second image memory means 22, 24 to synchronize the image sampling and data writing operations. A second clock CLK2 having a clock speed 1/2 times that of the first clock CLK1 for synchronizing the data read operation and the analog conversion operation to the image memory means 22 and 24 and the data inverse conversion means 28; Clock generating means (30,32) for generating a), 상기 영상신호의 수평/수직동기신호에 동기되어 상기 제 1 및 제 2영상메모리수단(22,24)에 n번째와 n+1번째의 영상주사라인의 영상데이터가 각각 기록되고 독취되도록 하는 제 1 및 제 2기록인에이블신호(WE1,WE2)와 제 1 및 제 2독취인에이블신호(RE1,RE2)를 출력하는 제어수단(34)을 구비하여 구성된 것을 특징으로 하는 프로젝터의 영상데이터처리장치.A first to allow the image data of the nth and n + 1th image scanning lines to be recorded and read in the first and second image memory means 22 and 24, respectively, in synchronization with the horizontal / vertical synchronization signal of the image signal; And control means (34) for outputting second write enable signals (WE1, WE2) and first and second read enable signals (RE1, RE2).