KR100202683B1 - One-chip micro computer - Google Patents

Abstract

본 발명은 원칩 마이크로 컴퓨터에 관한 것으로, 종래 원칩 마이크로 컴퓨터의 레지스터는 초기화 동작시 데이타 버스가 부정상태이거나 제어신호(CS)가 동작하지 않기 때문에 리셋신호(RESET)에 의해 초기화되는 다수의 디플립플롭을 사용하게 되는데, 이에 따라 하드웨어의 크기가 커지는 문제가 있었다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a one-chip microcomputer, wherein a register of a conventional one-chip microcomputer is initialized by a reset signal RESET because a data bus is in an indeterminate state or a control signal CS does not operate during an initialization operation. There is a problem that the size of the hardware increases accordingly.

이에 본 발명은 어드레스 버스 및 데이타 버스와 각각 유기적으로 연결된 주변기능부, 중앙제어부, 롬저장부, 램저장부 및 포트와, 내부클럭(CLK)을 발생시키는 클럭발생기와, 상기 내부클럭(CLK)에 동기되어 내부리셋신호(RESET)를 발생시키는 래치와, 상기 내부리셋신호(RESET)가 인에이블일 경우 상기 내부클럭(CLK)을 분주시켜 내부 초기화 신호(IS1)(ISAccordingly, the present invention provides a clock generator for generating an internal clock (CLK), a peripheral function unit, a central controller, a ROM storage unit, a RAM storage unit and a port, which are organically connected to an address bus and a data bus, respectively. And an internal reset signal IS1 (IS) by dividing the internal clock CLK when the internal reset signal RESET is enabled and the internal clock CLK when the internal reset signal RESET is enabled.

2)를 발생시키는 분주회로부로 구성되는 원칩 마이크로 컴퓨터를 제공하는데, 이러한 본 발명은 원칩 마이크로 컴퓨터의 리셋시 리셋단이 없는 디플립플롭을 사용함으로써 하드웨어를 줄일 수 있고 디플립플롭의 로직 변경에 상관없이 분주회로의 출력변화로 레지스터의 초기치를 바꿀 수 있도록 함으로써 초기화를 용이하게 할 수 있는 효과가 있다.The present invention provides a one-chip microcomputer comprising a frequency divider circuit which generates 2). This invention can reduce hardware by using a flip-flop without a reset stage when resetting a one-chip microcomputer, and correlate with logic changes of the flip-flop. There is an effect that the initialization can be facilitated by allowing the initial value of the register to be changed by changing the output of the frequency divider circuit.

Description

원칩 마이크로 컴퓨터One chip micro computer

본 발명은 원칩 마이크로 컴퓨터에 관한 것으로, 특히 레지스터의 초기화에 용이하도록 한 한 원칩 마이크로 컴퓨터에 관한 것이다.The present invention relates to a one-chip microcomputer, and more particularly, to a one-chip microcomputer that facilitates the initialization of registers.

종래 원칩 마이크로 컴퓨터는 제1도에서와 같이, 주변기능부(1), 중앙제어부(2), 롬저장부(3), 램저장부(4) 및 포트(5)가 어드레스 버스(8) 및 데이타 버스(9)와 각각 유기적으로 연결되어 있고, 내부클럭(CLK)을 발생시키는 클럭발생기(6)와, 상기 주변기능부(1)와 중앙제어부(2) 및 포트(5)내의 다수의 특정 레지스트를 초기화시키는 내부리셋 신호(RESET)를 클럭(CLK)에 동기되어 발생시키는 래치(7)로 구성된다.In the conventional one-chip microcomputer, as shown in FIG. 1, the peripheral function unit 1, the central control unit 2, the ROM storage unit 3, the RAM storage unit 4 and the port 5 are connected to the address bus 8 and A clock generator 6 which is organically connected to the data bus 9 and generates an internal clock CLK, and a number of specific features in the peripheral function unit 1, the central control unit 2 and the port 5; And a latch 7 for generating an internal reset signal RESET for initializing the resist in synchronization with the clock CLK.

또한, 상기 주변기능부(1)와 중앙제어부(2) 및 포트(5)내 다수의 레지스터는 제2도에서와 같이, 데이타 버스(9)가 디입력단(D)에 인가되고 제어신호(CS)가 클럭단(CK)에 인가되며 내부리셋신호(RESET)에 의해 초기화되는 디플립플롭(10),...,(10n)으로 구성된다.In addition, a plurality of registers in the peripheral function unit 1, the central control unit 2 and the port 5, as shown in FIG. 2, the data bus 9 is applied to the de-input terminal D and the control signal CS ) Is applied to the clock stage CK and consists of the de-flop 10, ..., 10n initialized by the internal reset signal RESET.

이와같이 구성되는 종래 원칩 마이크로 컴퓨터의 동작은 다음과 같다.The operation of the conventional one-chip microcomputer configured as described above is as follows.

원칩 마이크로 컴퓨터에 전원이 인가되면 클럭포트(CP)를 통해 클럭이 인가되어 클럭 발생기(6)에서 내부클럭(CLK)을 발생시키며, 이와 동시에 리셋포트(RP)를 통해 리셋펄스가 인가되는데 래치(7)에서 이를 받고 내부클럭(CLK)에 동기되어 내부리셋신호(RESET)를 발생시킨다.When power is applied to the one-chip microcomputer, a clock is applied through the clock port CP to generate an internal clock CLK in the clock generator 6, and at the same time, a reset pulse is applied through the reset port RP. 7) it receives this and generates an internal reset signal RESET in synchronization with the internal clock CLK.

이 내부리셋신호(RESET)는 주변기능부(1)와 중앙제어부(2) 및 포트(5)내 다수의 특정 레지스터를1또는0으로 초기화시킨다.This internal reset signal (RESET) resets a number of specific registers in the peripheral function section (1), the central control section (2), and the port (5). One or 0 Initialize with.

이렇게 초기화가 이루어진 후, 중앙제어부(2)에서 나오는 어드레스가 어드레스 버스(8)를 거쳐 롬저장부(3)에 전달되면 롬저장부(3)내 특정번지의 데이타가 데이타 버스(9)를 통해 중앙제어부(2)로 들어가게 되고, 중앙제어부(2)에서 이를 해독 및 처리하여 주변기능부(1)에 명령을 전달하거나, 그 결과를 램저장부(4)에 저장 또는 포트(5)를 통해 출력한다.After the initialization is performed, when the address from the central control unit 2 is transferred to the ROM storage unit 3 via the address bus 8, data of a specific address in the ROM storage unit 3 is transferred through the data bus 9. The central control unit 2 enters the central control unit 2, and the central control unit 2 decodes and processes the command and transmits the command to the peripheral function unit 1, or stores the result in the RAM storage unit 4 or via the port 5 Output

이때, 상기 주변기능부(1)와 중앙제어부(2) 및 포트(5)내의 레지스터의 초기화가 이루어지지 않으면 시스템 자체가 오동작을 하기때문에 반드시 초기화가 이루어져야 한다.In this case, if the registers in the peripheral function unit 1, the central control unit 2, and the port 5 are not initialized, the system itself malfunctions.

그러나, 제2도에서와 같이 종래 원칩 마이크로 컴퓨터의 레지스터는, 초기화 동작시 데이타 버스(9)가 부정상태이거나 제어신호(CS)가 동작하지 않기 때문에 리셋신호(RESET)에 의해 초기화되는 디플립플롭(10),...,(10However, as shown in FIG. 2, the register of the conventional one-chip microcomputer is a flip-flop that is initialized by the reset signal RESET because the data bus 9 is in an indeterminate state or the control signal CS does not operate during the initialization operation. 10, ..., (10

n)을 사용함에 따라 하드웨어의 크기가 커지는 문제가 발생한다.As n) is used, the size of the hardware increases.

또한, 초기화의 내용에 따라 즉,1이나0으로 초기화 시킬때마다 리셋단(R)을 가진 디플립플롭(10),...,(10n)의 구성을 달리해야 하는 문제가 발생한다.In addition, depending on the contents of the initialization, One or 0 Whenever initialized with a problem occurs that the configuration of the flip-flop 10, ..., (10n) having a reset stage (R) has to be different.

본 발명은 상기와 같은 종래의 문제를 해결하기 위하여 창안된 것으로, 리셋시 리셋단이 없는 디플립플롭을 사용함으로써 하드웨어를 줄이고 디플립플롭의 로직 변경에 상관없이 분주회로의 출력변화로 레지스터의 초기치를 바꿀 수 있도록 함으로써 초기화를 용이하게 하도록 한 원칩 마이크로 컴퓨터를 제공함에 그 목적이 있다.The present invention was devised to solve the above-mentioned conventional problems, and by using a de-flop flop without a reset stage at the time of reset, the hardware is reduced and the initial value of the register is changed by the output change of the frequency divider circuit regardless of the logic change of the de-flop flop. It is an object of the present invention to provide a one-chip microcomputer that facilitates the initialization by allowing the to be changed.

제1도는 종래 원칩 마이크로 컴퓨터의 구성도.1 is a block diagram of a conventional one-chip microcomputer.

제2도는 원칩 마이크로 컴퓨터 레지스터의 구성도.2 is a block diagram of a one-chip microcomputer register.

제3도는 본 발명 원칩 마이크로 컴퓨터의 구성도.3 is a configuration diagram of the one-chip microcomputer of the present invention.

제4도는 원칩 마이크로 컴퓨터 레지스터의 구성도.4 is a schematic diagram of a one-chip microcomputer register.

제5도는 초기화가 이루어질 경우의 각부의 파형도.5 is a waveform diagram of each part when initialization is performed.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

110 : 주변기능부 120 : 중앙제어부110: peripheral function unit 120: central control unit

130 : 롬저장부 140 : 램저장부130: ROM storage unit 140: RAM storage unit

150 : 포트 160 : 클럭발생기150 port 160: clock generator

170 : 래치 180 : 어드레스 버스170: latch 180: address bus

190 : 데이타 버스 200 : 분주회로부190: data bus 200: frequency division circuit

210,...,210n : 디플립플롭 OR : 오아게이트210, ..., 210n: Deflip-flop OR: Oagate

상기와 같은 목적을 달성하기 위한 본 발명 원칩 마이크로 컴퓨터는 제3도에서와 같이, 어드레스 버스(180) 및 데이타 버스(190)와 각각 유기적으로 연결된 주변기능부(110), 중앙제어부(120), 롬저장부(130), 램저장부(140) 및 포트(150)와, 내부클럭(CLK)을 발생시키는 클럭발생기(160)와, 상기 내부클럭(CLK)에 동기되어 내부리셋신호(RESET)를 발생시키는 래치(170)와, 상기 내부리셋신호(RESET)가 인에이블일 경우 상기 내부클럭(CLK)을 분주시켜 내부 초기화신호(IS1)(IS2)를 발생시키는 분주회로부(200)로 구성된다.One-chip microcomputer of the present invention for achieving the above object, as shown in Figure 3, the peripheral function unit 110, the central control unit 120, organically connected to the address bus 180 and the data bus 190, respectively, ROM storage unit 130, RAM storage unit 140 and port 150, a clock generator 160 for generating an internal clock CLK, and an internal reset signal RESET in synchronization with the internal clock CLK. A latch 170 for generating a signal and a division circuit unit 200 for generating an internal initialization signal IS1 (IS2) by dividing the internal clock CLK when the internal reset signal RESET is enabled. .

또한, 상기 주변기능부와 중앙제어부 및 포트내의 레지스터는 제4도에서와 같이, 데이타 버스가 디입력단(D)에 인가되고 초기화신호(IS1) 및 제어신호(CS)의 논리합값을 클럭단(CK)에 인가받는 디플립플롭(210),...,(21In addition, as shown in FIG. 4, the peripheral function unit, the central control unit, and the registers in the port are provided with a data bus to the de-input terminal D, and a logic sum value of the initialization signal IS1 and the control signal CS is converted into a clock stage ( FF) applied to the flip-flop 210, ..., (21)

0n)으로 구성된다.0n).

이와같이 구성되는 본 발명 원칩 마이크로 컴퓨터의 동작 및 효과에 대하여 제3도 내지 제5도를 참조하여 상세히 설명하면 다음과 같다.The operation and effects of the one-chip microcomputer of the present invention configured as described above will be described in detail with reference to FIGS. 3 to 5 below.

원칩 마이크로 컴퓨터에 전원이 인가되면 클럭포트(CP)를 통해 클럭이 인가되어 클럭 발생기(160)에서 내부클럭(CLK)을 발생시키고, 이와 동시에 리셋포트(RP)를 통해 리셋펄스가 인가되는데 래치(7)에서 이를 받고 내부클럭(CLK)에 동기되어 내부리셋신호(RESET)를 발생시키며, 분주회로부(200)에서 내부리셋신호(RESET)가 인에이블일 경우 내부클럭(CLK)을 분주시켜 내부 초기화 신호(IS1)(IS2)를 발생시킨다.When power is applied to the one-chip microcomputer, the clock is applied through the clock port CP to generate the internal clock CLK in the clock generator 160, and at the same time, the reset pulse is applied through the reset port RP. 7) In response to this, the internal reset signal RESET is generated in synchronization with the internal clock CLK. When the internal reset signal RESET is enabled in the division circuit unit 200, the internal clock CLK is divided and initialized internally. Generate signal IS1 (IS2).

내부 초기화 신호(IS2)는 데이타 버스(190)를 구동시켜 펄스를 발생하게 한다. 즉, 데이타 버스(190)를 일정주기FF,OO으로 변화하게 한다.The internal initialization signal IS2 drives the data bus 190 to generate a pulse. That is, the data bus 190 is a constant period FF , OO To change.

다른 초기화 신호(IS1)는 내부 초기화 신호(IS2)에 의해 주변기능부(1)와 중앙제어부(2) 및 포트(5)내 다수의 특정 레지스터를1또는0으로 초기화시킨다.The other initialization signal IS1 uses a plurality of specific registers in the peripheral function unit 1, the central control unit 2, and the port 5 by the internal initialization signal IS2. One or 0 Initialize with

즉, 내부 초기화 신호(IS2)에 의해 데이타 버스(190)의 특정값을 레지스터에 저장시키는데, 이로써 제4도에서와 같이 리셋단이 없는 디플립플롭(210),...,(210n)을 사용할 수 있게 되어 하드웨어를 줄일 수 있게 된다.That is, a specific value of the data bus 190 is stored in a register by the internal initialization signal IS2. Thus, the flip-flops 210, ..., 210n without a reset stage as shown in FIG. It can be used to reduce hardware.

제5도는 초기화가 이루어질 경우의 타이밍도로써, 내부 초기화 신호(IS1)가 A와 같이 발생할 경우의 레지스터 초기치는FF이고 B와 같이 발생할 경우의 초기치는OO이다. 이렇게 초기화가 이루어진 후, 중앙제어부(120)에서 나오는 어드레스가 어드레스 버스(180)를 거쳐 롬저장부(130)에 전달되면 롬저장부(130)내 특정번지의 데이타가 데이타 버스(190)를 통해 중앙제어부(120)로 들어가게 되고, 중앙제어부(120)에서 이를 해독 및 처리하여 주변기능부(110)에 명령을 전달하거나, 그 결과를 램저장부(140)에 저장 또는 포트(150)를 통해 출력하는 등 초기화가 이루어진 후의 동작은 종래와 동일하다.5 is a timing diagram when initialization is performed, and the register initial value when the internal initialization signal IS1 occurs as A is shown in FIG. FF And the initial value when it occurs like B OO to be. After the initialization is performed, when the address from the central control unit 120 is transferred to the ROM storage unit 130 via the address bus 180, data of a specific address in the ROM storage unit 130 is transmitted through the data bus 190. The control unit 120 enters the central control unit 120, and the central control unit 120 decodes and processes it to transmit a command to the peripheral function unit 110, or stores the result in the RAM storage unit 140 or through the port 150. The operation after initialization such as outputting is the same as in the prior art.

상술한 바와 같이, 본 발명은 원칩 마이크로 컴퓨터의 리셋시 리셋단이 없는 디플립플롭을 사용함으로써 하드웨어를 줄이고 디플립플롭의 로직 변경에 상관없이 분주회로의 출력변화로 레지스터의 초기치를 바꿀 수 있도록 함으로써 초기화를 용이하게 할 수 있는 효과가 있다.As described above, the present invention reduces the hardware by using a flip-flop without a reset stage when the one-chip microcomputer is reset, thereby allowing the initial value of the register to be changed by the output change of the frequency divider circuit regardless of the logic change of the flip-flop. This has the effect of facilitating initialization.

Claims (2)

어드레스 버스 및 데이타 버스와 각각 유기적으로 연결된 주변기능부, 중앙제어부, 롬저장부, 램저장부 및 포트와, 내부클럭(CLK)을 발생시키는 클럭발생기와, 상기 내부클럭(CLK)에 동기되어 내부리셋신호(RESET)를 발생시키는 래치와, 상기 내부리셋신호(RESET)가 인에이블일 경우 상기 내부클럭(CLK)을 분주시켜 내부 초기화 신호(IS1)(IS2)를 발생시키는 분주회로부로 구성하여 된 것을 특징으로 하는 원칩 마이크로 컴퓨터.Peripheral function, central controller, ROM storage, RAM storage and port, organically connected with address bus and data bus, clock generator for generating internal clock (CLK), and internal clock in synchronization with internal clock (CLK). A latch for generating a reset signal RESET, and a division circuit unit for generating an internal initialization signal IS1 (IS2) by dividing the internal clock CLK when the internal reset signal RESET is enabled. One-chip microcomputer, characterized in that. 제1항에 있어서, 상기 주변기능부와 중앙제어부 및 포트내의 레지스터는 데이타 버스가 디입력단(D)에 인가되고 초기화신호(IS1) 및 제어신호(CS)의 논리합값을 클럭단(CK)에 인가받는 다수개의 디플립플롭으로 구성하여 된 것을 특징으로 하는 원칩 마이크로 컴퓨터.2. The register of claim 1, wherein the peripheral function unit, the central control unit, and the register in the port have a data bus applied to the de-input terminal D, and a logic sum of the initialization signal IS1 and the control signal CS to the clock terminal CK. A one-chip microcomputer, comprising a plurality of authorized flip-flops.