KR100201705B1 - The process for producing a normal polished wafer - Google Patents
The process for producing a normal polished wafer Download PDFInfo
- Publication number
- KR100201705B1 KR100201705B1 KR1019960026887A KR19960026887A KR100201705B1 KR 100201705 B1 KR100201705 B1 KR 100201705B1 KR 1019960026887 A KR1019960026887 A KR 1019960026887A KR 19960026887 A KR19960026887 A KR 19960026887A KR 100201705 B1 KR100201705 B1 KR 100201705B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- polishing
- etching
- cleaning
- polished
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
경면 연마 웨이퍼를 제조하는 공정에 있어서, 슬라이싱과 가장자리 라운딩을 거쳐서 절단된 웨이퍼의 한면 그리고 반대쪽 면을 래핑한 후에 한쪽 면 그리고 반대쪽 면을 에칭하여 손상층을 제거하고, 에칭 후에 웨이퍼의 한면 그리고 반대쪽 면을 폴리싱 및 세정하여 얻은 경면 연마 웨이퍼는 통상의 경면 연마 웨이퍼 제조방법과 다른 일련의 공정을 통하여 지름이 큰 웨이퍼의 공정 진행 및 품질의 유지의 문제를 해결하였다.In the process of manufacturing a mirror polished wafer, one side and the other side of the wafer cut through slicing and edge rounding are wrapped, and then one side and the other side are etched to remove the damage layer, and after etching, one side and the other side of the wafer. The mirror polished wafer obtained by polishing and cleaning was solved the problem of process progress and maintenance of quality of a large diameter wafer through a series of processes different from a conventional mirror polished wafer manufacturing method.
Description
본 발명은 경면 연마 웨이퍼(polished wafer)의 제조방법에 관한 것으로서, 더욱 상세하게는 큰 지름을 갖는 웨이퍼 제조시 카세트 단위로 웨이퍼를 제조하는 종래의 방법을 변형하여 웨이퍼를 낱장으로 처리함으로써, 보다 간편한 공정으로 큰 지름을 갖는 경면 연마 웨이퍼의 제조가 가능하게 하고 작은 공간에서도 품질이 우수한 웨이퍼를 제조할 수 있는 경면 연마 웨이퍼의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a polished wafer (polished wafer), and more particularly, by modifying the conventional method of manufacturing the wafer in cassette units when manufacturing a wafer having a large diameter, by processing the wafer in a single sheet, The present invention relates to a method for manufacturing a mirror polished wafer which enables the production of a mirror polished wafer having a large diameter and a wafer having excellent quality even in a small space.
일반적으로 반도체 소자의 제조시에 기판으로 주로 사용되는 실리콘 웨이퍼 제조방법은 다음과 같다.In general, a silicon wafer manufacturing method mainly used as a substrate in the manufacture of a semiconductor device is as follows.
우선 고순도의 다결정 실리콘 봉을 제조한 후에 쵸그랄스키(Czochralski: Cz) 결정성장법 또는 플로트 존(Float zone) 결정성장법에 의하여 단결정 실리콘 봉으로 성장시킨다. 성장된 단결정을 잘라내는 결정절단(crystal cropping)공정을 거친 후에 그 결정의 표면을 연삭(crystal grinding)한다. 실리콘 단결정은 벽개면(cleavage plane)을 가져서 소자 분리시에는 모든 회로를 벽개면에 대한 배열로 구성되어지므로 벽개면에 대한 절단(slicing)에 앞서 단결정 실리콘의 표면을 차후의 공정에서 기준이 되는 방향에 따라 평탄하게 하는 연삭작업을 실시한다.First, high-purity polycrystalline silicon rods are prepared, and then grown into single-crystal silicon rods by the Czochralski (Cz) crystal growth method or the float zone crystal growth method. The surface of the crystal is ground after a crystal cropping process in which the grown single crystal is cut. The silicon single crystal has a cleavage plane, and when the device is separated, all the circuits are arranged in the cleavage plane, so that the surface of the single crystal silicon is flat in the direction of reference in a subsequent process before slicing the cleavage plane. Carry out grinding work.
그리고 난 후에 단결정 봉을 원하는 결정면을 가진 웨이퍼로 절단하기에 앞서 소정의 방위를 나타내기 위하여 한 개 이상의 플랫(flats)을 형성하기 위하여 연마(flat grinding)하여 특정한 결정 방향 및 결정의 전기 전도성 타입을 결정한다. 그 후에 선택적으로 결정에칭(crystal etching)하고 웨이퍼라 불리는 박판으로 절단하는 공정인 슬라이싱(slicing)을 한다. 이 공정에서는 절단시에 소실되는 단결정 실리콘의 양이 최소가 되도록 주의해야 하며 이 결정 절단시 생긴 손상을 제거하기 위하여 웨이퍼의 가장자리를 라운딩(edge rounding)한다. 그리고 나서 웨이퍼 양면을 산화알루미늄(Al2O3)과 글리세린(glycerine)으로 처리하여 2μm 이하의 균일한 평면을 형성하는 래핑(lapping)공정을 행한다. 래핑공정은 웨이퍼의 표면과 가장자리 손상을 유발하여 오염된 상태로 만들게 된다. 이 손상된 부분은 화학적인 에칭(etching)공정을 거쳐서 제거한다. 웨이퍼 내부에 존재하는 불순물을 조절하여 원하는 전기 전도도를 얻기 위해 열처리(annealing)를 실시한다. 거울면과 같은 광택을 얻기 위하여 기계적 또는 화학적으로 폴리싱(polishing) 공정을 거친다. 웨이퍼의 두께와 표면 상태가 정해진 상태에 도달하게 되면 웨이퍼를 철저히 세척하여 표면의 결정 유무를 검사하고 최종검사에 합격한 웨이퍼만을 사용한다.Then, prior to cutting the single crystal rod into a wafer with the desired crystal plane, flat grinding is carried out to form one or more flats to show the desired orientation to obtain a specific crystal orientation and electrical conductivity type of crystal. Decide Thereafter, slicing, which is a process of selectively etching the wafer and cutting it into a thin plate called a wafer, is performed. In this process, care should be taken to minimize the amount of single crystal silicon lost during cutting, and rounding the edges of the wafer to remove damage caused by the crystal cutting. Then, both sides of the wafer are treated with aluminum oxide (Al 2 O 3 ) and glycerin (glycerine) to perform a lapping process to form a uniform plane of 2 μm or less. The lapping process causes damage to the wafer's surface and edges, resulting in contamination. This damaged portion is removed by a chemical etching process. Annealing is performed to control the impurities present in the wafer to obtain the desired electrical conductivity. In order to obtain a mirror-like gloss, a polishing process is performed mechanically or chemically. When the thickness and surface condition of the wafer reach a predetermined state, the wafer is thoroughly cleaned to inspect the surface for crystallization and only the wafer having passed the final inspection is used.
종래의 웨이퍼는 상기와 같은 공정 중에서 실리콘 단결정 봉의 슬라이싱과 가장자리 라운딩 이후에 100mm, 125mm, 150mm, 200mm 그리고 300mm의 지름을 갖도록 제조된다. 상기의 일련의 공정에서 웨이퍼는 25매 정도가 들어있는 카셋트(cassette)를 최소 단위로 하는 배취 타입(batch type)으로 공정이 진행되게 된다. 그 중에서 200mm와 300mm의 지름을 갖는 대구경 웨이퍼의 제조는 그 규모로 인하여 제조 공정을 진행하는데 있어서 주의를 요하므로 상당한 어려움을 겪고 있다. 그래서 큰 지름을 갖는 웨이퍼를 생산하는 경우, 우수한 품질의 웨이퍼를 생산하는 것에 저해 요인으로 작용하고 있는 실정이다.Conventional wafers are manufactured to have diameters of 100 mm, 125 mm, 150 mm, 200 mm and 300 mm after slicing and edge rounding of silicon single crystal rods in the above process. In the series of processes described above, the wafer is processed in a batch type having a minimum number of cassettes containing about 25 sheets. Among them, the manufacture of large-diameter wafers having diameters of 200 mm and 300 mm requires considerable attention because of their size, which requires attention in the manufacturing process. Therefore, in the case of producing a wafer having a large diameter, it is a situation that inhibits the production of a wafer of high quality.
본 발명의 목적은 보다 큰 지름을 갖는 웨이퍼를 종래의 방법에 비하여 간편하고 안정한 방법으로 제조하는 것이다.It is an object of the present invention to produce wafers with larger diameters in a simpler and more stable manner than conventional methods.
본 발명의 목적을 달성하기 위하여, 본 발명은 하기와 같은 구성을 갖는다.In order to achieve the object of the present invention, the present invention has the following configuration.
본 발명에 있어서, 실리콘 단결정을 절단하는 공정, 상기 절단된 결정을 연마하는 공정, 상기 연마된 결정을 슬라이싱하여 웨이퍼를 얻는 공정, 상기 웨이퍼를 가장자리 라운딩하는 공정, 가장자리 라운딩된 웨이퍼를 래핑하는 공정 그리고 상기 래핑한 웨이퍼를 에칭하는 공정, 에칭한 웨이퍼를 폴리싱하는 공정을 포함하는 경면 연마 웨이퍼의 제조방법에 있어서, 상기 웨이퍼의 래핑 공정 및/또는 폴리싱 공정은 웨이퍼를 낱장 단위로 진행하는 것을 특징으로 하는 경면 연마 웨이퍼의 제조방법을 제공한다.In the present invention, a process of cutting a silicon single crystal, grinding the cut crystal, slicing the polished crystal to obtain a wafer, edge rounding the wafer, lapping the edge rounded wafer and A method of manufacturing a mirror polished wafer comprising the step of etching the wrapped wafer and the step of polishing the etched wafer, wherein the lapping process and / or polishing process of the wafer is performed in sheets. Provided is a method of manufacturing a mirror polished wafer.
본 발명의 래핑공정은 상기 가장자리 연마된 웨이퍼의 한 쪽면을 먼저 연마하고 다른 쪽면을 연마하는 공정으로 연마한 웨이퍼의 한 쪽면을 에칭 및 세정하고 난 후에 다른 쪽면을 에칭 및 세정하는 공정을 포함하는 것이 더욱 바람직하다.The lapping process of the present invention includes the step of first polishing one side of the edge polished wafer and then polishing the other side, and then etching and cleaning one side of the polished wafer and then etching and cleaning the other side. More preferred.
이렇게 웨이퍼의 한면을 연마하고 다른 한면을 연마하여 만든 초평편 웨이퍼는 기계적인 연마에 의하여 웨이퍼의 양면에 손상층이 존재하게 된다. 세정하여 웨이퍼의 한면을 에칭장비를 이용하여 에칭 손상층을 제거한 후 반대쪽 면의 손상층을 같은 방법으로 에칭한 후 세정한다. 에칭 후 웨이퍼의 한면을 폴리싱한 후에 세정하여 경면 연마 웨이퍼를 제조한다.Thus, the ultra-flat wafer made by polishing one side of the wafer and the other side of the wafer has a damage layer on both sides of the wafer by mechanical polishing. After cleaning, one side of the wafer is removed using an etching apparatus, and then the damaged layer on the opposite side is etched and cleaned in the same manner. After etching, one side of the wafer is polished and then washed to prepare a mirror polished wafer.
그리고 폴리싱 공정은 상기 웨이퍼의 한 쪽면을 폴리싱 및 세정하고 난 후에 다른 쪽면을 폴리싱 및 세정하는 공정인 것이 바람직하다.The polishing process is preferably a process of polishing and cleaning one side of the wafer and then polishing and cleaning the other side.
또한 열처리와 에칭면에 손상공정(back side damage)을 포함하는 것이 더욱 바람직하다.It is further desirable to include back side damage to the heat treatment and etching surfaces.
본 발명은 웨이퍼의 지름이 200mm 이상인 경우에 바람직하다.This invention is preferable when the diameter of a wafer is 200 mm or more.
본 발명의 공정 중에서 웨이퍼의 세정, 열처리 등과 같은 공정은 종래의 방법으로 진행할 수 있다.Among the processes of the present invention, processes such as wafer cleaning, heat treatment, and the like may be performed by conventional methods.
[실시예]EXAMPLE
이하 본 발명의 바람직한 실시예를 제시한다. 그러나 하기한 실시예는 본 발명의 바람직한 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.Hereinafter, a preferred embodiment of the present invention. However, the following examples are only preferred embodiments of the present invention and the present invention is not limited to the following examples.
실시예 1Example 1
우선 실리콘 다결정으로부터 성장한 실리콘 단결정을 다이아몬드 분말이 코팅되어 있는 절단용 환상 톱날의 안쪽 부분을 이용하여 절단하고 절단된 결정은 왁스를 이용하거나 진공상태에서 원형 연마판에 붙인 다음 연마기로 연마하였다. 그 후에 연마된 결정을 정해진 두께의 박판으로 만드는 슬라이싱, 슬라이싱한 웨이퍼 가장자리의 손상층 생성 방지를 위한 가장자리 라운딩을 하였다. 그리고 난 후에 낱장의 웨이퍼의 한 쪽면을 그라인더를 이용하여 래핑한 후에 다른 쪽면을 래핑하였다. 손상층을 제거하기 위한 공정으로 웨이퍼 한쪽 면을 에칭 및 세정하고 다른 쪽면을 에칭 및 세정하였다. 폴리싱 공정으로 웨이퍼 한쪽 면을 폴리싱 및 세정한 후에 다른 쪽면을 폴리싱 및 세정하여 경면 연마 웨이퍼를 제조하였다.First, silicon single crystals grown from silicon polycrystals were cut using an inner portion of a cutting annular saw blade coated with diamond powder, and the cut crystals were polished using a wax or attached to a circular abrasive plate in vacuum and then polished with a polishing machine. Thereafter, slicing was carried out to make the polished crystals into thin plates of a predetermined thickness, and edge rounding was performed to prevent damage layer formation on the sliced wafer edges. Then one side of the sheet wafer was wrapped with a grinder followed by the other. The process for removing the damaged layer was etched and cleaned on one side of the wafer and the other side was etched and cleaned. After polishing and cleaning one side of the wafer by a polishing process, the other side was polished and cleaned to prepare a mirror polished wafer.
실시예 2Example 2
상기 실시예 1의 공정 중 에칭 및 세정 공정 후에 열처리한 것을 제외하고는 상기 실시예 1과 동일하게 실시하여 경면 연마 웨이퍼를 제작하였다.A mirror polished wafer was prepared in the same manner as in Example 1 except that the heat treatment was performed after the etching and cleaning processes in Example 1.
실시예 3Example 3
상기 실시예 1의 공정 중 에칭 및 세정 공정 후에 에칭면 손상공정을 한 것을 제외하고는 상기 실시예 1과 동일하게 실시하여 경면 연마 웨이퍼를 제작하였다.A mirror polished wafer was produced in the same manner as in Example 1 except that the etching surface damage process was performed after the etching and cleaning processes in Example 1.
비교예Comparative example
상기 실시예 1의 공정 중에서 래핑공정, 에칭, 세정 및 폴리싱 공정을 25개의 웨이퍼를 포함하는 카세트 단위로 진행한 것을 제외하고는 실시에 1과 동일하게 실시하여 경면 연마 웨이퍼를 제조하였다.A mirror polished wafer was prepared in the same manner as in Example 1 except that the lapping step, the etching, the cleaning and the polishing steps were carried out in a cassette unit including 25 wafers.
본 발명에 의하여 종래의 방법으로 제조되는 경면 연마 웨이퍼보다 간편한 공정으로 큰 지름을 갖는 경면 연마 웨이퍼가 간편한 공정에 의하여 가능하고 웨이퍼 지름이 점차 커지는 추세에 대응하여 작은 공간에서도 우수한 품질을 갖는 경면 연마 웨이퍼를 제조할 수 있다.According to the present invention, a mirror polished wafer having a larger diameter is available in a simpler process than a mirror polished wafer manufactured by a conventional method, and a mirror polished wafer having excellent quality in a small space in response to a trend in which the wafer diameter is gradually increased. Can be prepared.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026887A KR100201705B1 (en) | 1996-07-03 | 1996-07-03 | The process for producing a normal polished wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026887A KR100201705B1 (en) | 1996-07-03 | 1996-07-03 | The process for producing a normal polished wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980011977A KR980011977A (en) | 1998-04-30 |
KR100201705B1 true KR100201705B1 (en) | 1999-06-15 |
Family
ID=19465427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026887A KR100201705B1 (en) | 1996-07-03 | 1996-07-03 | The process for producing a normal polished wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100201705B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030030620A (en) * | 2001-10-12 | 2003-04-18 | 주식회사 실트론 | A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof |
KR20030031616A (en) * | 2001-10-15 | 2003-04-23 | 주식회사 실트론 | A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030052465A (en) * | 2001-12-21 | 2003-06-27 | 주식회사 실트론 | Method for fabricating of silicon wafer |
KR20030053084A (en) * | 2001-12-22 | 2003-06-28 | 주식회사 실트론 | Method for fabricating silicon wafer |
-
1996
- 1996-07-03 KR KR1019960026887A patent/KR100201705B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030030620A (en) * | 2001-10-12 | 2003-04-18 | 주식회사 실트론 | A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof |
KR20030031616A (en) * | 2001-10-15 | 2003-04-23 | 주식회사 실트론 | A Single Crystal Silicon Wafer having a gettering means and a Method for making thereof |
Also Published As
Publication number | Publication date |
---|---|
KR980011977A (en) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0221454B1 (en) | Method of producing wafers | |
JP2000235941A (en) | Semiconductor wafer, and manufacture thereof, and use of the same | |
JP2006222453A (en) | Silicon wafer, method for manufacturing the same, and soi wafer | |
JP2007053178A (en) | Method of manufacturing silicon wafer | |
JP2018027893A (en) | Production method of group iii nitride semiconductor single crystal | |
JPH0817163B2 (en) | Epitaxial wafer manufacturing method | |
JP2010034128A (en) | Production method of wafer and wafer obtained by this method | |
JP2023134420A (en) | Method for processing single crystal silicon ingot capable of improving lls ring/core pattern | |
KR100201705B1 (en) | The process for producing a normal polished wafer | |
KR102165589B1 (en) | Silicon wafer polishing method, silicon wafer manufacturing method and silicon wafer | |
US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
JP4224871B2 (en) | Manufacturing method of semiconductor substrate | |
KR101485830B1 (en) | Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof | |
JP7172878B2 (en) | Method for measuring resistivity of single crystal silicon | |
US20060194416A1 (en) | Method for producing single crystal ingot from which semiconductor wafer is sliced | |
KR100467909B1 (en) | Surface treatment method in chemical-mechanical polishing process of sapphire wafer | |
JP2607853B2 (en) | Silicon semiconductor wafer diffusion method and discrete substrate manufacturing method | |
JP7472546B2 (en) | Method for manufacturing piezoelectric oxide single crystal substrate | |
JP2002134521A (en) | Heat treatment method for silicon semiconductor substrate | |
KR20030053084A (en) | Method for fabricating silicon wafer | |
KR20020034475A (en) | Production method of semiconductor wafer | |
US20090311808A1 (en) | Method for producing semiconductor wafer | |
SU723986A1 (en) | Method of producing semiconductor epitaxial structures | |
KR20070094407A (en) | Method of manufacturing wafer | |
KR100864347B1 (en) | Method for producing silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020117 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |