KR100201385B1 - Attaching method of conductive ball, for chip size package - Google Patents

Attaching method of conductive ball, for chip size package Download PDF

Info

Publication number
KR100201385B1
KR100201385B1 KR1019950036168A KR19950036168A KR100201385B1 KR 100201385 B1 KR100201385 B1 KR 100201385B1 KR 1019950036168 A KR1019950036168 A KR 1019950036168A KR 19950036168 A KR19950036168 A KR 19950036168A KR 100201385 B1 KR100201385 B1 KR 100201385B1
Authority
KR
South Korea
Prior art keywords
conductive
attaching
chip
conductive ball
semiconductor chip
Prior art date
Application number
KR1019950036168A
Other languages
Korean (ko)
Other versions
KR970024034A (en
Inventor
조균용
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019950036168A priority Critical patent/KR100201385B1/en
Priority to JP8002100A priority patent/JP2691891B2/en
Publication of KR970024034A publication Critical patent/KR970024034A/en
Application granted granted Critical
Publication of KR100201385B1 publication Critical patent/KR100201385B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 사이즈 패키지용 도전성 볼의 부착방법에 관한 것이다. 도전성 볼의 부착방법은 반도체 칩의 패드에 도전성 에폭시를 도포하는 단계와; 상기 도전성 에폭시의 상부에 도전성 볼을 올려놓고, 상기 도전성 에폭시를 경화시키는 단계; 로 구성된다. 이러한 방법은 마스크 제작 및 제거 공정이 필요치 않으므로 전체 공정이 간단해지고, 마스크 제거시 발생되는 오염을 줄일 수 있다. 또한 웨이퍼 상태에서 도전성 볼을 부착하는 것이 아니고 칩 상태에서 패드에 부착할 수 있으므로 반도체 칩이 불량일 경우에는 처음부터 도전성 볼을 부착하지 않음으로써 칩 불량으로 인한 불필요한 비용의 발생을 방지할 수 있게 된다. 또한 칩 단위로 도전성 볼을 부착함으로써 불량 발생시 재 작업이 가능하게 된다.The present invention relates to a method for attaching conductive balls for chip size packages. The method of attaching the conductive balls includes applying a conductive epoxy to the pad of the semiconductor chip; Placing a conductive ball on top of the conductive epoxy and curing the conductive epoxy; It consists of. This method eliminates the need for mask fabrication and removal processes, which simplifies the overall process and reduces contamination during mask removal. In addition, since the conductive ball can be attached to the pad in the chip state instead of attaching the conductive ball in the wafer state, it is possible to prevent unnecessary costs due to chip defects by not attaching the conductive ball from the beginning when the semiconductor chip is defective. . In addition, by attaching conductive balls in chip units, rework is possible in the event of a failure.

Description

칩 사이즈 패키지용 도전성 볼의 부착방법How to attach conductive balls for chip size packages

제1도의 (a) 내지 (e)는 종래의 솔더 범프를 부착하는 방법과, 솔더 범프를 이용하여 반도체 칩을 인쇄회로기판에 장착하는 과정을 단계별로 각기 나타낸 단면도.(A) to (e) of FIG. 1 are cross-sectional views illustrating a conventional method of attaching solder bumps and a process of mounting a semiconductor chip on a printed circuit board using solder bumps.

제2도는 본 발명의 반도체 칩을 개략적으로 나타낸 사시도.2 is a perspective view schematically showing a semiconductor chip of the present invention.

제3도의 (a)내지 (c)는 본 발명의 일 실시례에 따른 도전성 볼의 부착방법과 도정성 볼을 이용하여 반도체 칩을 인쇄회로기판에 장착하는 과정을 단계별로 나타낸 단면도.3A to 3C are cross-sectional views illustrating a step of mounting a semiconductor chip on a printed circuit board using a conductive ball attaching method and a conductive ball according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

30 : 반도체 칩 32 : 패드30: semiconductor chip 32: pad

38 : 풋 프린트 34 : 도전성 에폭시38: footprint 34: conductive epoxy

36 : 도전성 볼 40 : 인쇄회로기판36: conductive ball 40: printed circuit board

본 발명은 칩 사이즈 패키지용 도전성 볼의 부착방법에 관한 것으로, 특히 패키지의 크기를 최소화함과 동시에 실장을 용이하게 할 수 있는 칩 사이즈 패키지용 도전성 볼의 부착방법에 관한 것이다.The present invention relates to a method for attaching a conductive ball for a chip size package, and more particularly, to a method for attaching a conductive ball for a chip size package that can be easily mounted while minimizing the size of the package.

종래에, 솔더 범프의 사용은 리플로우 공정(reflow process)에 의해 기판에 범프를 부착시키는 기술의 하나로서 특히, 패드 그리드 어레이 기판(pad grid array substrate)과 함께 사용하기에 유용하다. 솔더 범프를 제공하는 것과 리플로우될 때 솔더 범프가 함께 유출되어 패드 및 범프를 쇼트시키는 것을 방지하는 문제점 떼문에 종래 기술을 사용하는 솔더 패드의 밀도 또는 접근성(closeness)은 제한을 받게 된다.Conventionally, the use of solder bumps is one of the techniques for attaching bumps to a substrate by a reflow process, and is particularly useful for use with a pad grid array substrate. Due to the problem of providing solder bumps and preventing solder bumps from leaking out when they reflow, shortening the pads and bumps, the density or closeness of solder pads using the prior art is limited.

종래의 솔더 범프를 제공하는 방법에 대하여 제1를 참고로 하여 설명하면 다음과 같다.A method of providing a conventional solder bump is described below with reference to the first.

우선, 제1도의 (a)에 도시한 바와 같이 반도체 칩(10)의 패드(12)만을 오픈(open) 시킨 마스크(14)를 웨이퍼(도시되지 않음)위에 밀착시킨다. 이때 상기 마스크(14)의 두께는 만들고자하는 범프(16)의 높이에 부합되게 적절한 크기로 형성하게 된다.First, as shown in FIG. 1A, a mask 14 in which only the pad 12 of the semiconductor chip 10 is opened is brought into close contact with a wafer (not shown). At this time, the thickness of the mask 14 is formed to an appropriate size to match the height of the bump 16 to be made.

범프를 형성하는 방법은 제1도의 (b)에 도시한 바와 같이 증착(deposition)방식을 이용하여 반도체 칩(10)의 패드(12)위에 전도성 범프(16)를 형성한다. 그리고 상기 마스크(14)를 식각하여 제거하게 된다. 그러면, 상기 반도체 칩(10)상의 패드(12)위에는 제1도의 (c)에 도시한 바와 같이 전도성 범프(16)만이 형성된다.In the bump forming method, the conductive bumps 16 are formed on the pads 12 of the semiconductor chip 10 using a deposition method as shown in FIG. The mask 14 is etched and removed. Then, only the conductive bumps 16 are formed on the pad 12 on the semiconductor chip 10 as shown in FIG.

한편, 상기 전도성 범프(16)가 형성된 반도체 칩(10)을 뒤집어서 제1도의 (d)에 도시한 바와 같이 인쇄회로기판(printed circuit board)(20)상의 연결단자인 풋 프린트(foot print)(18)와 일치되도록 배설한 다음, 제1도의 (e)에 도시한 바와 같이 리플로우(reflow)와 같은 접합공정을 거쳐서 반도체 칩(10)과 인쇄회로기판(20)의 풋프린트(18)가 전도성 범프(16)에 의해 연결된다.On the other hand, as shown in (d) of FIG. 1, the semiconductor chip 10, on which the conductive bumps 16 are formed, is turned over, and a foot print, which is a connection terminal on a printed circuit board 20, 18) and then the footprint 18 of the semiconductor chip 10 and the printed circuit board 20 is subjected to a bonding process such as a reflow as shown in FIG. It is connected by conductive bumps 16.

그러나 상기와 같은 종래의 범프 형성공정은 웨이퍼 상태에서 이루어지므로 다음과 같은 단점을 가지고 있다.However, the conventional bump forming process as described above is performed in a wafer state and has the following disadvantages.

첫째, 범프가 반도체 칩에 일체로 형성되므로 불량의 반도체 칩이 발생될 경우 범프 전체를 교체하여야 하므로 원하지 않는 비용이 발생되게 된다.First, since the bumps are integrally formed on the semiconductor chip, when the defective semiconductor chip is generated, the entire bumps must be replaced, resulting in an unwanted cost.

둘째 , 마스크를 범프 형성 후 제거하여야 하므로 마스크 제거시 오염발생의 가능성이 크다.Second, since masks must be removed after bump formation, there is a high possibility of contamination during mask removal.

셋째, 범프의 제작 시 고가의 장비 및 정밀도가 요구된다.Third, expensive equipment and precision are required when manufacturing the bumps.

넷째, 불량 발생시 재 작업이 거의 불가능하다.Fourth, in the event of a defect, rework is almost impossible.

따라서 본 발명의 목적은 마스크를 사용하지 않고 도전성 볼을 부착함으로써 마스크 제작 및 제거공정을 하지 않게 되어 전체적인 공정이 간단한고, 마스크 제거 시 발생되는 오염도 줄일 수 있도록 한 칩 사이즈 패키지용 도전성 볼의 부착방법을 제공하려는 것이다.Therefore, an object of the present invention is to attach a conductive ball without using a mask to avoid the mask manufacturing and removal process, the overall process is simple, the method of attaching the conductive ball for a chip size package to reduce the contamination generated when removing the mask Is to provide.

본 발명의 다른 목적은 웨이퍼 상태에서 도전성 볼을 부착하지 않고 칩 상태에서 패드에 부착하도록 하는 것에 의해 반도체 칩이 불량일 경우에는 처음부터 도전성 볼을 부착하지 않음으로써 칩 불량으로 인한 불필요한 비용의 발생을 방지할 수 있도록 하려는 것이다.Another object of the present invention is to attach the pads in the chip state without attaching the conductive balls in the wafer state, so that if the semiconductor chip is defective, the unnecessary balls are not generated due to the chip defects. I want to prevent it.

본 발명의 또 다른 목적은 칩 단위로 도전성 볼을 부착함으로써 불량 발생 시 각칩 별로 재 작업을 할 수 있도록 하려는 것이다.Another object of the present invention is to attach the conductive balls in the chip unit to be able to rework for each chip when a defect occurs.

발명의 목적을 달성하기 위한 칩 사이즈 패키지용 도전성 볼의 부착방법은, 반도체 칩의 패드에 도전성 에폭시를 도포하는 단계와; 상기 도전성 에폭시의 상부에 도전성 볼을 올려놓고, 상기 도전성 에폭시를 경화시키는 단계로 구성되는 것을 특징으로 하는 칩 사이즈 패지지용 도전성 볼의 부착방법이 제공된다.A method of attaching a conductive ball for a chip size package to achieve the object of the invention comprises the steps of applying a conductive epoxy to the pad of the semiconductor chip; The conductive ball is placed on top of the conductive epoxy, and the method of attaching the conductive ball for chip size packaging is characterized in that it comprises a step of curing the conductive epoxy.

이하, 첨부된 도면을 참고로 하여 본 발명의 칩 사이즈 패키지용 도전성 볼의 부착방법의 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the attachment method of the conductive ball for a chip size package of the present invention in detail.

제2도는 절단이 완료된 양품의 반도체 칩(30)의 개략적인 사시도이다. 제2도에 도시한 바와 같이 발명의 실시예에 적용될 반도체 칩(30)의 상부에는 일정한 간격을 두고 패드(32)가 형성된다. 사이 패드(32)는 반도체 칩(30)의 양단에 각기 형성된다.2 is a schematic perspective view of the good-quality semiconductor chip 30 which has been cut. As shown in FIG. 2, pads 32 are formed on the semiconductor chip 30 to be applied to the embodiment of the present invention at regular intervals. The si pads 32 are formed at both ends of the semiconductor chip 30, respectively.

이와 같이 구성된 반도체 칩(30)에 대하여 본 발명에서는 다음과 같은 방법으로 도전성 볼을 부착하게 된다.In the present invention, the conductive ball is attached to the semiconductor chip 30 configured as described above in the following manner.

제3도의 (a) 내지 (c)는 본 발명의 칩 사이즈 패키지용 도전성 볼의 부착방법을 단계적으로 나타낸 도면이다. 여기서 제3도의 (a)는 본 발명의 요부인 도전성 볼을 부착하는 방법을 설명하기 위한 것익, 제3도의 (b) 및 (c)는 본 발명에 의하여 부착된 도전성 볼을 이용하여 반도체 칩을 인쇄회로기판에 부착되는 과정을 참고적으로 설명하기 위한 것이다.(A)-(c) of FIG. 3 is a figure showing the step of attaching the conductive ball for the chip size package of the present invention step by step. Here, Figure 3 (a) is for explaining a method for attaching the conductive ball which is the main part of the present invention, Figure 3 (b) and (c) is a semiconductor chip using the conductive ball attached by the present invention. It is for explaining the process of being attached to the printed circuit board for reference.

제3도의 (a)에 도시한 바와 같이 반도체 칩(30)상에 형성된 패드(32)위에 에폭시 공급장치(도시되지 않음)로부터 소정량의 도전성 에폭시(conductive epoxy)(34)를 공급받아서 주입하게 된다. 이때 주입방식은 도팅(dotting) 방식을 사용하게 된다. 상기 도전성 에폭시(34)는 금(Au), 은(Ag) 또는 이들의 혼합물 중의 어느 하나를 포함하는것이 바람직하다.As shown in FIG. 3A, a predetermined amount of conductive epoxy 34 is supplied from an epoxy supply device (not shown) onto the pad 32 formed on the semiconductor chip 30. do. At this time, the injection method uses a dotting method. The conductive epoxy 34 preferably includes any one of gold (Au), silver (Ag), or a mixture thereof.

그리고 도전성 에폭시(34)위에 도전성 볼(36)을 올려 놓은 후 상기 도전성 에폭시(34)를 경화시키게 된다. 상기 도전성 볼(36)은 주석(Sn), 납(Pb), 주석과 납의 합금중의 어느 하나로 구성된다. 여기서 상기 도전성 볼(36)은 주석이 60∼95%로 이루어지고 납이 40∼50%로 이루어진 합금을 사용하는 것이 바람직하다.Then, the conductive ball 36 is placed on the conductive epoxy 34 to cure the conductive epoxy 34. The conductive ball 36 is made of any one of tin (Sn), lead (Pb), and an alloy of tin and lead. The conductive ball 36 is preferably made of an alloy consisting of 60 to 95% tin and 40 to 50% lead.

상기 경화단계에서 상기 도전성 볼(36)은 용응되지 않고 단지 도전성 에폭시(34)만이 경화되도록 한다. 즉 도전성 에폭시(34)의 경화온도가 도전성 볼(36)의 용융온도 보다 낮도록 한다. 본 발명의 실시례에서는 상기 도전성 에폭시(34)의 경화온도를 125 내지 175℃로 하고, 상기 도전성 볼(36)의 용융온도는 170 내지 260℃로 한다.In the curing step, the conductive balls 36 are not melted and only the conductive epoxy 34 is cured. In other words, the curing temperature of the conductive epoxy 34 is lower than the melting temperature of the conductive ball 36. In the embodiment of the present invention, the curing temperature of the conductive epoxy 34 is 125 to 175 ° C, and the melting temperature of the conductive ball 36 is 170 to 260 ° C.

한편, 이와 같이 본 발명에 의하여 도전성 볼이 부착된 반도체 칩을 인쇄회로기판에 장착함에 있어서는 제3도의 (b)에 도시한 바와 같이 상기 도전성 볼(36)이 부착된 반도체 칩(30)을 뒤집어서 인쇄회로기판(40)의 연결단자인 풋 프린트(38)와 일치되도록 배설하고, 리플로우(reflow)공정 등과 같은 접합공정을 거쳐 반도체 칩(30)과 인쇄회로기판(40)이 도전성 볼(36)을 통하여 접합되도록 하는 것이다.Meanwhile, in mounting the semiconductor chip with conductive balls to the printed circuit board according to the present invention, the semiconductor chip 30 with the conductive balls 36 is turned upside down as shown in FIG. The semiconductor chip 30 and the printed circuit board 40 may be electrically conductive balls 36 through a bonding process such as a reflow process and the like, so as to be matched with the footprint 38, which is a connection terminal of the printed circuit board 40. ) To be joined.

상기와 같이 본 발명에 의한 칩 사이즈 패키지용 도전성 볼의 부착방법에 의하면 마스크 제작 및 제거공정을 하지 않게 되므로 전체적인 공정이 간단하고, 마스크 제거시 발생되는 오염도 줄일 수 있다. 또한 웨이퍼 상태에서 도전성 볼을 부착하는 것이 아니고 칩 상태에서 패드에 부착할 수 있으므로 반도체 칩이 불량일 경우에는 처음부터 도전성 볼을 부착하지 않음으로써 칩 불량으로 인한 불필요한 비용의 발생을 방지할 수 있게 된다. 또한 칩 단위로 도전성 볼을 부착함으로써 불량 발생 시 재 작업이 가능하게 된다.As described above, according to the method for attaching the conductive balls for chip size package according to the present invention, the mask fabrication and removal process is not performed, and thus, the overall process is simple, and contamination generated during mask removal can be reduced. In addition, since the conductive ball can be attached to the pad in the chip state instead of attaching the conductive ball in the wafer state, it is possible to prevent unnecessary costs due to chip defects by not attaching the conductive ball from the beginning when the semiconductor chip is defective. . In addition, by attaching conductive balls on a chip basis, rework is possible when a defect occurs.

Claims (6)

반도체 칩의 패드에 도전성 에폭시를 도포하는 단계와; 상기 도전성 에폭시의 상부에 도전성 볼을 올려놓고, 상기 도전성 에폭시를 경화시키는 단계로 구성되는 것을 특징으로 하는 칩 사이즈 패키지용 도전성 볼의 부착방법.Applying a conductive epoxy to the pad of the semiconductor chip; Putting a conductive ball on top of the conductive epoxy, the method of attaching a conductive ball for a chip size package, characterized in that consisting of curing the conductive epoxy. 제1항에 있어서, 상기 도전성 에폭시는 그 경화온도가 도전성 볼의 용융 온도보다 낮은 것을 특징으로 하는 칩 사이즈 패키지용 도전성 볼의 부착방법.The method for attaching conductive balls for chip size packages according to claim 1, wherein the conductive epoxy has a curing temperature lower than the melting temperature of the conductive balls. 제1항에 있어서, 상기 도전성 에폭시는 금, 은 또는 이들의 혼합물 중의 어느 하나를 포함하는 것을 특징으로 하는 칩 사이즈 패키지용 도전성 볼의 부착방법.The method of claim 1, wherein the conductive epoxy comprises any one of gold, silver, or a mixture thereof. 제1항 또는 제2항에 있어서, 상기 도전성 에폭시의 경화온도는 125 내지 175℃ 인 것을 특징으로 하는 칩 사이즈 패키지용 도전성 볼의 부착방법.The method of claim 1 or 2, wherein the curing temperature of the conductive epoxy is 125 to 175 ° C. 제1항에 있어서, 상기 도전성 볼은 주석, 납 또는 이들의 혼합물로 이루어진 것을 특징으로 하는 칩 사이즈 패키지용 도전성 볼의 부착방법.The method of claim 1, wherein the conductive ball is made of tin, lead, or a mixture thereof. 제1항 또는 제2항에 있어서, 상기 도전성 볼은 용융온도가 170 내지 260℃인 것을 특징으로 하는 칩 사이즈 패키지용 도전성 볼의 부착방법.The method of claim 1 or 2, wherein the conductive ball has a melting temperature of 170 to 260 ° C.
KR1019950036168A 1995-10-19 1995-10-19 Attaching method of conductive ball, for chip size package KR100201385B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950036168A KR100201385B1 (en) 1995-10-19 1995-10-19 Attaching method of conductive ball, for chip size package
JP8002100A JP2691891B2 (en) 1995-10-19 1996-01-10 Electrical connection structure between semiconductor chip and printed circuit board and method for connecting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036168A KR100201385B1 (en) 1995-10-19 1995-10-19 Attaching method of conductive ball, for chip size package

Publications (2)

Publication Number Publication Date
KR970024034A KR970024034A (en) 1997-05-30
KR100201385B1 true KR100201385B1 (en) 1999-06-15

Family

ID=19430681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036168A KR100201385B1 (en) 1995-10-19 1995-10-19 Attaching method of conductive ball, for chip size package

Country Status (2)

Country Link
JP (1) JP2691891B2 (en)
KR (1) KR100201385B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445296B1 (en) * 2002-07-22 2004-08-21 주식회사 플렉시스 Flip Chip On Film And The Fabricating Method Thereof
US11023394B2 (en) * 2019-02-19 2021-06-01 Western Digital Technologies, Inc. Socket interconnector with compressible ball contacts for high pad count memory cards

Also Published As

Publication number Publication date
JPH09129681A (en) 1997-05-16
JP2691891B2 (en) 1997-12-17
KR970024034A (en) 1997-05-30

Similar Documents

Publication Publication Date Title
JP3142723B2 (en) Semiconductor device and manufacturing method thereof
US6555921B2 (en) Semiconductor package
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
KR100294958B1 (en) Mounting structure for one or more semiconductor devices
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
US7224073B2 (en) Substrate for solder joint
TWI534915B (en) Bump-on-lead flip chip interconnection
US6550666B2 (en) Method for forming a flip chip on leadframe semiconductor package
US6204558B1 (en) Two ball bump
US6849955B2 (en) High density integrated circuit packages and method for the same
US20030122253A1 (en) Wafer levelpackaging and chip structure
US20020089836A1 (en) Injection molded underfill package and method of assembly
KR100648039B1 (en) method of forming solder ball and related fabrication and structure of semiconductor package using the method
KR100201385B1 (en) Attaching method of conductive ball, for chip size package
KR100884192B1 (en) Manufacturing method of semiconductor package
KR100691000B1 (en) Method for fabricating wafer level package
KR100318293B1 (en) Flip chip semiconductor package and manufacturing method thereof
KR100343454B1 (en) Wafer level package
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
JPH09283555A (en) Mounting structure of semiconductor chip, manufacture of semiconductor package and semiconductor package
JPH11297750A (en) Semiconductor device, manufacture thereof, and mounting of the semiconductor device
KR100403352B1 (en) Solder paste wafer level package and fabrication method thereof
WO2001097580A1 (en) Electronic device and method of manufacturing the electronic device
KR20000074804A (en) Manufacturing method for ball grid array package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee