KR100200298B1

KR100200298B1 - Capacitor device fabrication method of semiconductor

Info

Publication number: KR100200298B1
Application number: KR1019950039166A
Authority: KR
Inventors: 임찬
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1995-11-01
Filing date: 1995-11-01
Publication date: 1999-06-15
Also published as: KR970030815A

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 본 발명은 반도체 기억소자인 디램에서 단위면적당 캐패시터의 용량을 증대시키기 위하여, 저온에서 텅스텐실사이드의 약간 량을 비정질실리콘의 상부에 분사하고, 열처리하여 반구형 실리콘 전극을 형성하므로써, 저장전극의 표면적을 증대시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. The present invention provides a method of manufacturing a semiconductor memory device, in which a small amount of tungsten silicide is injected onto an amorphous silicon at a low temperature in order to increase the capacity of a capacitor per unit area. By forming a hemispherical silicon electrode, the surface area of the storage electrode is increased.

Description

반도체소자의 캐패시터 제조방법Capacitor Manufacturing Method of Semiconductor Device

제1a도 내지 제1d도는 종래의 기술에 의하여 형성된 반도체소자의 캐패시터를 도시한 단면도.1A to 1D are cross-sectional views showing capacitors of semiconductor devices formed by conventional techniques.

제2a도 내지 제2d도는 본 발명의 실시예에 의한 반도체소자의 캐패시터 제조 방법을 도시한 단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘기판 2 : 소자분리막1: silicon substrate 2: device isolation film

3 : 게이트산화막 4 : 워드라인3: gate oxide film 4: word line

5 : 소오스/드레인 6 : 전연막5: source / drain 6: smoke screen

7 : 제1 실리콘층 8 : 제2 실리콘층7: first silicon layer 8: second silicon layer

9 : 비정질실리콘층 11 : 저장전극9: amorphous silicon layer 11: storage electrode

10 : 실리콘핵 12 : 텅스텐실리사이드핵10 silicon core 12 tungsten silicide core

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 반도체 기억소자인 DRAM에서 단위면적당 캐패시터 용량을 증대시키기 위하여, 텅스텐실리사이드의 약간 량을 비정질실리콘의 상부에 시드로서 형성하고, 열처리하여 반구형 실리콘 전극을 형성하므로써, 저장전극의 표면적을 증가시키기 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a capacitor of a semiconductor device. In particular, in order to increase the capacity of a capacitor per unit area in a DRAM, which is a semiconductor memory device, a small amount of tungsten silicide is formed as a seed on top of amorphous silicon, and heat treated to form a hemispherical silicon electrode. The present invention relates to a method for manufacturing a capacitor of a semiconductor device by increasing the surface area of the storage electrode.

반도체 소자가 고집적화됨에 따라 상대적으로 셀 사이즈가 작아지고 이로 인하여 저장전극이 차지하는 면적이 줄어든다. 이와 같이 좁은 면적에서 반도체 소자의 동작에 필요한 전하용량을 확보하기 위하여 유전상수가 높은 물질을 유전막으로 사용하거나, 유전막의 두께를 얇게 하거나 또는 저장전극의 표면적을 증가시키는 등의 방법이 있다.As the semiconductor devices are highly integrated, the cell size is relatively smaller, which reduces the area occupied by the storage electrodes. In order to secure the charge capacity required for the operation of the semiconductor device in such a small area, there is a method of using a material having a high dielectric constant as the dielectric film, reducing the thickness of the dielectric film, or increasing the surface area of the storage electrode.

상기 저장전극의 표면적을 증가시키는 방법으로 저장전극의 표면에 반구형 실리콘을 형성하는 시딩방법(seeding method)이 있다.As a method of increasing the surface area of the storage electrode, there is a seeding method of forming hemispherical silicon on the surface of the storage electrode.

제1a도 내지 제1d도는 종래의 시딩 방법으로 디램 셀의 캐패시터를 제조하는 단계를 도시한 단면도이다.1A to 1D are cross-sectional views illustrating steps of manufacturing a capacitor of a DRAM cell by a conventional seeding method.

제1a도는 실리콘기판(1)의 일정부분에 소자분리산화막(2)을 형성하고, 게이트산화막(3), 워드라인(4), 소오스/드레인(5)이 구비되는 모스전계효과트랜지스터를 형성한 다음, 전체 구조의 상부에 평탄화용 절연층(6)을 형성하고, 소오스/드레인(5)이 노출되는 콘택홀을 형성한 후, 전체 구조의 상부에 불순물이 도프된 제1 실리콘층(7)을 형성한 단면도이다.1A shows a device isolation oxide film 2 formed on a portion of a silicon substrate 1, and a MOS field effect transistor having a gate oxide film 3, a word line 4, and a source / drain 5 formed thereon. Next, the planarization insulating layer 6 is formed on the upper part of the entire structure, the contact hole exposing the source / drain 5 is formed, and then the first silicon layer 7 doped with impurities is formed on the upper part of the entire structure. The cross section is formed.

제1b도는 상기 제1 실리콘층(7)의 상부에 언도프된 제2 실리콘층(8)을 일정두께로 형성한 단면도이다.FIG. 1B is a cross-sectional view in which the undoped second silicon layer 8 is formed to have a predetermined thickness on the first silicon layer 7.

제1c도는 상기 제2 실리콘층(8)의 상부에 비정질실리콘층(9)을 형성하고, 580~585℃의 온도와, 저압에서 실리콘 소오스 기체, 예를 들어 SiH₄또는 Si₂H₆를 약간량 분사시켜 상기 비정질실리콘(3)의 표면에 실리콘핵(10)을 형성한 단면도이다.FIG. 1C illustrates the formation of an amorphous silicon layer 9 on top of the second silicon layer 8 and slightly lowers the silicon source gas such as SiH ₄ or Si ₂ H ₆ at a temperature of 580 to 585 ° C. and low pressure. It is sectional drawing in which the silicon nucleus 10 was formed in the surface of the said amorphous silicon 3 by spraying the quantity.

제1d도는 상기의 기판(1)을 불활성 기체를 주입시키면서 열처리하므로써, 제1 실리콘층(7)에 도프된 불순물이 제2 실리콘층(8), 비정질실리콘층(9)으로 확산되어 적절한 전기저항을 갖게 되고, 상기 핵(10)이 성장하여 표면이 반구형인 저장전극(11)을 형성한 단면도이다.FIG. 1D illustrates that the impurity doped in the first silicon layer 7 diffuses into the second silicon layer 8 and the amorphous silicon layer 9 by injecting an inert gas into the substrate 1 and heat-treating it. Is a cross-sectional view of the nucleus 10 growing to form a hemispherical storage electrode 11.

참고로, 상기 저장전극(11)의 상부에 유전체막과 플레이트전극을 차례로 증착하여 캐패시터를 형성한다.For reference, a capacitor is formed by sequentially depositing a dielectric film and a plate electrode on the storage electrode 11.

그러나, 종래의 시딩방법으로 형성된 캐패시터는 실리콘 소오스 기체를 550℃ 이상의 고온에서 분사하여 핵을 형성하므로, 비정질실리콘이 결정화되어 반구형 실리콘의 생성이 기판 전체에 균일하지 못하고, 분사된 실리콘이 비정질실리콘에 흡착되어 핵을 형성하기가 어려운 문제점이 있다.However, since the capacitor formed by the conventional seeding method forms a nucleus by injecting a silicon source gas at a high temperature of 550 ° C. or higher, amorphous silicon is crystallized, so that the production of hemispherical silicon is not uniform throughout the substrate, and the injected silicon is deposited on the amorphous silicon. There is a problem that it is difficult to form a nucleus by adsorption.

따라서, 본 발명의 목적은 핵의 형성을 용이하게 하고, 기판 전체에 반구형 실리콘을 균일하게 생성하기 위하여, 저온에서 텅스텐실리사이드를 비정질실리콘의 상부에 형성하고, 열처리하여 반구형 실리콘 전극을 형성하는 반도체소자의 캐패시터 제조 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to form a hemispherical silicon electrode by forming tungsten silicide on top of the amorphous silicon at low temperature and heat treatment to facilitate the formation of the nucleus and uniformly generate hemispherical silicon throughout the substrate. It is an object of the present invention to provide a method for manufacturing a capacitor.

상기 목적을 달성하기 위한 본 발명의 반도체소자의 캐패시터 제조 방법은 실리콘기판에 소자분리산화막과, 게이트산화막, 워드라인, 소오스/드레인이 구비되는 모스전계효과트랜지스터를 형성하고, 전체 구조의 상부에 평탄화용 절연층을 형성하는 단계와,The method of manufacturing a capacitor of a semiconductor device of the present invention for achieving the above object is to form a MOS field effect transistor having a device isolation oxide film, a gate oxide film, a word line, a source / drain on a silicon substrate, and planarization on top of the entire structure. Forming the insulating layer for

상기 소오스/드레인이 노출되는 콘택홀을 형성하는 단계와,Forming a contact hole through which the source / drain is exposed;

그 상부에 비정질실리콘층을 형성하는 단계와,Forming an amorphous silicon layer thereon;

상기 비정질실리콘층 표면에 형성된 자연산화막을 제거하는 단계와,Removing the natural oxide film formed on the surface of the amorphous silicon layer;

상기 비정질실리콘층 표면에 텅스텐실리사이드 핵을 형성하는 단계와,Forming a tungsten silicide nucleus on the surface of the amorphous silicon layer;

열처리공정으로 표면이 반구형인 저장전극을 형성하는 단계를 포함하는 것을 특징으로 한다.And forming a storage electrode having a hemispherical surface in the heat treatment process.

본 발명에 의하면, 비정질실리콘과 구성성분에 차이가 있는 텅스텐실리사이드를 저온에서 분사하여 시드(seed)를 형성하므로써, 공정을 용이하게 한다.According to the present invention, a process is facilitated by spraying tungsten silicide having a difference between amorphous silicon and constituents at a low temperature to form a seed.

이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

제2a도 내지 제2d도는 본 발명의 실시예에 따라 반도체 소자의 캐패시터 제조 단계를 도시한 단면도이다.2A through 2D are cross-sectional views illustrating capacitor manufacturing steps of a semiconductor device in accordance with an embodiment of the present invention.

제2a도는 실리콘기판(1)의 일정부분에 소자분리산화막(2)을 형성하고, 게이트산화막(3), 워드라인(4), 소오스/드레인(5)이 구비되는 모스전계효과트랜지스터를 형성한 다음, 전체 구조의 상부에 평탄화용 절연층(6)을 형성한 단면도이다.2A shows a device isolation oxide film 2 formed on a portion of a silicon substrate 1, and a MOS field effect transistor having a gate oxide film 3, a word line 4, and a source / drain 5 formed thereon. Next, it is sectional drawing in which the planarization insulating layer 6 was formed in the upper part of the whole structure.

제2b도는 소오스/드레인(5)이 노출되는 콘택홀을 형성하고, 그 상부에 450~550℃의 온도에서 SiH₄, 또는 Si₂H₆를 사용하여 1×10¹⁷/㎠ ~ 2×10²¹/㎠ 정도의 불순물이 도프된 비정질실리콘층(9)을 형성하고, 습식식각으로 상기 비정질실리콘층(9)의 표면에 형성된 자연산화막(도시하지 않음)을제거한 단면도이다.FIG. 2b shows a contact hole through which the source / drain 5 is exposed, and using SiH ₄ or Si ₂ H ₆ at a temperature of 450 to 550 ° C. on the top thereof, 1 × 10 ¹⁷ / cm 2 to 2 × 10 ^21. A cross-sectional view of forming an amorphous silicon layer 9 doped with impurities of about / cm 2 and removing a natural oxide film (not shown) formed on the surface of the amorphous silicon layer 9 by wet etching.

이때, 습식식각 대신에 불화수소, 탈이온수 및 오존(ozone)을 혼합한 기상상태의 물질을 이용하여 자연산화막을 제거할 수도 있다. 이 경우에 비정질실리콘층(9) 표면이 일부식각되므로 자연산화막이 없는 비정질실리콘층을 형성하는데 매우 효과적이다.In this case, the natural oxide layer may be removed using a gaseous substance in which hydrogen fluoride, deionized water, and ozone are mixed instead of wet etching. In this case, since the surface of the amorphous silicon layer 9 is partially etched, it is very effective to form an amorphous silicon layer without a natural oxide film.

제2c도는 상기 비정질실리콘층(9)의 표면에 SiH₂Cl₂와 WF₆의 혼합가스나, 또는 SiH₄와 WF₆의 혼합가스를 약간량 분사하여 텅스텐실리사이드 핵(12)을 형성한 단면도이다.FIG. 2C is a cross-sectional view of the tungsten silicide nucleus 12 formed by spraying a small amount of a mixed gas of SiH ₂ Cl ₂ and WF ₆ or a mixed gas of SiH ₄ and WF ₆ on the surface of the amorphous silicon layer 9. .

이때, 상기 텅스텐실리사이드의 텅스텐, 실리콘의 성분비는 1 : 1.5~2.5 이다.At this time, the component ratio of tungsten and silicon of the tungsten silicide is 1: 1.5 to 2.5.

또, SiH₂Cl₂와 WF₆의 혼합가스를 사용하여 텅스텐실리사이드의 핵(12)을 형성하는 조건은 530~560℃의 온도와, 1 Torr 이하의 압력이다.The conditions for forming the tungsten silicide nuclei 12 using a mixed gas of SiH ₂ Cl ₂ and WF ₆ are a temperature of 530 ° C. to 560 ° C. and a pressure of 1 Torr or less.

또, SiH₄와 WF₆의 혼합가스를 사용하여 텅스텐실리사이드의 핵(12)을 형성하는 조건은 450℃ 이상의 온도와, 1 Torr 이하의 압력이다.In addition, by using a mixed gas of SiH ₄ and WF ₆ condition to form a nucleus of a tungsten silicide (12) is more than 450 ℃ and temperature, a pressure below 1 Torr.

제2d도는 565℃ 이상의 온도에서 열처리공정으로 상기 핵(12)과 비정질실리콘층의 분자들이 결합하여 표면이 반구형인 저장전극(11)을 형성한 단면도이다.FIG. 2d is a cross-sectional view of the nucleus 12 and the molecules of the amorphous silicon layer bonded to form a hemispherical storage electrode 11 by heat treatment at a temperature of 565 ° C. or higher.

이때, 질소, 수소, 아르곤의 기체를 전체 표면의 상부에 흘러주면서, 튜브 내의 압력을 수백 mTorr 이하로 제어한다. 또한, 열처리시에 가스를 흘러주지 않을 경우는 튜브내의 압력을 수십 mTorr 이하로 제어하여 비정질실리콘층 표면의 실리콘분자의 이동이 자유롭게 한다.At this time, while the gas of nitrogen, hydrogen, argon flows over the entire surface, the pressure in the tube is controlled to several hundred mTorr or less. In addition, when no gas flows during the heat treatment, the pressure in the tube is controlled to several tens of mTorr or less to free the movement of silicon molecules on the surface of the amorphous silicon layer.

참고로, 제2a도에서 불순물이 주입된 실리콘을 형성하므로써, 불순물이 주입되지 않은 경우에 비하여 반구형 실리콘 형성이 용이하다.For reference, by forming silicon implanted with impurities in FIG. 2A, hemispherical silicon is more easily formed than when impurities are not implanted.

상술한 바와 같이 본 발명의 반도체 소자의 캐패시터 제조 방법은 저장전극의 표면에 반구형 실리콘을 형성하여 표면적을 증대시키기 위하여, 저온에서 텅스텐실리사이드를 비정질실리콘층의 상부에 분사하여 시드를 형성하므로써, 공정을 용이하게 하는 이점을 제공한다.As described above, in the method of manufacturing a capacitor of a semiconductor device of the present invention, in order to form hemispherical silicon on the surface of the storage electrode to increase the surface area, tungsten silicide is sprayed on the amorphous silicon layer at low temperature to form a seed. It provides an advantage to facilitate.

Claims

실리콘기판에 소자분리산화막과, 게이트산화막, 워드라인, 소오스/드레인이 구비되는 모스전계효과트랜지스터를 형성하고, 전체 구조의 상부에 평탄화용 절연층을 형성하는 단계와, 상기 소오스/드레인이 노출되는 콘택홀을 형성하는 단계와, 상기 구조의 전표면에 비정질실리콘층을 형성하는 단계와, 상기 비정질실리콘층 표면에 형성된 자연산화막을 제거하는 단계와, 상기 비정질실리콘층 표면에 텅스텐실리사이드 핵을 형성하는 단계와, 상기 기판을 열처리하여 상기 비정질실리콘층의 표면이 반구형인 저장전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.Forming a MOS field effect transistor including a device isolation oxide film, a gate oxide film, a word line, and a source / drain on a silicon substrate, and forming a planarization insulating layer on the top of the entire structure, and exposing the source / drain. Forming a contact hole, forming an amorphous silicon layer on the entire surface of the structure, removing a natural oxide film formed on the surface of the amorphous silicon layer, and forming a tungsten silicide nucleus on the surface of the amorphous silicon layer And heat treating the substrate to form a storage electrode having a hemispherical surface of the amorphous silicon layer.

제1항에 있어서, 상기 비정질실리콘층에 1×10¹⁷/㎠ 내지 2×10²¹/㎠ 정도의 불순물이 도프된 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein impurities of about 1 × 10 ¹⁷ / cm 2 to about 2 × 10 ²¹ / cm 2 are doped into the amorphous silicon layer.

제1항에 있어서, 상기 비정질실리콘층이 450 내지 550℃의 온도에서 SiH₄, 또는 Si₂H₆를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the amorphous silicon layer is formed using SiH ₄ or Si ₂ H ₆ at a temperature of 450 to 550 ° C.

제1항에 있어서, 상기 자연산화막을 제거할 때, 불화수소로 습식식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the removal of the natural oxide film is performed by wet etching with hydrogen fluoride.

제1항에 있어서, 상기 자연산화막을 제거할 때, 불화수소, 탈이온수 및 오존을 혼합한 기상상태의 물질을 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein when removing said natural oxide film, a substance in a gaseous state in which hydrogen fluoride, deionized water and ozone are mixed is used.

제1항에 있어서, 상기 텅스텐 실리사이드 핵이 530 내지 560℃의 온도와, 1 Torr 이하의 압력에서 상기 비정질실리콘층의 표면에 SiH₂Cl₂와 WF₆의 혼합가스를 분사하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The tungsten silicide nucleus is formed by injecting a mixed gas of SiH ₂ Cl ₂ and WF ₆ to the surface of the amorphous silicon layer at a temperature of 530 to 560 ℃ and a pressure of 1 Torr or less. A method for producing a capacitor of a semiconductor device.

제1항에 있어서, 상기 텅스텐 실리사이드 핵이 450℃ 이상의 온도와, 1 Torr 이하의 압력에서 상기 비정질실리콘층의 표면에 SiH₄와 WF₆의 혼합가스를 분사하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The semiconductor device of claim 1, wherein the tungsten silicide core is formed by spraying a mixed gas of SiH ₄ and WF ₆ on the surface of the amorphous silicon layer at a temperature of 450 ° C. or higher and a pressure of 1 Torr or less. Capacitor Manufacturing Method.

제1항에 있어서, 상기 텅스텐실리사이드 핵의 텅스텐, 실리콘의 성분비는 1 : 1.5 내지 2.5인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein the component ratio of tungsten and silicon in said tungsten silicide nucleus is 1: 1.5 to 2.5.

제1항에 있어서, 상기 저장전극을 형성하는 열처리 공정이 565℃ 이상의 온도에서 진행되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of claim 1, wherein the heat treatment process for forming the storage electrode is performed at a temperature of 565 ° C. or higher.

제1항에 있어서, 상기 저장전극을 형성하는 열처리공정을 할 때, 질소, 수소, 아르곤의 기체를 전체 표면의 상부에 흘려주면서 튜브 내의 압력을 수백 mTorr 이하로 하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The semiconductor device according to claim 1, wherein in the heat treatment process for forming the storage electrode, the pressure in the tube is advanced to several hundred mTorr or less while flowing nitrogen, hydrogen, and argon gas over the entire surface. Capacitor manufacturing method.

제1항에 있어서, 상기 저장전극을 형성하는 열처리공정을 할 때, 기체를 흘려 주지 않고, 튜브내의 압력을 수십 mTorr로 하여 진행하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein in the heat treatment step of forming the storage electrode, the pressure in the tube is set to several tens of mTorr without flowing gas.