KR100200097B1 - Interface for transmission data of memory - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야 :1. The technical field to which the invention described in the claims belongs:

본 발명은 디지탈 데이타 기록 재생 장치에 관한 것이다.The present invention relates to a digital data recording and reproducing apparatus.

2. 발명이 해결하려고 하는 기술적 과제 :2. The technical problem to be solved by the invention:

본 발명은 제생시 데이타 및 클럭의 복원을 쉬우면서도 안정되게 하여 데이타를 보상하기 위한 디지탈 데이타 기록 재생 장치를 제공한다.The present invention provides a digital data recording and reproducing apparatus for compensating data by easily and stably restoring data and clock during regeneration.

3. 발명의 해결방법의 요지 :3. Summary of the solution of the invention:

본 발명에 따른 데이터 보상을 위한 디지털 데이터 기록 재생장치가, 재생시 각각 홀수 및 짝수 채널신호를 읽어들이는 제1헤더 및 제2헤더와, 상기 제1헤더 및 제2헤더로부터 읽어들인 채널신호를 절환 입력하면서 증폭하여 출력하는 재생증폭부와, 전치신호 발생 펄스 구간동안 전치신호를 발생하여 출력하는 전치신호 발생부와, 상기 재생증폭부의 출력신호와 상기 전치신호 발생부의 출력신호를 가산하여 출력하는 가산부와, 상기 가산부의 출력신호를 주파수 및 위상 보상하여 출력하는 등화부와, 상기 등화부의 출력신호를 디지털신호로 변환하여 출력하는 데이터 검출부와, 상기 데이터 검출부의 출력 데이터에서 싱크 및 인식정보를 검출하여, 트랙 끝 감지시 트랙끝 인식정보를 펄스 생성부로 출력하는 싱크및 인식정보 검출부와, 상기 트랙끝 인식정보 수신시 상기 전치신호 발생 펄스를 발생하여 상기 전치신호 발생부로 제공하는 상기 펄스 생성부로 구성됨을 특징으로 한다.The digital data recording and reproducing apparatus for data compensation according to the present invention includes a first header and a second header for reading odd and even channel signals, and a channel signal read from the first and second header, respectively. A reproduction amplifier for amplifying and outputting the switching input, a pre-signal generator for generating and outputting a pre-signal during the pre-signal generation pulse period, and adding and outputting an output signal of the regenerative amplifier and an output signal of the pre-signal generator; An adder, an equalizer for frequency and phase compensation of the output signal of the adder, a data detector for converting and outputting the output signal of the equalizer into a digital signal, and sync and recognition information from the output data of the data detector. A sync and recognition information detector for detecting and outputting track end recognition information to a pulse generator upon detecting a track end; When expression information received generating the pre-signal generated by the pulse characterized by the pulse generating portion configured to provide parts of the transposed signal.

[발명의 중요한 용도][Important Uses of the Invention]

본 발명은 디지탈 데이타 기록 재생 장치에 적합하게 사용된다.The present invention is suitably used for a digital data recording and reproducing apparatus.

Description

데이타 보상을 위한 디지탈 데이타 기록 재생 장치Digital data recorder for data compensation

제1도는 종래 기술의 재생 신호처리 장치의 블럭도.1 is a block diagram of a reproduction signal processing apparatus of the prior art.

제2도는 제1도의 동작 파형도.2 is an operational waveform diagram of FIG.

제3도는 본 발명에 따른 재생 신호처리 장치의 구성 블럭도.3 is a block diagram of a playback signal processing apparatus according to the present invention.

제4도는 제3도의 동작 파형도.4 is an operational waveform diagram of FIG.

본 발명은 디지탈 데이타 기록 재생 장치에 관한 것으로, 특히 재생시 헤드 절환으로 인해 발생된 데이타 손실구간에 어떠한 신호를 삽입시켜줌으로써 클럭 및 데이타의 복원이 쉬워지도록 하기 위한 데이타 보상을 위한 디지털 데이터 기록 재생 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital data recording and reproducing apparatus. In particular, a digital data recording and reproducing apparatus for data compensation for facilitating recovery of a clock and data by inserting a signal into a data loss section generated due to head switching during reproduction. It is about.

두 채널이상의 헤드(Head)를 갖는 장치에 있어서 헤드 절환구간에서 기구 및 회로적인 에러(error)에 의해 데이타가 삭제되거나 데이타가 불안해지게 되는데 이로 인해 클럭 및 데이타의 복원이 어려워지게 된다.In a device having two or more heads, data may be deleted or data may become unstable due to mechanical and circuit errors in the head switching section, thereby making it difficult to recover the clock and data.

제1도는 종래 기술의 재생 신호처리 장치의 블럭도이다.1 is a block diagram of a reproduction signal processing apparatus of the prior art.

제1도를 참조하면, 홀수 및 짝수 채널신호 CH1, Ch2를 출력하는(제2도의 A, B) 두개의 제1 및 제2 재생헤드(Playback Head) 11, 12와 상기 재생 헤드 11, 12의 채널신호를 재생 헤드 스위칭 신호 PB HSW에 따라 절환 입력하면서 두개의 채널신호를 하나로 합쳐 증폭하여 출력(제2도의 C)하는 재생 증폭부(Playback Amplifier) 13과, 상기 재생 증폭부 13에서 출력되는 채널 신호에 대해 주파수 및 위상을 보상하여 출력하는 동화부 14와, 상기 등화부 14의 출력 신호 디지털(digital) 신호로 변환하여 출력하는 데이타 검출부 15와, 상기 등화부 14의 출력 신호를 입력하며, 클럭(clock)을 복원하여 상기 데이타 검출부 15로 제공하는 클럭 복원부 17과, 상기 데이타 검출부 15의 출력 데이타에서 싱크(Sync) 및 인식정보(ID)를 검출하는 싱크 및 인식정보 검출부 16으로 구성된다.Referring to FIG. 1, two first and second playback heads 11 and 12 for outputting odd and even channel signals CH1 and Ch2 (A and B in FIG. 2) and the playback heads 11 and 12 are shown. A playback amplifier 13 which converts and inputs a channel signal according to the reproduction head switching signal PB HSW, combines and amplifies two channel signals into one (C of FIG. 2), and a channel output from the reproduction amplifier 13 Inputs a moving part 14 for compensating and outputting a frequency and a phase with respect to the signal, a data detector 15 for converting and outputting an output signal of the equalizing part 14 into a digital signal, and an output signal of the equalizing part 14 and a clock recovery unit 17 for restoring a clock and providing the data detection unit 15 to the data detection unit 15, and a sink and recognition information detection unit 16 for detecting sync and recognition information ID from the output data of the data detection unit 15.

제2도는 동작 파형도이다.2 is an operational waveform diagram.

상기 제2도를 참조하면, A는 제1 재생헤드가 읽은 채널신호를 나타내고, B는 제2 재생헤드가 읽은 채널신호를 나타낸다. 그리고 C는 상기 두 개의 채널신호가 합쳐진 재생 증폭부13의 출력신호를 나타내고, D는 상기 재생 증폭부 13에서 헤드 절환을 제어하기 위한 재생헤드 스위칭 신호 PB HSW를 나타낸다.Referring to FIG. 2, A represents a channel signal read by the first playhead, and B represents a channel signal read by the second playhead. C denotes an output signal of the reproduction amplifier 13 in which the two channel signals are combined, and D denotes a reproduction head switching signal PB HSW for controlling the head switching in the reproduction amplifier 13.

상술한 바와 같이, 두개의 채널 출력신호가 합쳐진 채널신호(C)는 헤드 절환으로 인한 E만큼의 신호 손실이 있기 때문에, 재생시 엔벨로프(Envelope)상태가 좋지 못한 상태로 재생되어 클럭 및 데이타의 복원이 어렵거나 불가능한 문제점을 가지고 있었다.As described above, since the channel signal C in which the two channel output signals are combined has a signal loss as much as E due to the head switching, the envelope is reproduced in a bad state during recovery, thereby restoring the clock and data. I had this difficult or impossible problem.

따라서, 본 발명의 목적은 디지털 데이타 기록 재생 장치에서 재생시 데이타 및 클럭의 복원을 쉬우면서도 안정하게 수행할 수 있는 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus capable of easily and stably restoring data and a clock during reproduction in a digital data recording and reproducing apparatus.

본 발명의 다른 목적은 디지털 데이타 기록 재생 장치에서 재생시 재생 헤드의 데이타가 손실되는 헤드 절환구간에 새로운 데이타를 재생에서 삽입하여 안정된 엔벨로프를 가져오는 디지탈 데이타 기록 재생 장치를 제공함에 있다.It is another object of the present invention to provide a digital data recording and reproducing apparatus which brings a stable envelope by inserting new data into the head switching section in which data of a reproducing head is lost during reproduction in a digital data recording and reproducing apparatus.

상기한 목적들을 달성하기 위한 본 발명에 따른 데이타 보상을 위한 디지털 데이터 기록 재생 장치가, 재생시 각각 홀수 및 짝수 채널신호를 읽어들이는 제1헤더 및 제2헤더와, 상기 제1헤더 및 제2헤더로부터 읽어들인 채널신호를 절환 입력하면서 증폭하여 출력하는 재생증폭부와, 전치신호 발생 제어신호 구간동안 전치신호를 발생하여 출력하는 전치신호 발생부와, 상기 재생증폭부의 출력신호와 상기 전치신호 발생부의 출력신호를 가산하여 출력하는 가산부와, 상기 가산부의 출력신호를 주파수 및 위상 보상하여 출력하는 등화부와, 상기 등화부의 출력신호를 디지털신호로 변환하여 출력하는 데이터 검출부와, 상기 데이터 검출부의 출력 데이터에서 싱크 및 인식정보를 검출하며, 트랙 끝 감지시 트랙끝 인식정보를 제어신호 발생부로 출력하는 싱크 및 인식정보 검출부와, 상기 트랙끝 인식정보 수신시 상기 전치신호 발생 제어신호를 발생하여 상기 전치신호 발생부로 제공하는 상기 제어신호 발생부로 구성됨을 특징으로 한다.A digital data recording and reproducing apparatus for data compensation according to the present invention for achieving the above objects includes a first header and a second header for reading odd and even channel signals, respectively, during playback, and the first and second headers. A reproduction amplifier for amplifying and outputting the channel signal read out from the header, and outputting the amplified signal; a pre-signal generator for generating and outputting a pre-signal during the pre-signal generation control signal section; An adder for adding and outputting a negative output signal, an equalizer for frequency and phase compensation of the output signal of the adder, a data detector for converting and outputting the output signal of the equalizer into a digital signal, and the data detector Detect sync and recognition information from output data, and output track end recognition information to control signal generator when track end is detected. And a control signal generator for generating a pre-signal generation control signal and providing the pre-signal generation signal to the pre-signal generation unit upon receiving the track end recognition information.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 도면들 중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. It should be noted that like elements and parts in the drawings represent like reference numerals wherever possible.

제3도는 본 발명에 따른 재생 신호처리 장치의 구성 블럭도이다.3 is a block diagram of a playback signal processing apparatus according to the present invention.

제4도는 동작 파형도이다. 여기서 A는 제1헤드가 읽은 채널신호를 나타내고, B는 제2헤드가 읽은 채널신호를 나타낸다. 그리고 C는 상기 두 개의 채널신호가 합쳐진 연속적인 채널신호를 나타내고, D는 헤드 절환을 제어하기 위한 재생헤드 재생헤드 스위칭 신호 PB HSW를 나타낸다. 그리고 H는 전치신호 발생을 제거하기 위한 전치신호 발생 제어신호를 나타내고, F는 상기 H의 전치신호에 의해 발생된 전치신호를 나타낸다. 마지막으로, G는 절환구간에 전치신호가 삽입되어 엔벨로프 보상이 채널신호를 나타낸다.4 is an operational waveform diagram. Here, A represents a channel signal read by the first head, and B represents a channel signal read by the second head. C denotes a continuous channel signal in which the two channel signals are combined, and D denotes a playhead playhead switching signal PB HSW for controlling head switching. H denotes a pre-signal generation control signal for eliminating pre-signal generation, and F denotes a pre-signal generated by the pre-signal of H. Finally, G is a pre-signal inserted into the switching section so that the envelope compensation represents the channel signal.

제3도 및 제4도를 참조하면, 제1 및 제2 재생헤드(Playback Head) 31, 32는 재생시 각각 홀수 및 짝수 채널신호 CH1, CH2(제4도의 A, B)를 읽어들인다. 재생증폭부(Playback Amplifier) 13은 상기 재생 헤드 31, 32로부터 읽어들인 채널신호 CH1, CH2를 재생 헤드 스위칭 신호 PB HSW(제4도의 D)에 의해 절환 입력하면서 증폭하여 연속적인 채널신호(제4도의 C)를 출력한다. 예를 들어, 제4도에 도시된 바와 같이 상기 재생 헤드 스위칭 신호가 하이 신호일 때는 상기 헤드 31에서 읽혀진 채널신호를 증폭 출력하고, 상기 재생 헤드 스위칭 신호가 로우 신호일 때는 상기 헤드 32에서 읽혀진 채널신호를 증폭 출력한다. 전치 신호 발생부 40은 재생시 헤드 절환 구간동안 재생신호에 소정의 신호를 가산하기 위한 전치신호를 발생하여 출력한다. 여기서 상기 헤드 절환 구간은 이하 설명되는 전치신호 발생 제어신호 구간과 대응된다. 가산부 34는 상기 재생 증폭부 33의 출력 신호와 상기 전치신호 발생부 40의 출력신호를 가산하여 출력한다. 등화부 35는 상기 가산부 34의 출력신호를 주파수 및 위상 보상하여 출력한다. 클럭 복원부 37은 상기 등화부 35의 출력신호를 입력하며, 클럭을 복원하여 데이터 검출부 36으로 제공한다. 상기 데이터 검출부 36은 상기 등화부 35의 출력신호를 상기 클럭 복원부 27에서 제공되는 클럭에 따라 디지털 신호로 만들어 출력한다. 싱크 및 인식정보 검출부 38은 상기 데이터 검출부 36의 출력 데이터에서 싱크 및 인식정보를 검출하며, 트랙끝 감지시 트랙끝 인식정보를 제어신호 발생부 39로 출력한다. 제어신호 발생부 39는 상기 트랙끝 인식정보 수신시 전치신호 발생 제어신호(H)를 발생시켜 상기 전치신호 발생부 40으로 출력한다. 즉, 상기 전치신호 발생부 40은 상기 전치신호 발생 제어신호 구간동안 전치신호를 발생하여 상기 가산부 34로 출력한다. 여기서 상기 전치신호 발생 제어신호 구간은 상기 절환구간에 대응되며, 실질적으로 상기 절환구간에서는 상기 재생증폭부 33의 출력신호가 없다. 결국, 상기 가산기 34는 데이터가 손실되지 않는 구간에서는 상기 재생 증폭부의 출력신호에 아무런 신호도 가산하지 않고 출력하며, 재생 증폭부 33에서 신호가 출력되지 않는 헤드절환 구간에서는 상기 전치신호를 삽입하여(가산하여) 출력하므로서 엔벨로프가 보상된 채널신호를 출력한다.3 and 4, the first and second playback heads 31 and 32 read odd and even channel signals CH1 and CH2 (A and B in FIG. 4) during playback, respectively. The playback amplifier 13 converts and inputs the channel signals CH1 and CH2 read out from the playback heads 31 and 32 by switching between the playback head switching signals PB HSW (D in FIG. Output C) of FIG. For example, as shown in FIG. 4, when the reproduction head switching signal is a high signal, the channel signal read from the head 31 is amplified and output. When the reproduction head switching signal is a low signal, the channel signal read from the head 32 is output. Amplified output. The pre-signal generator 40 generates and outputs a pre-signal for adding a predetermined signal to the reproduction signal during the head switching period during reproduction. The head switching section corresponds to the pre-signal generation control signal section described below. The adder 34 adds and outputs the output signal of the reproduction amplifier 33 and the output signal of the pre-signal generator 40. The equalizer 35 performs frequency and phase compensation on the output signal of the adder 34 and outputs the compensated signal. The clock recoverer 37 inputs the output signal of the equalizer 35 and restores the clock to the data detector 36. The data detector 36 converts the output signal of the equalizer 35 into a digital signal according to a clock provided by the clock recovery unit 27 and outputs the digital signal. The sync and recognition information detector 38 detects sync and recognition information from the output data of the data detector 36, and outputs track end recognition information to the control signal generator 39 when detecting the track end. The control signal generator 39 generates a pre-signal generation control signal H when the track end recognition information is received and outputs it to the pre-signal generator 40. That is, the pre-signal generator 40 generates a pre-signal during the pre-signal generation control signal period and outputs the pre-signal to the adder 34. Here, the pre-signal generation control signal section corresponds to the switching section, and there is substantially no output signal of the reproduction amplifier 33 in the switching section. As a result, the adder 34 outputs the signal without adding any signal to the output signal of the reproduction amplifier in the section where no data is lost, and inserts the pre-signal in the head switching section in which the signal is not output from the reproduction amplifier 33 ( The channel signal is compensated by the envelope.

상술한 바와 같이 본 발명은 헤드 절환으로 인해 신호가 손실된 구간에 임의로 발생시킨 전치신호를 삽입하므로서 엔벨로프 보상을 하였다. 이로인해, 뒷단에서 수행되는 클럭 및 데이타 복원을 용이하게 수행할 수 있는 효과를 거둘수 있다. 상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.As described above, in the present invention, envelope compensation is performed by inserting a pre-generated signal generated arbitrarily in a section where a signal is lost due to head switching. As a result, it is possible to easily perform clock and data recovery performed at a later stage. Although the present invention described above has been limited to, for example, the drawings, the same will be apparent to those skilled in the art that various changes and modifications can be made without departing from the technical spirit of the present invention.

Claims (1)

데이터 보상을 위한 디지털 데이터 기록 재생장치에 있어서, 재생시 각각 홀수 및 짝수 채널신호를 읽어들이는 제1헤더 및 제2헤더와, 상기 제1헤더 및 제2헤더로부터 읽어들인 채널신호를 절환 입력하면서 증폭하여 출력하는 재생증폭부와, 전치신호 발생 제어신호 구간동안 전치신호를 발생하여 출력하는 전치신호 발생부와, 상기 재생증폭부의 출력신호와 상기 전치신호 발생부의 출력신호를 가산하여 출력하는 가산부와, 상기 가산부의 출력신호를 주파수 및 위상 보상하여 출력하는 등화부와, 상기 등화부의 출력신호를 디지털신호로 변환하여 출력하는 데이터 검출부와, 상기 데이터 검출부의 출력 데이터에서 싱크 및 인식정보를 검출하여, 트랙 끝 감지시 트랙끝 인식정보를 제어신호 생성부로 출력하는 싱크 및 인식정보 검출부와, 상기 트랙끝 인식정보 수신시 상기 전치신호 발생 제어신호를 발생하여 상기 전치신호 발생부로 제공하는 상기 제어신호 생성부로 구성되어, 상기 헤더 절환 구간에서 신호가 손실된 채널신호에 상기 전치신호를 가산하여 엔벨로프 보상을 수행함을 특징으로 하는 디지털 데이터 기록 재생장치.A digital data recording and reproducing apparatus for data compensation, comprising: switching between first and second headers for reading odd and even channel signals, and channel signals read from the first and second headers, respectively, during reproduction; A reproducing amplifier for amplifying and outputting, a pre-signal generating section for generating and outputting a pre-signal signal during the pre-signal generation control signal section, an adder for adding and outputting the output signal of the reproducing amplifier section and the output signal of the pre-signal generating section; And an equalizer for frequency and phase compensating the output signal of the adder, a data detector for converting the output signal of the equalizer into a digital signal, and outputting a digital signal, and detecting sink and recognition information from the output data of the data detector. And a sync and recognition information detector for outputting track end recognition information to a control signal generator upon detecting the track end; The control signal generator generates the pre-signal generation control signal upon receiving the recognition information and provides the pre-signal generator to the pre-signal generator, and performs envelope compensation by adding the pre-signal to the channel signal whose signal is lost in the header switching section. Digital data recording and reproducing apparatus, characterized in that.