KR100199526B1 - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- KR100199526B1 KR100199526B1 KR1019900010050A KR900010050A KR100199526B1 KR 100199526 B1 KR100199526 B1 KR 100199526B1 KR 1019900010050 A KR1019900010050 A KR 1019900010050A KR 900010050 A KR900010050 A KR 900010050A KR 100199526 B1 KR100199526 B1 KR 100199526B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- melting point
- layer
- insulating film
- high melting
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 143
- 239000002184 metal Substances 0.000 claims abstract description 143
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims description 33
- 230000008018 melting Effects 0.000 claims description 33
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 24
- 229910052719 titanium Inorganic materials 0.000 claims description 24
- 239000010936 titanium Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 5
- 239000000463 material Substances 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 15
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 41
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005121 nitriding Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 101000635799 Homo sapiens Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Proteins 0.000 description 1
- 102100030852 Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Human genes 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- URRHWTYOQNLUKY-UHFFFAOYSA-N [AlH3].[P] Chemical compound [AlH3].[P] URRHWTYOQNLUKY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
절연막에 형성된 미세 접촉홀을 갖는 반도체 장치의 제조 방법은 제1금속 층상에 형성된다. 티타늄 질화물층은 홀내의 측벽과 절연층상에 형성된다. 제2금속층은 티타늄 질화물층상에 형성된다. 제2금속층은 주로 알루미늄으로 구성되고, 홀내에서 얇아지지 않는다. 제2금속층 및 티타늄 질화물의 하부막은 사진 석판 기술로 패턴화 된다.A method of manufacturing a semiconductor device having fine contact holes formed in an insulating film is formed on a first metal layer. Titanium nitride layers are formed on the sidewalls and insulating layers in the holes. The second metal layer is formed on the titanium nitride layer. The second metal layer is mainly composed of aluminum and does not become thin in the hole. The second metal layer and the underlying film of titanium nitride are patterned by photolithography technology.
Description
제la도 내지 제1d도는 반도체 장치를 제조하기 위해 연속적으로 실행된 단계를 설명하기 위한 반도체 장치의 단면도.La to 1d are cross-sectional views of a semiconductor device for explaining the steps performed successively to manufacture the semiconductor device.
제2a도 및 제2b도는 반도체 장치를 제조하기 위해 실행된 일부 단계를 설명하기 위한 다른 반도체 장치의 단면도.2A and 2B are cross-sectional views of another semiconductor device for explaining some steps performed to manufacture the semiconductor device.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 11 : 제 1 절연막 3, 13 : 제2절연막1, 11: 1st insulating film 3, 13: 2nd insulating film
5 : 금속 티타늄막 12 : 제1금속층5: metal titanium film 12: first metal layer
본 발명은 전기적 배선(lead)을 반도체 장치상에 형성하는 방법 및 배선 구조에 관한 것으로, 특히, 제1 및 제2배선 사이의 조인트(joint)를 형성하는 방법 및 배선들 사이의 조인트의 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and wiring structure for forming an electrical lead on a semiconductor device, and more particularly, to a method for forming a joint between first and second wirings and to a structure of a joint between wirings. It is about.
종래에 있어서는 후술된 방식으로 반도체 장치상에 제1및 제2배선이 서로 접속되어 있었다. 제1배선을 형성하기 위한 제1금속층을 형성한 후, 금속층상에 절연막이 형성된다. 다음, 홀(hole: 이하, 접촉홀로 칭함)들이 절연막에 형성되었다. 다음, 제2배선을 형성하기 위한 제2금속층이 스퍼터링에 의해 형성된다. 상기 접촉홀은 제1및 제2배선 사이의 전기적 접속 이루도록 형성된다. 그 접촉홀을 통하여 제2배선을 용이하게 설계하면서 접촉홀내의 배선의 두께가 감소하는 것을 보호하기 위하여, 반도체 기판은 스퍼터링 공정 동안 가열되거나, 절연막내의 접촉홀의 측벽이 경사지게 된다.In the prior art, the first and second wirings were connected to each other on a semiconductor device in the manner described below. After forming the first metal layer for forming the first wiring, an insulating film is formed on the metal layer. Next, holes (hereinafter referred to as contact holes) were formed in the insulating film. Next, a second metal layer for forming the second wiring is formed by sputtering. The contact hole is formed to make an electrical connection between the first and second wirings. In order to protect the thickness of the wiring in the contact hole from being reduced while easily designing the second wiring through the contact hole, the semiconductor substrate is heated during the sputtering process, or the sidewall of the contact hole in the insulating film is inclined.
그러나, 접촉홀의 사이즈가 감소되는 상술한 종래 기술에 있어서, 반도체 기판이 가열되어도 홀내에서 제2금속 배선이 얇아지는 것을 보호하기가 더욱 어렵게 된다. 최악의 경우에는, 제2금속 배선이 파괴되거나, 제2금속 배선과 제1금속 배선의 전기적 접속이 불가능하게 된다. 절연막내의 접촉홀의 측벽이 경사를 갖는 경우에는, 제2금속 배선의 와이어링(wiring)이 개선되어 상기 배선이 파괴되지 않게 된다. 그러나, 주어진 영역에서 제1 및 제2배선이 서로 접촉되는 경우에는 측벽의 경사로 인하여 각각의 접촉홀의 상단부의 크기가 증가하게 된다. 이것은 보다 적은 크기의 반도체 장치를 제조할 수 없게 한다.However, in the above-mentioned prior art in which the size of the contact hole is reduced, it becomes more difficult to protect the thinning of the second metal wiring in the hole even when the semiconductor substrate is heated. In the worst case, the second metal wiring is broken or electrical connection between the second metal wiring and the first metal wiring is impossible. When the sidewall of the contact hole in the insulating film has an inclination, the wiring of the second metal wiring is improved so that the wiring is not broken. However, when the first and second wires contact each other in a given area, the size of the upper end of each contact hole increases due to the inclination of the side wall. This makes it impossible to manufacture a semiconductor device of smaller size.
본 발명의 목적은 미소한 접촉홀이 형성되어도 제2금속 배선이 접촉홀내에서 얇게 되지 않는 반도체 장치 제조 방법을 제공하기 위한 것이다.An object of the present invention is to provide a method for manufacturing a semiconductor device in which the second metal wiring does not become thin in the contact hole even if a minute contact hole is formed.
본 발명의 다른 목적은 제2금속 배선이 얇게 되지 않고 와이어(wired)되는 접촉홀을 갖는 반도체 장치를 제공하기 위한 것이다.Another object of the present invention is to provide a semiconductor device having a contact hole in which the second metal wiring is not thinned but wired.
본 발명의 다른 제조 방법은 다음과 같은 단계를 포함한다.Another manufacturing method of the present invention includes the following steps.
제1금속 배선을 형성하기 위한 제1금속층 형성 단계: 상기 제1금속층상에 절연막을 형성하는 단계; 절연막에 홀을 형성하는 단계; 절연막상과 홀 전체에 티타늄 금속층을 형성하는 단계; 질소 대기내에서 티타늄 금속층을 열처리하거나 티타늄층을 변형시키기 위해 질소의 대기내에서 플라즈마에 의해 층을 질화시키는 단계와, 티타늄 및 티타늄 화합물의 층상에 제2금속 배선을 형성하기 위한 제2금속층을 형성하는 단계를 포함한다.A first metal layer forming step for forming a first metal wiring: forming an insulating film on the first metal layer; Forming holes in the insulating film; Forming a titanium metal layer over the insulating film and the entire hole; Nitriding the layer by plasma in an atmosphere of nitrogen to heat-treat or transform the titanium metal layer in a nitrogen atmosphere, and to form a second metal layer for forming a second metal interconnect on the titanium and titanium compound layers. It includes a step.
본 발명의 한 실시예에 있어서, 상기 제조 방법은, 금속 티타늄의 부분이 제1금속층과 반응토록 하기 위하여, 질소 대기에서 티타늄층을 질화시키는 단계에 앞서 러미네이트(laminate)를 가열시키는 단계를 더 포함한다.In one embodiment of the invention, the method further comprises the step of heating the laminate prior to the step of nitriding the titanium layer in a nitrogen atmosphere so that a portion of the metal titanium reacts with the first metal layer. Include.
본 발명의 다른 실시예에 있어서, 반도체 장치는, 제1금속 배선을 형성하기 위한 제1금속층, 제2금속 배선을 형성하기 위한 제2금속층, 두층 사이에 형성된 절연막, 제2금속층 아래의 절연막과 절연막내에 형성된 홀내의 측벽상에 형성된 티타늄 질화물층과, 상기 홀내의 두 금속층 사이의 경계면에 형성된 합금층으로서, 제1금속층 및 티타늄을 형성하는 금속으로 된 합금층을 갖는 와이어링 구조로 되어 있다.In another embodiment of the present invention, a semiconductor device includes a first metal layer for forming a first metal wiring, a second metal layer for forming a second metal wiring, an insulating film formed between two layers, an insulating film under the second metal layer; A titanium nitride layer formed on the sidewalls of the holes formed in the insulating film, and an alloy layer formed on the interface between the two metal layers in the holes, has a wiring structure having a first metal layer and an alloy layer made of a metal forming titanium.
본 발명의 다른 목적 및 특징은 이하의 설명 과정에 명백해질 것이다.Other objects and features of the present invention will become apparent from the following description.
본 발명에 의한 반도체 장치 제조 방법은 제1a도 내지 제1b도를 참조하여 설명한다. 제la도에서 도시된 바와 같이, 제1금속층(2)은 실리론 산화물로 구성된 제1절연막(1)상에 형성되는데, 예를 들어 절연막(1)은 실리콘으로 구성된 반도체 장치상에 형성된다. 본 실시예에 있어서, 금속층(2)은 몰리브덴 실리사이드막으로 구성된다. 대신에, 상기 층(2)은 알루미늄 합금 등의 저융점을 가진 금속과, 구리, 팔라디움, 티티늄, 텅스텐 등의 고융점을 가진 금속, 또는 프라티늄, 또는 고융점 금속, 및 고융점의 이들 금속 중 임의의 한 금속과 실기콘의 화합물로 구성된다.A semiconductor device manufacturing method according to the present invention will be described with reference to FIGS. 1A to 1B. As shown in FIG. La, the first metal layer 2 is formed on the first insulating film 1 made of silion oxide, for example, the insulating film 1 is formed on a semiconductor device made of silicon. In this embodiment, the metal layer 2 is made of a molybdenum silicide film. Instead, the layer 2 is composed of a metal having a low melting point, such as an aluminum alloy, and a metal having a high melting point such as copper, palladium, titanium, tungsten, or tungsten, or a high melting point metal, and those having a high melting point. Any one of the metals consists of a compound of a metal and a silicon.
다음, 제1b도에서 도시된 바와 같이, 실리콘 산화물, 포스포실리케이트 글래스(PSG), 바론 포스포실리케이트 글래스(BPSG)로 구성되거나, 제2절연막(3)은 금속층(2)의 배선들로 분할되도록 제1절연막(1)과 제1금속층(2)상에 형성된다. 접촉홀(4)은 금속층(2) 위의 절연막에 형성된다. 금속 티타늄 막(5)은 제2절연막(3)상과 홀(4) 전체에 형성된다.Next, as shown in FIG. 1B, a silicon oxide, a phosphorous silicate glass (PSG), and a baron phosphorous silicate glass (BPSG) are formed, or the second insulating film 3 is divided into wirings of the metal layer 2. It is formed on the first insulating film 1 and the first metal layer (2). The contact hole 4 is formed in the insulating film on the metal layer 2. The metal titanium film 5 is formed on the second insulating film 3 and on the entire hole 4.
반도체 기판의 표면은 600 내지 800
다음은, 제1d도에서 도시된 바와 같이, 제2금속층(8)이 스퍼터링 공정에의해 형성된다. 본 실시예에 있어서, 제2금속층(8)은 주로 알루미늄으로 구성된다. 제2금속층(8)이 티타늄 질화물의 표면상에 형성되므로, 상기 층(8)은 금속층이 절연막의 표면상에 직접적으로 형성되는 경우보다 더 점착(adhere)될 수 있다. 또한, 제2금속층은 스텝(step) 부분에서 얇게 되지 않는다. 반도체 기판을 가열하는 동안에 제2금속이 스퍼터링 될 때, 금속 원자는 티타늄 질화물층의 표면을 따라 이동하면서 금속층을 형성한다. 이러한 공정동안, 금속 원자는 접촉홀(4)내에 여전히 남아있게 된다. 이것은 막이 접촉홀내에서 얇게 될 가능성을 거의 배제한다. 또한, 제2금속의 불완전한 점착이 방지되는 반면, 제1금속의 배선과의 전기적 접속이 이루어지지 않게 된다. 금속층(8) 및 티타늄 질화물의 하부막은 제2금속 배선을 형성토록 사진 석판 기술(photolithogaphically)로 패턴화 된다.Next, as shown in FIG. 1D, the second metal layer 8 is formed by a sputtering process. In the present embodiment, the second metal layer 8 mainly consists of aluminum. Since the second metal layer 8 is formed on the surface of the titanium nitride, the layer 8 can be more adhered than when the metal layer is formed directly on the surface of the insulating film. Also, the second metal layer does not become thin at the step portion. When the second metal is sputtered while heating the semiconductor substrate, the metal atoms move along the surface of the titanium nitride layer to form a metal layer. During this process, the metal atoms still remain in the contact holes 4. This almost eliminates the possibility of the film becoming thin in the contact hole. In addition, while incomplete adhesion of the second metal is prevented, electrical connection with the wiring of the first metal is not made. The metal layer 8 and the underlying film of titanium nitride are patterned by photolithogaphically to form a second metal wiring.
상기 실시예에 있어서, 융점 660
본 발명에 의한 반도체 장치 제조의 다른 방법은 제2a도 및 제2b도를 참조하여 기술한다. 이 방법은, 제1금속층(2)이 주로 알루미륨 합금으로 구성되는 것을 제외하고, 제la도 내지 제14도를 참조로 이미 설명한 방법과 유사하다. 제1a도 및 제1b도를 참조하여 상술한 두 단계와 유사한 두 단계는 실리콘으로 구성된 반도체 기판(도시되지 않음)을 구성하는 러미네이트를 제조하기 위해 우선 실시되는데, 제1절연막(11)은 실리콘 산화물로 구성되고 기판상에 형성되며, 제1금속 층(12)이 절연막(11)상에 형성되며, 제2절연막(13)이 제1금속층(12)상에 형성된다. 반도체 기판의 표면은 질소 대기내에서 플라즈마 처리로 질화된다. 한 실시예처럼, 기판은 10-3torr 내지 수십 torr, 바람직하게는 약 1torr 정도 압력과; 질소 대기 가스내에서 300 내지 450
그 후, 제2금속층(18)은 제2b도에서 도시된 바와 같이 스퍼터링 처리에 의하여 형성된다. 본 실시예에 있어서, 제2금속층은 주로 알루미늄으로 구성된다. 제2금속이 티타늄 질화물층의 표면상에 증착되기 때문에, 제2금속은 절연막의 표면상에 금속이 직접 증착되는 경우보다 더 양호하게 표면에 점착한다. 또한, 제2금속층은 스텝 부분상에 얇게 되지 않는다. 반도체 기판이 가열 동안에 제2금속이 스퍼터링되면, 금속 원자는 티타늄 질화물층의 표면을 따라 이동하여 금속층을 형성한다. 결과적으로, 금속 원자는 접촉홀내에 상주하고, 이것은 각 접촉홀내의 금속층의 두께가 전혀 감소되지 않게 된다. 그래서, 제2금속은 티타늄 질화물층에 대한 점착을 방지하는 반면, 제1금속의 배선과의 양호한 전기적 접속은 보장하지 않게 되는 것이다. 금속막 및 티타늄 질화물의 하부막은 제2금속 의 배선을 형성하기 위해 사진 석판 에칭에 의해 패턴화된다. 상기 신규 제조 방법은 배선을 형성하는 제2금속막이 접촉홀에서 박막으로 되지 않는 반도체 장치를 제공한다.Thereafter, the second metal layer 18 is formed by sputtering treatment as shown in FIG. 2B. In this embodiment, the second metal layer is mainly composed of aluminum. Since the second metal is deposited on the surface of the titanium nitride layer, the second metal adheres to the surface better than when the metal is directly deposited on the surface of the insulating film. Also, the second metal layer does not become thin on the step portion. If the second metal is sputtered during heating of the semiconductor substrate, the metal atoms move along the surface of the titanium nitride layer to form a metal layer. As a result, the metal atoms reside in the contact holes, so that the thickness of the metal layer in each contact hole is not reduced at all. Thus, while the second metal prevents adhesion to the titanium nitride layer, a good electrical connection with the wiring of the first metal is not guaranteed. The metal film and the underlying film of titanium nitride are patterned by photolithography etching to form wiring of the second metal. The novel manufacturing method provides a semiconductor device in which the second metal film forming the wiring does not become a thin film in the contact hole.
0.6
지금까지 기술한 것처럼, 본 발명은 다음 장점을 포함한다.As described so far, the present invention includes the following advantages.
(1) 티타늄 질화물 막은 제2배선을 형성하는 제2금속층이 매우 양호하게 점착하게 한다. 그러므로, 제2금속층은 접촉홀내에서 또는 스텝 부분상에서 얇게 되지 않는다. 또한, 제2금속의 배선은 파괴되지 않는다. 결과적으로, 반도체 장치가 갖고 있는 초기 문제는 감소된다. 게다가, 전류가 그 장치의 배선을 통하여 확실하게 흐른다.(1) The titanium nitride film makes the second metal layer forming the second wiring adhere very well. Therefore, the second metal layer does not become thin in the contact hole or on the step portion. In addition, the wiring of the second metal is not broken. As a result, the initial problem with semiconductor devices is reduced. In addition, current flows reliably through the wiring of the device.
(2) 제2금속층은 티타늄 질화물 막과 제2금속막으로 구성되기 때문에, 배선의 신뢰성이 향상된다. 기계적 스트레스 또는 전류에 의한 스트레스의 존재에 있어서 배선의 수명은 종래의 반도체 장치의 배선 수명의 약 10배 정도 길게 된다.(2) Since the second metal layer is composed of a titanium nitride film and a second metal film, the reliability of the wiring is improved. In the presence of mechanical stress or stress due to electric current, the life of the wiring is about 10 times longer than that of the conventional semiconductor device.
(3) 제1금속 및 금속 티타늄 합금층이 각각의 접촉홀의 바닥 표면상에 형성되기 때문에, 제1및 제2배선 사이에 발생된 접촉 저항이 감소될 수 있다.(3) Since the first metal and metal titanium alloy layers are formed on the bottom surface of each contact hole, the contact resistance generated between the first and second wirings can be reduced.
(4) 제2금속은 미소 접촉홀의 벽 표면에 매우 양호하게 점착된다. 이것은 홀내의 측표면에 대한 경사를 줄 필요가 없다. 그러므로, 반도체 장치의 소형화가 용이하게 된다.(4) The second metal adheres very well to the wall surface of the micro contact hole. This does not have to give a slope to the side surface in the hole. Therefore, miniaturization of the semiconductor device is facilitated.
(5) 질소 대기내에서 플라즈마를 이용하여 금속 티타늄이 질화되기 때문에, 본 발명은 제1금속층이 알루미늄과 같은 저융점을 가진 금속으로 구성되는 경우에도 실시될 수 있다.(5) Since metal titanium is nitrided using plasma in a nitrogen atmosphere, the present invention can be practiced even when the first metal layer is made of a metal having a low melting point such as aluminum.
Claims (15)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-176261 | 1989-07-07 | ||
| JP1176261A JP2803188B2 (en) | 1989-07-07 | 1989-07-07 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003788A KR910003788A (en) | 1991-02-28 |
| KR100199526B1 true KR100199526B1 (en) | 1999-06-15 |
Family
ID=16010476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010050A KR100199526B1 (en) | 1989-07-07 | 1990-07-04 | Semiconductor device and manufacturing method of the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2803188B2 (en) |
| KR (1) | KR100199526B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8147615B2 (en) | 2004-11-05 | 2012-04-03 | Infineon Technologies Ag | Method of fabricating semiconductor cleaners |
-
1989
- 1989-07-07 JP JP1176261A patent/JP2803188B2/en not_active Expired - Lifetime
-
1990
- 1990-07-04 KR KR1019900010050A patent/KR100199526B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910003788A (en) | 1991-02-28 |
| JP2803188B2 (en) | 1998-09-24 |
| JPH0340433A (en) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| US5661081A (en) | Method of bonding an aluminum wire to an intergrated circuit bond pad | |
| US4398335A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| JPS61142739A (en) | Manufacture of semiconductor device | |
| KR920005701B1 (en) | Metal barrier layer for semiconductor integrated circuit | |
| US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| KR100281887B1 (en) | Manufacturing Method of Semiconductor Device | |
| EP0377245B1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| KR100199526B1 (en) | Semiconductor device and manufacturing method of the same | |
| JPS62113421A (en) | Manufacture of semiconductor device | |
| JPH07130854A (en) | Wiring structure body and its forming method | |
| KR960002061B1 (en) | Metalization method of semiconductor device | |
| KR900004441B1 (en) | Manufacture of semiconductor device | |
| JPS6079721A (en) | Method of forming semiconductor structure | |
| KR0149572B1 (en) | Copper film etching method | |
| JP2850380B2 (en) | Method for manufacturing semiconductor device | |
| JP2806757B2 (en) | Method for manufacturing semiconductor device | |
| JPS62248238A (en) | Manufacture of semiconductor device | |
| JPH04192416A (en) | Semiconductor device and manufacture thereof | |
| JPH118304A (en) | Manufacture of semiconductor device | |
| JPS6074675A (en) | Semiconductor device | |
| KR100222124B1 (en) | Method for forming metalization in semiconductor device | |
| KR20000007410A (en) | Metal wiring method of semiconductor device | |
| JPS582069A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120223 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |