KR100199184B1

KR100199184B1 - 디지탈 등화기회로

Info

Publication number: KR100199184B1
Application number: KR1019920022221A
Authority: KR
Inventors: 이광용
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-11-24
Filing date: 1992-11-24
Publication date: 1999-06-15
Also published as: KR940012943A

Abstract

본 발명은 디지털 등화기회로에서 피드 포워드 필터 및 피드 백워드 필터를 구비하고 가중치를 이용하는 필터계수를 발생하여 디지털 등화동작의 정밀성을 향상시킬 수 있는 회로를 제공하는 것이다. 이를 위하여 피드 포워드 필터는 왜곡된 신호를 수신하며 수신되는 필터계수에 의해 왜곡된 신호를 1차 등화한다. 그리고 검출기는 등화된 신호를 수신하면 등화신호와 소정의 기준값을 비교하여 에러신호를 발생하는 동시에 등화된 출력신호를 발생한다. 그리고 필터계수발생기는 에러신호에 대응되는 가중치를 부여하여 에러신호에 적응적으로 등화할수 있는 필터계수를 발생하여 피드 포워드 필터 및 피드 백워드 필터에 인가한다. 그러면 피드백워드 필터는 출력신호를 수신하며 필터계수에 의해 2차 등화동작을 수행하여 상기 1차등화의 왜곡을 추정하는 신호를 발생하며, 1차등화신호와 2차등화신호를 가산하에 등화된 신호를 검출기의 입력으로 인가한다.

Description

디지털 등화기회로

제1도는 종래의 디지털 등화기 구성도.

제2도는 본 발명에 따른 디지털 등화기의 구성도.

* 도면의 주요부분에 대한 부호의 설명

21,27 : 필터 22,26 : 계수발생기

23 : 검출기 24,25 : 감산기

28 : 가산기

본 발명은 등화기회로에 관한 것으로, 특히 디지털 등화기회로에 관한 것이다.

일반적으로 데이터 또는 각종 정보를 전송하는 채널은 간섭등에 의해 통신 장애가 심하기 때문에 이를 극복하기 위하여 등화정도가 정밀한 디지털 등화기 회로를 사용하고 있다. 제1도는 종래의 디지털 등화기회로의 구성으로서, 통신 장애를 극복하기 위한 수신단은 탭 딜레이 라인(tapped delay line) 구조를 갖고, LMS(Least Mean Square) 적응 알고리즘을 이용한 등화기의 구성이 도시되고 있다.

상기와 같은 구성을 갖는 종래의 디지털 등화기의 동작을 살펴보면, 왜곡되어 수신되는 신호1은 필터(11)로 인가된다. 이때 상기 필터(11)은 계수발생기(15)에 의해 설정되는 계수에 의해 여파 동작을 수행하며, 이로 인해 등화동작이 수행되는 것이다.

상기 필터(11)을 출력하는 신호는 가산기(12)에서 가산되며, 검출기(13)을 통해 등화된 신호3으로 출력된다. 이때 감산기(14)는 상기 검출기(13)을 출력하는 신호3에서 상기 가산기(12)를 출력하여 검출기(13)으로 입력되는 신호를 감산하여 상기 계수발생기(15)로 인가한다. 그러면 상기 계수발생기(15)는 상기 감산기(14)의 출력을 수신하여 LMS방식으로 상기 필터(11)의 적응형 발생하여 상기 필터(11)의 계수로 인가한다. 이때 상기 LMS방식의 적응형 계수 발생은 하기 1식을 각 계수에 대해 편 미분하여 ξ=0가 되는 새로운 계수백터를 얻게 된다.

그러나 상기와 같은 디지털 등화 방식은 계수 발생시 가중치 벡터를 가지고 있지 않아 수신되는 에러 신호 성분만으로 보상을 구현하게 된다. 따라서 등화정도의 보상이 정밀하지 못한 단점을 가지게 된다. 또한 유선 채널이 아닌 라이도 채널은 멀티 패스 페이딩 채널(multi path fading channel)로서, 상기와 같은 등화기 구성으로는 채널로 인한 왜곡 및 신호간 간섭을 보상항 줄 수 없고, 등화기가 정상상태(steady state)로 동작하는데도 많은 시간을 필요로 하는 문제점을 가지게 된다.

따라서 본 발명의 목적은 디지털 등화기회로에서 적응적으로 신호간의 간섭을 예측하여 등화함으로서 수신되는 신호의 왜곡을 보상할 수 있는 회로를 제공함에 있다.

본 발명에 다른 목적은 수신되는 심볼을 검출하고 검출된 심볼로 부터 수신될 심볼에 영향을 주는 신호가의 간섭을 추정한 후 다음 심볼을 검출하기 전에 간섭항을 제거할수 있는 디지털 등화기 회로를 제공함에 있다.

본 발명의 또 다른 목적은 피드 포워드 필터 및 피드 백워드 필터로 이루어지는 디지털 등화기에서 상기 필터들의 계수의 가중치를 사용하여 적응적으로 계수를 발생할 수 있는 디지털 등화기회로를 제공함에 있다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 디지털 등화기회로의 구성도로서, 제1필터(21)은 왜곡된 신호1을 수신하며 필터계수로서 제1계수발생기(22)의 출력을 수신한다. 상기 제1필터(11)는 피드 포워드 필터(feed forward filter)로서 수신되는 신호1을 상기 필터계수에 의해 1차 등화한다. 검출기(23)은 수신되는 등화신호를 규정된 기준신호와의 차를 비교하여 에러값을 산출하는 동시에 등화된 신호3을 출력한다. 감산기(24)는 상기 검출기(23)의 출력에서 상기 검출기(23)의 입력신호를 감산하여 에러 벡터를 산출한다. 감산기(25)는 상기 검출기(23)을 출력하는 신호3에서 상기 제1필터(21)의 출력을 감산하여 출력한다. 제1계수발생기(22)는 상기 감산기(25)의 출력을 수신하며, 상기 감산기(25)로 부터 출력되는 에러벡터 신호를 분석한 후, 가중치를 부여하여 상기 제1필터(21)의 필터계수로 발생한다. 제2계수발생기(26)은 상기 감산기(24)를 출력하는 에러벡터를 수신하며, 상기 에러벡터에 가중치를 부여하여 상기 1차 등화된 신호에 존재하는 잔여 간섭신호를 보상하기 위한 필터계수를 발생한다. 제2필터(27)은 상기 감산기(25)의 출력을 수신하고 사기 제2계수발생기(26)의 출력을 필터계수로 수신한다. 상기 제2필터(27)은 피드 백워드 필터(feed backward filter)로서 상기 감산기(25)의 출력을 수신하고 상기 제2계수발생기(26)의 출력을 필터계수로 수신하여 상기 1차 등화된 신호의 잔여 간섭을 예측하여 보상하기 위한 신호를 발생한다. 가산기(28)은 상기 제1필터(21)의 출력과 검출기(23)의 입력사이에 연결되며, 상기 제1필터(21)의 출력과 제2필터(27)의 출력을 가산하여 등화된 신호3을 발생한다.

상술한 제2도의 구성에 의거 본 발명을 상세히 설명한다.

상기 제2도와 같은 구성을 갖는 디지털 등화기회로(Decision Feedback Equalizer)일단 심볼이 검출되면, 검출된 심볼을 분석하여 미래의 심볼에 영향을 주는 신호간의 간섭(Inter-Symbol Interference:ISI)을 추정할 수 있고, 이런 추정값에 의해 심볼을 검출하기 전에 간섭항을 제거할 수 있다. 이를 위하여 상기 디지털 등화기 회로는 제1필터(21) 및 제2필터(27)의 2개 필터를 사용하는데, 모두상기한 바와 같은 TDL(Tappde Delay Line)구조로 되어 있다. 여기서 상기 제2필터(27)은 피드 백워드 필터로서, 잡음을 추정하고 피드 포워드 필터인 제1필터(21)의 출력단에 존재하는 잔여 간섭신호 ISI를 예측하여 얼마간의 피드백 지연 후에 검출기(23)에 인가한다. 따라서 왜곡된 신호1을 수신하여 등화할 때보다 신뢰성있는 출력신호3을 구할 수 있다.

또한 이런 경우 상기 제1필터(21) 및 제2필터(27)의 필터 계수를 구하는 계수발생기(22,26)은 각기 상기 LMS 방식보다 수렴속도가 빠르고 보다 양질의 등화를 할 수 있도록 하는 RLS(Recursive Least Squsres)기법을 사용한다. 상기 RLS방식을 표현하면 하기 2식과 같다.

상기 2식에서 In은 등화기의 출력이 되며, /In은 검출기(23)의 출력을 나타내고, k는 등화기의 탭수를 의미하며, w는 가중치를 나타낸다. 여기서 상기 w가 갖는 의미는 최초의 샘플에 과거 샘플보다 가중치를 더주에 연산하기 위한 값이 된다.

먼저 상기 신호1은 채널 상으로 전송되어 수신되는 신호로서 왜곡 및 신호간의 간섭을 가지고 있는 신호가 된다. 상기 신호1을 수신하는 제1필터(21)은 상기 신호1을 1차 등화하는데, 이는 제1계수발생기(22)에서 출력하는 계수를 이용하여 수행한다. 상기 제1계수발생기(22)는 상기한 바와 같이 RLS방식으로 계수를 발생하는데, 이는 상기 감산기(25)로부터 수신도는 에러벡터에 가중치를 부여하고 적응적으로 상기 제1필터(21)이 수신되는 신호1의 등화를 안정되게 수행할 수 있도록 계수신호들을 발생한다. 따라서 상기 제1필터(21)은 피드 포워드 필터로서, 상기 신호1을 1차 등화하여 에러정정이 가능한 범위이내로 등화동작을 수행한다.

상기 제1필터(21)의 출력은 가산기(28)로 인가되며, 상기 가산기(28)의 출력은 검출기(23)의 입력으로 인가된다. 그러면 상기 검출기(23)은 상기 가산기(28)의 출력을 최적화 결정위치(desision point)로 맵핑한다. 이는 상기 가산기(28)의 출력을 수신하여 본래 규정된 기준신호와의 차를 비교하여 에러 값을 산출할 수 있도록하는 신호3을 발생한다. 이때 사이 신호3은 출력신호가 되는 동시에 다음 심볼의 에러를 예측하기 위한 심볼이 된다.

상기 검출기(23)을 출력하는 신호3과 상기 제1필터(21)의 출력을 수신하며, 상기 신호3에서 상기 제1필터(21)을 출력하는 1차 등화된 신호를 감산하여 상기 제1계수발생기(22)로 인가하며, 이때의 이신호는 에러벡터가 된다. 그리고 이 에러벡터를 이용하여 상기 제1계수발생기(22)는 상기2식과 같은 방식으로 적응적인 계수를 발생한다. 이때 상기 제1계수발생기(22)를 출력하는 필터계수는 검출기(23)로 입력되는 신호1의 왜곡형태와 검출기(23)을 출력하는 왜곡이 보상된 신호3의 계산 결과에 따라 신호의 왜곡을 예측하여 보상하기 위한 필터계수가 된다.

또한 상기 가산기(28)을 출력하여 상기 검출기(23)으로 인가되는 신호와 상기 검출기(23)을 출력하는 신호3을 수신하는 감산기(24)는 상기 신호3에서 상기 가산기(28)의 출력을 감산하여 상기 제2필터(27)의 계수를 갱신하기 위한 에러벡터를 산출한다. 그러면 상기 감산기(24)를 출력하는 에러벡터를 수신하는 제2계수발생기(26)은 상기 에러벡터를 이용하여 상기 2식과 같은 RLS방식으로 적응적인 계수를 발생한다. 이때 상기 필터계수는 검출기(23)로 입력되는 신호1의 왜곡형태와 검출기(23)을 출력하는 왜곡이 보상된 신호3의 계산 결과에 따라 신호1의 왜곡을 예측하여 보상하기 위한 필터계수가 된다.

그러면 상기 제2필터(27)은 상기 감산기(25)의 출력을 입력으로 수신하고 상기 제2계수발생기(26)의 출력을 계수신호로 수신한다. 따라서 상기 제2필터(27)은 상기 검출기(23)을 출력하는 신호3을 분석하여 채널왜곡이 예측되는 신호1에 대한 에러 보상 값을 미리 보상하여 출력하게 된다. 상기 제2필터(27)은 피드 백워드 필터로서 출력신호는 가산기(28)의 입력으로 인가된다. 상기와 같이 예측되는 에러 보상 값은 상기 가산기(28)로 인가되므로, 상기 가산기(28)은 상기 제1필터(21)의 출력과 상기 제2필터(27)의 출력을 가산하여 신호간의 간섭 및 왜곡이 보상되는 디지털 등화신호를 발생하게 된다.

따라서 상기와 같은 디지털 등화기에서는 결국 제1필터(21) 및 제1계수발생기(22)에 의해 입력되는 신호1을 왜곡 및 신호간의 간섭에 대한 보상이 가능한 상태로 1차 등화하고, 이후 보상이 가능한 상태에서 제2필터(27) 및 제2계수발생기(26)을 이용하여 상기 1차 등화된 값에 따라 예측된 신호 값을 보상하여 완전한 등화 동작을 수행할 수 있게 된다.

상술한 바와 같이 피드 포워드 필터와 백워드 필터를 구비하고 RLS방식을 이용하여 디지털 등화기를 구현하므로서 정밀한 등화동작을 수행할 수 있고, 이로인해 라디오 채널과 같이 통신장애가 심한 곳에도 등화 동작을 양호하게 수행할 수 있다.

Claims

디지털 등화기회로에 있어서, 왜곡된 신호를 수신하며, 상기 신호를 수신되는 필터계수에 의해 왜곡된 신호를 1차 등화하는 수단과, 등화된 신호를 수신하며, 상기 등화신호와 소정의 기준값을 비교하여 에러시호를 발생하는 동시에 등화된 출력신호를 발생하는 검출수단과, 상기 에러신호에 대응되는 가중치를 부여하여 상기 에러신호에 적응적으로 등화할 수 있는 상기 필터계수를 발생하는수단과, 상기 출력신호를 수신하며, 상기 필터계수에 의해 2차등화 동작을 수행하여 상기 1차등화신호의 왜곡을 추정하는 신호를 발생하는 수단과, 상기 검출수단의입력단과 연결되며, 상기 1차등화신호와 2차등화신호를 수신하여 가산하여 등화된 신호를 상기 검출수단으로 인가하는 수단으로 구성된 것을 특징으로 하는 디지털 등화기회로.
디지털 등화기 회로에 있어서, 신호를 수신하며, 상기 신호를 수신되는 제1필터게수에 의해 제1등화하는 수단과, 상기 제1등화신호와 제2등화신호를 수신하여 가산하는 수단과, 상기 가산신호를 수신하며, 수신된 신호와 소정의 기준신호를 비교하여 에러 값을 포함하는 출력신호를 발생하는 검출수단과, 상기 출력신호와 상기 제1등화신호를 감산하여 제1에러신호를 발생하는 수단과, 상기 제1에러신호를 수신하여 적응적으로 가중치를 부여하므로서 다음 수신신호의 왜곡을 예측하는 상기 제1필터계수를 발생하는 수단과, 상기 검출수단의 입력신호와 출력신호를 감산하여 제2에러신호를 발생하는 수단과, 상기 제2에러신호를 수신하여 가중치를 부여하므로서 상기 제1등화신호의 존재하는 왜곡을 예측하여 제거하기위한 제2필터계수를 발생하는 수단과, 상기 제1에러신호를 수신하며, 상기 제2필터계수에 의해 상기 제2등화신호를 발생하여 상기 가산수단으로 궤환 입력시키는 수단으로 이루어짐을 특징으로 하는 디지털 등화기회로.