KR100194819B1 - Bit division type asynchronous transfer mode switching device - Google Patents
Bit division type asynchronous transfer mode switching device Download PDFInfo
- Publication number
- KR100194819B1 KR100194819B1 KR1019960058504A KR19960058504A KR100194819B1 KR 100194819 B1 KR100194819 B1 KR 100194819B1 KR 1019960058504 A KR1019960058504 A KR 1019960058504A KR 19960058504 A KR19960058504 A KR 19960058504A KR 100194819 B1 KR100194819 B1 KR 100194819B1
- Authority
- KR
- South Korea
- Prior art keywords
- routing information
- cell
- routing
- storage means
- transfer mode
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
비트분할방식의 비동기전달모드 스위칭장치.Bit division type asynchronous transfer mode switching device.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
라우팅 테이블에 라우팅 정보를 CPU에서 쓸 때와 이를 스위치 내부에서 읽어갈 때 생길 수 있는 충돌을 효과적으로 방지하면서도 하드웨어 부피를 줄이고자 함.We want to reduce hardware volume while effectively preventing conflicts that can occur when the routing information is written to the routing table from the CPU and read from inside the switch.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
입력된 셀을 복제하는 수단과, 라우팅 정보를 저장하는 다수개의 저장수단과, 상기 저장된 라우팅 정보를 읽어 출력하는 다수개의 라우팅정보 변환수단, 및 상기 라우팅 정보에 따라 상기 복제 셀을 목적지로 라우팅하는 수단을 구비한 비동기전달모드 스위칭장치에 있어서, CPU로부터 입력된 데이타, 및 주소를 일시 저장하여 셀 시작신호의 소정의 제1 클럭 이후에 해당되는 상기 저장수단에 상기 중앙처리수단으로부터 입력된 데이타를 저장하는 스위치 운용 제어수단을 더 포함하며, 상기 라우팅정보 변환수단은 상기 셀 시작 신호의 소정의 제2 클럭 이후에 상기 저장수단에 저장된 데이타를 읽어 가도록 구성됨.Means for duplicating an input cell, a plurality of storage means for storing routing information, a plurality of routing information converting means for reading and outputting the stored routing information, and means for routing the duplicate cell to a destination according to the routing information An asynchronous transfer mode switching device comprising: storing data input from a CPU and an address temporarily and storing data input from said central processing means in said storage means corresponding to a predetermined first clock of a cell start signal after temporarily storing an address; And switching operation control means, wherein said routing information converting means is configured to read data stored in said storage means after a predetermined second clock of said cell start signal.
4. 발명의 중요한 용도4. Important uses of the invention
비동기 전달모드 스위칭시스템에 이용됨.Used in asynchronous transfer mode switching system.
Description
본 발명은 비트 분할 방식으로 동작하는 비동기전달모드(ATM: Asynchronous Transfer Mode) 스위칭장치에 관한 것으로, 특히 라우팅 테이블에 라우팅 정보를 중앙처리장치(CPU)에서 쓸 때와 이를 스위치 내부에서 읽어갈 때 생길 수 있는 충돌을 효과적으로 방지한 ATM 스위칭장치에 관한 것이다.The present invention relates to an Asynchronous Transfer Mode (ATM) switching device that operates in a bit-dividing manner, and more particularly, when routing information is written to a routing table in a central processing unit (CPU) and read from inside a switch. The present invention relates to an ATM switching device that effectively prevents possible collisions.
비트 분할 방식의 16x16 ATM 스위치는 셀 복제망(CN: Copy Network)과 셀 라우팅망(RN: Routing Network)이 연결되어 스위칭 기능을 수행하게 되는데, 셀 복제망(CN)과 셀 라우팅망(RN) 사이에서 각 포트의 목적지로의 총 16가지의 서로 다른 라우팅 정보 중 하나를 지정해 주어야 한다.In the bit division type 16x16 ATM switch, a cell copy network (CN) and a cell routing network (RN) are connected to perform a switching function. A cell copy network (CN) and a cell routing network (RN) are performed. You must specify one of a total of 16 different routing information to each port's destination.
이를 위해 CPU에서는 라우팅 정보를 저장하는 16개의 이중포트램(DP-RAM: Dual Port Random Access Memory)의 적당한 주소에 라우팅 정보를 입력하고, CN과 RN사이에는 각 포트 별로 DP-RAM으로부터 라우팅 정보를 추출하여 이를 라우팅망(RN)에 전달해 주는 라우팅정보 변환부(RITU; Routing Information Translation Unit)가 필요하게 된다.To do this, the CPU enters routing information into the appropriate addresses of 16 Dual Port Random Access Memory (DP-RAM) storage routing information, and between the CN and RN receives routing information from the DP-RAM for each port. There is a need for a Routing Information Translation Unit (RITU) that extracts and delivers it to the Routing Network (RN).
이 때, CPU에서 이중포트램(DP-RAM)에 쓰는 시점과 동일 주소의 정보를 라우팅정보 변환부(RITU)에서 읽어가는 시점이 일치할 경우 스위칭 기능에 이상이 생길 수 있으므로 라우팅정보 변환부(RITU)에서는 이를 방지하기 위해 이중포트램(DP-RAM)의 CPU측 데이타와 주소(address), 제어 신호를 모두 제어해야 한다.At this time, if the time when the CPU writes the information in the dual port RAM (DP-RAM) and the time when the information of the same address is read by the routing information conversion unit (RITU) is the same, a switching function may occur. Therefore, the routing information conversion unit ( In order to prevent this, the RITU must control both CPU-side data, address, and control signal of the DP-RAM.
그러나, 이럴 경우 라우팅정보 변환부(RITU)의 입출력 신호의 갯수가 지나치게 많아져서 스위치 전체의 크기가 필요 이상으로 비대해지는 문제점이 있다.However, in this case, the number of input and output signals of the routing information conversion unit (RITU) is too large, there is a problem that the size of the entire switch is larger than necessary.
따라서, 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 비트 분할 방식으로 동작하는 ATM 스위치의 라우팅 테이블에 라우팅 정보를 CPU에서 쓸 때와 이를 스위치 내부에서 읽어갈 때 생길 수 있는 충돌을 효과적으로 방지하기 위해 라우팅정보 변환부에서 라우팅을 위한 이중포트램(DP-RAM)의 정보를 항상 주기적으로 읽어간다는 사실을 이용하여 이중포트램에 데이타를 쓰고, 읽어갈 타이밍을 제어하기 위한 기능부를 구비함으로써, CPU가 이중포트램에 데이타를 쓰고자 할 때에는 일시적으로 데이타와 주소(address)를 저장하였다가 라우팅정보 변환부에서 읽어가는 시점을 피하여 써 주는 방식을 취하여 스위치의 오동작을 방지하면서 라우팅정보 변환부의 입출력 신호의 갯수는 최소화할 수 있는 ATM 스위칭장치를 제공하는데 그 목적이 있다.Accordingly, the present invention devised to solve the problems of the prior art as described above is a collision that may occur when the routing information is written in the CPU and read from the inside of the switch to the routing table of the ATM switch operating in a bit division scheme. In order to prevent effectively, the routing information converter has a function to control the timing of writing and reading data to the dual port RAM by using the fact that the information of the dual port RAM (DP-RAM) for routing is read periodically. Therefore, when the CPU wants to write data to the dual port RAM, it temporarily saves the data and address and writes them to avoid reading them from the routing information converter. To provide an ATM switching device that can minimize the number of negative input / output signals. There is this.
도 1 은 본 발명에 따른 ATM 스위치의 블럭 구성도,1 is a block diagram of an ATM switch according to the present invention;
도 2 는 본 발명에 따른 스위치 운용제어부의 입출력 신호 타이밍도,2 is an input / output signal timing diagram of a switch operation control unit according to the present invention;
도 3 은 본 발명에 따른 DP-RAM의 입출력 신호 타이밍도.3 is an input / output signal timing diagram of a DP-RAM according to the present invention;
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
11 : 셀 복제망11: cell replication network
12 : 스위치 운용 제어부12: switch operation control unit
13 : 이중포트램(DP-RAM)13: DP-RAM
14 : 라우팅정보 변환부14: routing information conversion unit
15 : 라우팅망15: routing network
상기 목적을 달성하기 위한 본 발명은, 입력된 셀을 복제하여 다수개의 출력포트로 출력하고, 복제된 셀에 대한 라우팅 정보의 출력 여부를 나타내는 신호를 출력하는 셀 복제수단과, 라우팅 정보를 저장하는 다수개의 저장수단과, 상기 다수개의 저장수단에 저장된 라우팅 정보를 읽어 상기 셀복제수단의 제어를 받아 출력하는 다수개의 라우팅정보 변환수단, 및 상기 라우팅정보 변환수단으로부터 입력된 라우팅 정보에 따라 상기 셀복제수단으로부터 입력된 복제 셀을 목적지로 라우팅하는 수단을 구비한 비동기전달모드 스위칭장치에 있어서, 중앙처리장치로부터 입력된 데이타, 및 데이타 저장을 위한 주소를 일시 저장하여 셀 시작신호의 소정의 제1 클럭 이후에 해당되는 상기 저장수단에 상기 중앙처리수단으로부터 입력된 데이타를 저장하는 스위치 운용 제어수단을 더 포함하며, 상기 라우팅정보 변환수단은 상기 셀 시작 신호의 소정의 제2 클럭 이후에 상기 저장수단에 저장된 데이타를 읽어 가도록 구성된 것을 특징으로 한다.The present invention for achieving the above object, the cell duplicated means for duplicating the inputted cell outputs a plurality of output ports, and outputs a signal indicating whether or not to output the routing information for the duplicated cell, and storing the routing information A plurality of storage means, a plurality of routing information converting means for reading and outputting routing information stored in the plurality of storage means under control of the cell copying means, and replicating the cell according to routing information inputted from the routing information converting means A non-transmission mode switching device having a means for routing a duplicate cell inputted from a means to a destination, comprising: temporarily storing a data input from a central processing unit and an address for storing data, the predetermined first clock of the cell start signal; Thereafter, storing the data input from the central processing means in the corresponding storage means. Further comprising: a location management control means, wherein the route information converting means is characterized in that is configured to go to read the data stored in the storage means at a predetermined second after the clock of the cell start signal.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도 1 은 본 발명에 따른 ATM 스위치의 블럭 구성도이고, 도 2 는 본 발명에 따른 스위치 운용제어부의 입출력 신호 타이밍도를 나타내며, 도 3 은 본 발명에 따른 DP-RAM의 입출력 신호 타이밍도를 나타낸다.1 is a block diagram of an ATM switch according to the present invention, FIG. 2 shows an input / output signal timing diagram of a switch operation control unit according to the present invention, and FIG. 3 shows an input / output signal timing diagram of a DP-RAM according to the present invention. .
도 1 에서 '11'은 셀 복제망, '12'는 스위치 운용 제어부, '13'은 이중포트램(DP-RAM), '14'는 라우팅정보 변환부, '15'는 라우팅망을 각각 나타내며, 본 발명의 일실시 예에서는 편의상 16X16 ATM 스위치를 예로들어 설명한다.In FIG. 1, '11' represents a cell replication network, '12' represents a switch operation control unit, '13' represents a dual port RAM (DP-RAM), '14' represents a routing information converter, and '15' represents a routing network. For convenience, an embodiment of the present invention will be described by taking a 16X16 ATM switch as an example.
셀 복제망(11)은 입력된 셀을 스위칭하기 위해 출력을 원하는 포트로 셀을 복제하여 라우팅망(15)으로 출력하고, 라우팅정보 변환부(14)로는 각 포트로 출력된 복제 셀에 대한 라우팅 정보의 출력 여부를 제어하기 위한 신호(Pass/fail)를 출력한다.The cell duplication network 11 duplicates the cell to a desired port for outputting the switching cell and outputs it to the routing network 15, and the routing information converter 14 routes the duplicated cell output to each port. Outputs a signal (Pass / fail) for controlling whether information is output.
도 2 를 참조하여 스위치 운용 제어부(12)의 동작을 살펴보면, 스위치 운용 제어부(12)는 CPU로부터 일정하지 않은 시간에 이중포트램(DP-RAM)에 데이타를 쓰기 위한 주소 스트로브(AS/), 데이타 스트로브(DS/), 쓰기/읽기(RW) 신호, 셀 시작신호(SOC: Start Of Cell)를 제어신호로 입력받고, 주소와 데이타를 CPU로부터 입력받아 입력된 데이타와 주소(Address)를 임시의 레지스터에 저장한다. 그리고, 스위치 운용 제어부(12)는 최초의 셀시작신호로부터 5 클럭(clock) 후에 해당 이중포트램(DP-RAM)(13)에 임시 레지스터에 저장된 데이타를 쓰기 위해 칩 인에이블(CE_L/), 출력 인에이블(OE_L/), 읽기/쓰기(RW_L) 제어 신호와 주소, 및 데이타를 이중포트램(13)으로 출력한다. 여기서, 칩 인에이블 신호는 로우(Low) 엑티브(Active)로 동작하고, 출력 인에이블신호는 항상 로우 값을 유지한다.Looking at the operation of the switch operation control unit 12 with reference to Figure 2, the switch operation control unit 12 is an address strobe (AS /), for writing data to the dual-port (DP-RAM) at a fixed time from the CPU, Data strobe (DS /), write / read (RW) signal, cell start signal (SOC: Start Of Cell) are input as control signals, address and data are input from the CPU and the input data and address are temporarily stored. Is stored in the register. In addition, the switch operation control unit 12 uses a chip enable (CE_L /) to write data stored in a temporary register to the corresponding DP-RAM 13 after 5 clocks from the initial cell start signal. The output enable (OE_L /), read / write (RW_L) control signals and addresses, and data are output to the dual port RAM 13. Here, the chip enable signal operates as a low active, and the output enable signal always maintains a low value.
이중포트램(13)은 스위치 운용 제어부(12)의 제어를 받아 CPU로부터 출력된 데이타를 저장하여 라우팅정보 변환부(14)의 제어를 받아 저장된 데이타를 출력하게 된다.The dual port RAM 13 stores the data output from the CPU under the control of the switch operation control unit 12 and outputs the stored data under the control of the routing information conversion unit 14.
라우팅정보 변환부(14)의 동작을 도 3 을 참조하여 설명하면, 라우팅정보 변환부(RITU)(14)는 자신의 포트로 입력된 복제셀에 라우팅 정보를 부가하라는 신호를 셀복제망(11)으로부터 받으면 최초의 셀 시작신호로부터 10 클럭 이후에 이중포트램(14)에 칩 인에이블(CE_R/), 출력 인에이블(OE_R/), 읽기신호를 이중포트램(13)으로 출력한다. 여기서, 읽기 신호는 항상 하이(HIGH) 값을 유지하고, 출력 인에이블 신호는 항상 로우 값을 유지하며, 칩 인에이블 신호는 로우 엑티브로 동작한다. 그리고, 라우팅정보 변환부(14)는 이중포트램(13)으로부터 읽은 데이타를 라우팅 정보로 하여 라우팅망(15)으로 출력한다.Referring to FIG. 3, the operation of the routing information converting unit 14 will be described. The routing information converting unit (RITU) 14 sends a signal for adding routing information to a duplicate cell input to its port. ), The chip enable (CE_R /), the output enable (OE_R /), and the read signal are output to the dual port RAM 13 after 10 clocks from the first cell start signal. Here, the read signal always maintains a high value, the output enable signal always maintains a low value, and the chip enable signal operates in a low active state. The routing information converting unit 14 outputs the data read from the dual port RAM 13 to the routing network 15 as routing information.
즉, 라우팅정보 변환부(14)는 셀시작신호(SOC) 사이의 임의의 시간에만 한번 이중포트램(DP-RAM)으로부터 라우팅 정보를 읽어서 라우팅망(15)에 공급해 주게 되는데, 이와 같이 라우팅정보 변환부(14)의 이중포트램 읽기 동작을 셀시작신호의 10 클럭 이후로 고정하는 것은 스위치 동작에 있어 아무런 문제가 되지 않는다.That is, the routing information converter 14 reads the routing information from the DP-RAM once in a random time between the cell start signals SOC, and supplies the routing information to the routing network 15. Fixing the dual port RAM read operation of the converter 14 after 10 clocks of the cell start signal does not cause any problem in the switch operation.
라우팅망(15)은 셀 복제망(11)으로부터 입력된 각 포트별 ATM 셀에 라우팅정보 변환부(14)로부터 입력된 라우팅 정보를 이용하여 라우팅을 수행하게 된다.The routing network 15 performs routing by using the routing information input from the routing information converting unit 14 to ATM cells for each port input from the cell replication network 11.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes within the scope without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains, and thus is limited to the above-described embodiments and drawings. It is not.
상기와 같이 이루어지는 본 발명은 라우팅정보 변환부를 통해 이중포트 램에 데이타를 쓸 때에는 일시적으로 데이타와 주소를 저장하였다가 라우팅정보 변환부에서 읽어가는 시점을 피하여 써 주도록 함으로써, 하드웨어 양을 줄이면서 스위치의 오동작을 방지할 수 있는 효과가 있다.According to the present invention as described above, when data is written to the dual port RAM through the routing information conversion unit, the data and address are temporarily stored and then written to avoid the point of reading from the routing information conversion unit, thereby reducing the amount of hardware and There is an effect that can prevent malfunction.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960058504A KR100194819B1 (en) | 1996-11-27 | 1996-11-27 | Bit division type asynchronous transfer mode switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960058504A KR100194819B1 (en) | 1996-11-27 | 1996-11-27 | Bit division type asynchronous transfer mode switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980039480A KR19980039480A (en) | 1998-08-17 |
KR100194819B1 true KR100194819B1 (en) | 1999-06-15 |
Family
ID=66482657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960058504A KR100194819B1 (en) | 1996-11-27 | 1996-11-27 | Bit division type asynchronous transfer mode switching device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100194819B1 (en) |
-
1996
- 1996-11-27 KR KR1019960058504A patent/KR100194819B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980039480A (en) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6018478A (en) | Random access memory with separate row and column designation circuits for reading and writing | |
KR930004426B1 (en) | Dual-port memory and its fabrication method | |
JP4150718B2 (en) | Destructive read type random access memory system | |
US7392354B1 (en) | Multi-queue FIFO memory devices that support a backed-off standard mode of operation and methods of operating same | |
KR100194819B1 (en) | Bit division type asynchronous transfer mode switching device | |
KR970017610A (en) | Semiconductor memory device | |
JP4783501B2 (en) | Semiconductor memory device | |
KR940026949A (en) | Devices, Systems, and Memory for Implementing Caneva Memory | |
KR100872018B1 (en) | A virtual dual-port synchronous ram architecture | |
KR100305648B1 (en) | High-speed dram | |
JPS59206972A (en) | Shared memory | |
JP5028710B2 (en) | Semiconductor memory device | |
JPH10262272A (en) | Simple interface for time division multiplex communication medium | |
JP2001135083A (en) | Multi-port memory | |
JP2002237184A (en) | Semiconductor memory | |
KR100299179B1 (en) | High-speed semiconductor memory device | |
KR100208276B1 (en) | Apparatus for doubling data in full electronic switching system | |
KR100303327B1 (en) | Apparatus for duplicating of memory in switching system and method thereof | |
KR940001590B1 (en) | Method and device for shortening memory access time in reading and writing | |
EP0687984A1 (en) | Data processing system having an address/data bus directly coupled to peripheral device | |
JPH01119823A (en) | First-in first-out storage device | |
KR200210744Y1 (en) | Apparatus for data communication between processors | |
JPH024020B2 (en) | ||
JPS62175993A (en) | Multi-port memory | |
JPH04333950A (en) | Information processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030130 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |