KR100194653B1 - Polycrystalline Silicon Layer Etching Method of Semiconductor Device - Google Patents
Polycrystalline Silicon Layer Etching Method of Semiconductor Device Download PDFInfo
- Publication number
- KR100194653B1 KR100194653B1 KR1019910005469A KR910005469A KR100194653B1 KR 100194653 B1 KR100194653 B1 KR 100194653B1 KR 1019910005469 A KR1019910005469 A KR 1019910005469A KR 910005469 A KR910005469 A KR 910005469A KR 100194653 B1 KR100194653 B1 KR 100194653B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- silicon layer
- etching
- gas
- plasma state
- Prior art date
Links
Abstract
본 발명의 반도체 장치의 다결정 실리콘층 식각방법은, 실리콘 산화막의 표면에 형성된 다결정 실리콘층을 부분 식각하는 것으로 SF6,Cl2및 He 가스를 베이스로 사용하거나 SF6및 Cl2가스를 베이스로 사용하고, 또한 상기의 Cl2가르 대신에 HCl 가스를 베이스로 사용하는 플라즈마 상태에서 다결정 실리콘층(13)을 초벌식각하여 다결정 실리콘층(13)의 표면의 이물질을 제거한 후 in-situ로 메인 식각을 하여 나머지 다결정 실리콘층(13)을 제거함으로써, 선폭의 감소 및 프로화일이 변형됨이 없고, 식각완료시 다결정 실리콘층(13)이 봉우리로 남지 않고, 모두 제거된다.In the polycrystalline silicon layer etching method of the semiconductor device of the present invention, the polycrystalline silicon layer formed on the surface of the silicon oxide film is partially etched using SF 6 , Cl 2 and He gas as a base, or SF 6 and Cl 2 gas as a base. In addition, the polycrystalline silicon layer 13 is first etched in a plasma state using HCl gas as a base instead of Cl 2 to remove foreign substances on the surface of the polycrystalline silicon layer 13, and then main etching is performed in-situ. By removing the remaining polycrystalline silicon layer 13, the line width is reduced and the profile is not deformed, and when the etching is completed, the polycrystalline silicon layer 13 does not remain as a peak and all are removed.
Description
제1도는 종래의 식각방법에 의하여 식각한 다결정 실리콘층의 식각상태를 보인 실시예도.1 is an exemplary embodiment showing an etching state of a polycrystalline silicon layer etched by a conventional etching method.
제2a도~제2c도는 본 발명의 식각방법을 보인 공정도.2a to 2c is a process chart showing the etching method of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : 기판 12 : 실리콘 산화막11 substrate 12 silicon oxide film
13 : 다결정 실리콘층 14 : 포토 레지스트13 polycrystalline silicon layer 14 photoresist
본 발명은 반도체 장치에서 다결정 실리콘층에 포토 레지스트를 도포하고, 식각하는 반도체 장치의 다결정 실리콘층 식각방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of etching a polycrystalline silicon layer of a semiconductor device in which photoresist is applied and etched to the polycrystalline silicon layer in a semiconductor device.
다결정 실리콘층의 이방성 식각(Anisotropic Etching)은 식각귤의 균일성, 미세한 선폭형성의 용이 및 실리콘 산화막과의 높은 선택비 등과 같은 많은 장점이 있다. 그러나 이방성 식각은 수직으로 식각하는 특성을 가지는 공정이다. 그러므로 다결정 실리콘층의 표면에 자연 산화막의 형성, 사진 공정의 종표후 남아있는 포토 레지스트의 찌거기 및 현상용액의 불충분한 헹굼 등으로 인하여 이물질이 남아 있을 경우에는 그 이물질들이 식각 공정시 마스크의 역할을 하게 되므로 제1도에 도시된 바와 같이 다결정 실리콘층(3)의 표면에 포토 레지스터(4)를 도포하고, 식각 공정을 할 경우에 다결정 실리콘층(3)이 완전히 식각되지 않고, 기판(1)에 형성한 실리콘 산화막(2)의 표면에 다결정 실리콘층(3)의 봉우리(5)가 남아있게 되는 문제점이 있다. 그러므로 본 발명의 목적은 다결정 실리콘층의 표면에 남아 있는 이물질에 관계없이 다결정 실리콘층을 완전히 식각할 수 있는 다결정 실리콘층 식각 방법을 제공하는 데 있다.Anisotropic etching of the polycrystalline silicon layer has many advantages such as uniformity of etched tangerine, easy formation of fine line width, and high selectivity with silicon oxide film. However, anisotropic etching is a process having a characteristic of vertical etching. Therefore, if foreign matters remain due to the formation of a natural oxide film on the surface of the polycrystalline silicon layer, residue of the photoresist remaining after the end of the photographing process, and insufficient rinsing of the developing solution, the foreign matters act as a mask during the etching process. Therefore, as shown in FIG. 1, when the photoresist 4 is applied to the surface of the polycrystalline silicon layer 3, and the etching process is performed, the polycrystalline silicon layer 3 is not completely etched, There is a problem that the peaks 5 of the polycrystalline silicon layer 3 remain on the surface of the formed silicon oxide film 2. It is therefore an object of the present invention to provide a polycrystalline silicon layer etching method capable of completely etching a polycrystalline silicon layer irrespective of foreign matter remaining on the surface of the polycrystalline silicon layer.
이와 같은 목적을 가지는 본 발명의 식각방법은, 다결정 실리콘층을 초벌 식각하고, 다음에 메인 식각을 하게 된다. 다결정 실리콘칭의 초벌 식각은, 그 초벌식각에 의해 선폭이 영향을 받거나 식각 완료후 프로화일(profile)의 변형이 없어야 되므로 플라즈마 상태에서 다결정 실리콘층의 식각을 수행하고, 약 500~1500Å정도 식각한다. 플라즈마 상태의 조건으로는 SF6, Cl2및 He 가스를 사용하거나 SF6및 Cl2가스를 사용하고, 또한 상기의 Cl2가스대신에 HCl가스를 사용하며, 식각률은 3000~7000Å/min정도가 되게 한다.In the etching method of the present invention having such a purpose, the polycrystalline silicon layer is first etched, and then the main etching is performed. The initial etching of polycrystalline silicon etching is performed by etching the polycrystalline silicon layer in a plasma state since the line width should not be affected by the initial etching or the profile deformation after the completion of etching. As a plasma condition, SF 6 , Cl 2 and He gases are used, or SF 6 and Cl 2 gases are used, and HCl gas is used instead of Cl 2 gas, and the etching rate is about 3000 to 7000 Å / min. To be.
그러므로 본 발명의 식각 방법에 의하면, 다결정 실리콘층을 초벌 식각하여 다결정 실리콘층의 표면에 있는 이물질을 제거한 후 메인 식각을 수행하므로 식각완료시 다결정 실리콘층이 봉우리로 남아 있지 않고, 완전히 제거된다.Therefore, according to the etching method of the present invention, since the polycrystalline silicon layer is first etched to remove foreign substances on the surface of the polycrystalline silicon layer and then main etching is performed, the polycrystalline silicon layer does not remain as a peak at the completion of etching, and is completely removed.
이하. 첨부된 제2도의 공정도면을 참조하여 본 발명의 식각방법을 상세히 설명한다.Below. The etching method of the present invention will be described in detail with reference to the accompanying drawings of FIG. 2.
제2a도에 도시된 바와 같이. 기판(11)에 실리콘 산화막(12)이 형성되고, 그 실리콘 산화막(12)에 형성된 다결정 실리콘층(13)의 표면에 포토 레지스트(14)를 도포한 후 플라즈마 상태에서 제2b도에 도시된 바와 같이 초벌식각을 수행하여 다결정 실리콘층(13)의 표면을 약500~1500Å정도 제거한다. 이때, 플라즈마 상태의 조건은 SF6,Cl2및 He가스를 베이스로 하거나, SF6및 Cl2가스를 베이스로 하고, 또한 상기의 Cl2가스대신에 HCl가스를 사용할 수도 있다. 바람직하기로는 Cl2가스는 10~20sccm, SF6가스는 150~200sccm, He가스는 0~50sccm, 전극간격은 0.6~1.5cm, 고주파 전력은 100~400W 및 진공압력은 250×10-3~550×10-3Torr가 좋으며, 식각률은 약 3000~7000Å/min 정도가 되게 한다.As shown in Figure 2a. A silicon oxide film 12 is formed on the substrate 11, the photoresist 14 is applied to the surface of the polycrystalline silicon layer 13 formed on the silicon oxide film 12, and as shown in FIG. 2b in the plasma state. As described above, the surface of the polycrystalline silicon layer 13 is removed by performing rough etching. In this case, the plasma state may be based on SF 6 , Cl 2 and He gases, SF 6 and Cl 2 gases, and HCl gas may be used instead of Cl 2 gas. Preferably, Cl 2 gas is 10 to 20 sccm, SF 6 gas is 150 to 200 sccm, He gas is 0 to 50 sccm, electrode spacing is 0.6 to 1.5 cm, high frequency power is 100 to 400 W and vacuum pressure is 250 × 10 -3 to 550 × 10 -3 Torr is good, and the etching rate is about 3000 ~ 7000Å / min.
이와 같이 하여 초벌식각이 완료되면, 제2c도에 도시된 바와 같이 상기와 동일한 조건의 플라즈마 상태에서 다결정 실리콘층(13)을 메인 식각을 하여 제거한다. 이와 같은 본 발명의 식각방법은, 초벌식각시 Cl2가스나 HCl가스의 비등방성 식각특성으로 인하여 선폭이 감소되는 것이 방지되고, SF6가스 및 He가스의 등방성 식각특성으로 인하여 다결정 실리콘층(13)의 표면의 이물질들이 효과적으로 제거되어 메인 식각시 다결정 실리콘층(13)이 완전히 제거되게 된다.When the initial etching is completed in this manner, as shown in FIG. 2C, the polycrystalline silicon layer 13 is removed by main etching in the plasma state under the same conditions as described above. The etching method of the present invention is prevented from decreasing the line width due to the anisotropic etching characteristics of Cl 2 gas or HCl gas during the initial etching, and the polycrystalline silicon layer 13 due to the isotropic etching characteristics of SF 6 gas and He gas. Foreign materials on the surface of the C) can be effectively removed so that the polycrystalline silicon layer 13 is completely removed during the main etching.
이상에서 상세히 설명한 바와 같이 본 발명의 식각방법은, 다결정 실리콘층을 초벌식식각하여 다결정 실리콘층의 표면에 남아잇는 이물질을 제거한 후 메인식각을 수행하여 다결정 실리콘층을 제거하므로 다결정 실리콘층의 봉우리 등이 남아있지 않고, 완전히 제거되며, 또한 Cl2가스나 HCl가스, SF6가스 및 He 가스들을 적절히 혼합한 플라즈마 상태에서 초벌식각을 수행하므로 선폭의 감소나 프로화일이 변경되지 않는 효과가 있다.As described in detail above, in the etching method of the present invention, the polycrystalline silicon layer is first etched to remove foreign substances remaining on the surface of the polycrystalline silicon layer, and then the main etching is performed to remove the polycrystalline silicon layer. There is no remaining, completely removed, and since the pristine etching is performed in a plasma state in which Cl 2 gas, HCl gas, SF 6 gas, and He gases are properly mixed, there is an effect that the line width is not reduced or the profile is not changed.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005469A KR100194653B1 (en) | 1991-04-04 | 1991-04-04 | Polycrystalline Silicon Layer Etching Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005469A KR100194653B1 (en) | 1991-04-04 | 1991-04-04 | Polycrystalline Silicon Layer Etching Method of Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920020631A KR920020631A (en) | 1992-11-21 |
KR100194653B1 true KR100194653B1 (en) | 1999-06-15 |
Family
ID=67400533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910005469A KR100194653B1 (en) | 1991-04-04 | 1991-04-04 | Polycrystalline Silicon Layer Etching Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100194653B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102484066A (en) * | 2010-01-26 | 2012-05-30 | 株式会社爱发科 | Dry etching method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100596537B1 (en) * | 2004-12-28 | 2006-07-06 | 정인용 | Natural drier of utensil |
-
1991
- 1991-04-04 KR KR1019910005469A patent/KR100194653B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102484066A (en) * | 2010-01-26 | 2012-05-30 | 株式会社爱发科 | Dry etching method |
KR101279530B1 (en) * | 2010-01-26 | 2013-06-28 | 가부시키가이샤 알박 | Dry etching method |
US8633116B2 (en) | 2010-01-26 | 2014-01-21 | Ulvac, Inc. | Dry etching method |
Also Published As
Publication number | Publication date |
---|---|
KR920020631A (en) | 1992-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6630410B2 (en) | Self-aligned PECVD etch mask | |
US5453156A (en) | Anisotropic polysilicon plasma etch using fluorine gases | |
TWI393997B (en) | Method for etching a low-k dielectric layer over a substrate, semiconductor device and apparatus for forming features in a low-k dielectric layer | |
US5763327A (en) | Integrated arc and polysilicon etching process | |
KR100194653B1 (en) | Polycrystalline Silicon Layer Etching Method of Semiconductor Device | |
KR19990063182A (en) | Etching method | |
JPH08321484A (en) | Manufacture of semiconductor device | |
US20010046769A1 (en) | Waferless seasoning process | |
JP3044728B2 (en) | Manufacturing method of embedded plug | |
JPH05251399A (en) | Etching method for silicon nitriding film based on leaflet type etcher | |
JPH07106583A (en) | Manufacture of thin film transistor | |
KR950009933B1 (en) | Contact region forming method of semiconductor device | |
JP3305270B2 (en) | Method for manufacturing semiconductor device | |
KR19990055775A (en) | Device isolation method of semiconductor device using trench | |
JP3637564B2 (en) | Conductive component and method for forming conductive line | |
KR100313542B1 (en) | Manufacturing method for gate in semiconductor device | |
JP2001332510A (en) | Semiconductor and its manufacturing method | |
KR0142838B1 (en) | Chamber cleaning method of plasma etching apparatus | |
KR100231846B1 (en) | Interconnecting method of semiconductor device | |
KR100568098B1 (en) | Method for forming metal pattern | |
KR960006171B1 (en) | Method of eliminating chlorocarbon polymer | |
KR19990055144A (en) | Post-etching method of polysilicon film during semiconductor device | |
KR100248345B1 (en) | Method of forming metal interconnector in semiconductor device | |
KR970001696B1 (en) | Process for elimination of polymer during dry etching of oxidation film | |
KR0151618B1 (en) | Patterning method of poly-silicon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080201 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |