KR100193581B1 - Power supply overshoot prevention circuit - Google Patents
Power supply overshoot prevention circuit Download PDFInfo
- Publication number
- KR100193581B1 KR100193581B1 KR1019960008802A KR19960008802A KR100193581B1 KR 100193581 B1 KR100193581 B1 KR 100193581B1 KR 1019960008802 A KR1019960008802 A KR 1019960008802A KR 19960008802 A KR19960008802 A KR 19960008802A KR 100193581 B1 KR100193581 B1 KR 100193581B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- circuit
- power supply
- rectifying
- voltage
- Prior art date
Links
Landscapes
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
Abstract
[목적][purpose]
본 발명은 SMPS의 오우버슈트 방지회로에 관한 것으로, 수개의 다출력 전압을 갖는 SMPS에 있어서 다출력중 하나의 출력을 마그네틱 암프를 사용함으로써 출력 전압의 오우버슈트를 방지하기 위한 것이다.The present invention relates to an overshoot prevention circuit of an SMPS, and in an SMPS having several multiple output voltages, an overshoot of an output voltage is prevented by using a magnetic amp for one of the multiple outputs.
[구성][Configuration]
본 발명은 트랜지스터(Q3)의 베어스에 연결된 저항(R2)와 궤환회로(30)에서 구동회로(50)가 트랜지스터(Q4)의 베이스에 연결되고, 트랜지스터(Q4)의 콜렉터는 콘덴서(C3)가 직렬로 연결되며 트랜스포머(T)의 전단부인 1차측의 권선(N1)과 연결되어 있는 구동회로(20)의 출력단에 연결되는 파워써플라이 오우버슈트 방지회로에 관한 것이다.According to the present invention, the driving circuit 50 is connected to the base of the transistor Q4 in the resistor R2 and the feedback circuit 30 connected to the bear of the transistor Q3, and the collector of the transistor Q4 is connected to the capacitor C3. The present invention relates to a power supply overshoot prevention circuit connected to an output terminal of a driving circuit 20 connected in series and connected to a primary winding N1 of a front end of a transformer T.
Description
제1도는 종래기술의 회로도.1 is a circuit diagram of the prior art.
제2도는 본 발명이 적용된 오우버슈트 방지회로도이다.2 is an overshoot prevention circuit to which the present invention is applied.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10, 30 : 궤환회로 20 : 전원인가회로10, 30: feedback circuit 20: power supply circuit
40 : 미그네틱 암프 50 : 구동회로40: magnetic amp 50: drive circuit
D1, D2, D3, D4 : 다이오드 L1, L2 : 코일D1, D2, D3, D4: Diodes L1, L2: Coils
C1, C2 : 콘덴서 Q1, Q2, Q3, Q4 : 트랜지스터C1, C2: capacitors Q1, Q2, Q3, Q4: transistors
본 발명은 SMPS(Switching Mode Power Supply)의 오우버슈트(Over Shoot)방지회로에 관한 것으로, 수 개의 다출력 전압을 갖는 SMPS에 있어서 다출력중에 하나의 출력을 마그네틱 암프(Nagnetic Amplifier)를 사용함으로써 출력 전압의 오우버슈트를 방지하기 위한 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overshoot prevention circuit of a switching mode power supply (SMPS). In an SMPS having several multiple output voltages, a magnetic amplifier is used for one output among multiple outputs. A circuit for preventing an overshoot of an output voltage.
일반적으로 움직이려고 하는 힘은 계속 움직이려고 하고, 정지하려고 하는 힘은 계속 정리하려고 하는 에너지 보존의 법칙처럼 파워써플라이를 턴-온하게 되면 O[V]의 전압이 일정 전압의 임계전압에 즉시 도달하는 것이 아니라 임계전압을 중심으로 턴-온 시점에서부터 임계점보다 큰 1차의 전압을 발생하고, 다음에는 임계전압보다 작은 또한 1차의 전압보다 작은 2차의 전압이 발생하고, 다음에는 임계전압보다 크며 2차의 전압보다 작은 3차의 전압이 발생되고.... 등의 방법으로 점차 임계전압에 도달되게 되며 이를 바운싱(Bouncing)이라 한다.In general, when the power supply is turned on and the power to stop is moving, and the power to stop is kept, the voltage of O [V] does not immediately reach a certain voltage threshold when the power supply is turned on. From the turn-on time around the threshold voltage, the primary voltage is generated which is larger than the threshold point, and then the secondary voltage smaller than the threshold voltage and smaller than the primary voltage is generated, and then the secondary voltage is greater than the threshold voltage and secondary. The third-order voltage smaller than the voltage of is generated .... etc., the threshold voltage is gradually reached, such as bouncing (Bouncing).
상기와 같이 파워써플라이를 턴-온 할 때 발생하는 바운싱에서 임계전압보다 큰 전압이 발생되는 것을 오우버슈트라고 하고, 이 오우버슈트가 SMPS의 회로에서 허용하는 전압보다 큰 경우에는 파워써플라이 회로에 오우버슈트된 과전아으로 인하여 오동작을 발생시키는 요인이 된다.As described above, a voltage exceeding a threshold voltage is generated in the bouncing generated when the power supply is turned on. When the overshoot is larger than the voltage allowed by the SMPS circuit, the power supply circuit is connected to the power supply circuit. The overshoot of the over-bred child causes a malfunction.
종래 기술에 있어서 제1도에서와 같이 입력 전압(Vin)에 대해 출력 전압 VO1, VO2를 출력하는 다출력 SMPS에 있어서, 출력 전압은 트랜스포머(Transformer)(T)전단인 1차측 전원 인가 회로(20)에서의 펄스폭 변조기에서 출력되는 펄스(Pulse)폭에 의하여 제어되고 특히, V02는 트랜스포머(T)후단의 2차측에 설치된 별도의 마그네틱 암프(40)의 온(On)과 오프(Off)동작에 의하여 제어된다.In a multi-output SMPS that outputs the output voltages VO1 and VO2 with respect to the input voltage Vin in the prior art, as shown in FIG. 1, the output voltage is the primary-side power supply circuit 20, which is the front end of the transformer T. Is controlled by the pulse width output from the pulse width modulator. In particular, V02 turns on and off the separate magnetic amp 40 installed on the secondary side after the transformer T. Controlled by
상기와 같이 구성된 회로의 동작을 설명하면 , SMPS를 턴-온하여 권선(N3)에 펄스인 단위 전압이 인가하면 마그네틱 암프(40)의 온(On)상태로 된다. 이때, 출력 전압 V02는 궤환회로(30)에서 제어가 되기 전까지 짧은 시간 동안에 피이크(Peak) 전압이 발생되게 되고, 특히 VO2의 출력 전압이 저 전력 소모소자에서의 전압인 2[V] 또는 3.3[V]등의 저 전력용의 낮은 전압이 사용될 때는 궤환회로(30)출력 전압의 제어 속도가 지연됨으로 인하여 파워써플라이 출력 전압에서 오우버슈트가 발생된다.Referring to the operation of the circuit configured as described above, when the pulse voltage unit voltage is applied to the winding N3 by turning on the SMPS, the magnetic amp 40 is turned on. At this time, a peak voltage is generated for a short time before the output voltage V02 is controlled by the feedback circuit 30. In particular, the output voltage of VO2 is 2 [V] or 3.3 [ When a low voltage, such as V], is used, an overshoot occurs at the power supply output voltage due to a delay in the control speed of the feedback circuit 30 output voltage.
따라서 본 발명은 상기와 같은 종래의 문제점은 해결하기 위해 인출한 것으로 발명의 주된 목적은 상기의 오우버슈트가 SMPS 후단의 회로에 오동작을 유발하지 않도록 하기 위해 마그네틱 암프를 사용하여 파워써플라이의 출력을 제어함으로써 회로의 안정을 도모하기 위함이다.Therefore, the present invention is drawn to solve the above conventional problems, the main object of the invention is to use the magnetic amp to prevent the overshoot of the circuit in the rear end of the SMPS to use the output of the power supply using a magnetic amp This is to stabilize the circuit by controlling.
1차측 권선(N1)과 2차측 제1 및 제2권선(N2)(N3)를 가지고 입력전압을 변환하여 출력하는 트랜스포머(T)와; 상기 1차측 권선(N1)에 인가되는 입력 신호를 스위칭하는 트랜지스터(Q1)와; 상기 트랜지스터(Q1)에 구동신호를 인가하기 위한 전원인가회로(20)와; 다이오드(D1)(D2), 인덕터(L1) 및 콘덴서(C1)으로 구성되어 상기 제1권선(N2)의 출력 신호를 정류/평활하여 출력하는 제1정류/평활부와; 다이오드(D3)(D4), 인덕터(L2) 및 콘덴서(C2)으로 구성되어 상기 제2권선(N3)의 출력 신호를 정류/평활하여 출력하는 제2정류/평활부와; 그리고 , 상기 제2권선(N3)과 상기 제2정류/평활부 사이에 접속된 마그네틱 암프(40)로 구성된 파워 써플라이에 있어서; 상기 마그네틱 암프(40)와 상기 제2정류/평활부와의 공통 접점에 콜렉터가 연결되고 에미터는 전원(Vcc)에 연결된 트랜지스터(Q3)와; 상기 전원인가회로(20)의 출력신호에 동기되어 동작하는 구동회로(50)와; 상기 구동회로(50)에 베이스가 연결되고 에미터는 접지되며 콜렉터는 콘덴서(C3) 및 저항(R2)를 통하여 상기 트랜지스터(Q3)에 베이스에 연결된 트랜지스터(Q4)와; 그리고 , 상기 제2정류/평활부의 출력단과 상기 콘덴서(C3)및 저항(R2)의 공통접점 사이에 연결된 궤환회로(30)를 포함하여 구성된 것이다.A transformer (T) having a primary winding (N1) and secondary side first and second windings (N2) (N3) for converting and outputting an input voltage; A transistor (Q1) for switching an input signal applied to the primary winding (N1); A power supply circuit (20) for applying a drive signal to the transistor (Q1); A first rectifying / smoothing unit comprising a diode (D1) (D2), an inductor (L1), and a capacitor (C1) for rectifying / smoothing the output signal of the first winding (N2); A second rectifying / smoothing unit, comprising a diode D3, a D4, an inductor L2, and a capacitor C2, for rectifying / smoothing the output signal of the second winding N3; And a power supply comprising a magnetic amp 40 connected between the second winding N3 and the second rectifying / smoothing portion; A transistor Q3 connected to a common contact between the magnetic amp 40 and the second rectifying / smoothing unit, and an emitter connected to a power supply Vcc; A driving circuit 50 which operates in synchronization with the output signal of the power applying circuit 20; A base connected to the drive circuit 50, an emitter grounded, and a collector connected to the base of the transistor Q3 through a capacitor C3 and a resistor R2; And a feedback circuit 30 connected between the output terminal of the second rectifying / smoothing unit and the common contact of the capacitor C3 and the resistor R2.
이하, 첨부 도면에 따라 본 발명의 상세한 구성 및 작용 효과를 설명하면 다음과 같다.Hereinafter, the detailed configuration and effect of the present invention according to the accompanying drawings.
제2도는 본 발명의 회로도로, 트랜스포머(T)의 1차측은 권선(N1)과 트랜지스터(Q1)의 컬렉터에 연결되어 있고, 트랜지스터(Q1)의 에미터는 접지되어 있으며 트랜지스터(Q1)의 베이스는 회로를 온, 오프하는 구동회로(20)의 출력단에 연결되어 있다.2 is a circuit diagram of the present invention, in which the primary side of the transformer T is connected to the winding N1 and the collector of the transistor Q1, the emitter of the transistor Q1 is grounded, and the base of the transistor Q1 is It is connected to the output terminal of the drive circuit 20 which turns a circuit on and off.
또한 , 트랜스포머(T)의 2차측에는 상호 직렬 연결된 권선(N2)와 (N3)가 구비되어 있고 권선(N2) 다음단의 다이오드(D1)과 다이오드(D2)의 각 양극은 공통 접속되고 음극은 상기 권선(N2)의 양단에 각각 연결되며, 다이오드(D1)과 (D2)의 공통 접점과 출력 전압 VO1의 사이에 코일(L1)이 접속되고 , 그 후단에 출력 전압 VO1과 병렬고 콘덴서(C1)가 연결되어 있다.In addition, the secondary side of the transformer (T) is provided with windings (N2) and (N3) connected in series with each other, and the anodes of the diode (D1) and the diode (D2) next to the winding (N2) are commonly connected and the cathode is Respectively connected to both ends of the winding N2, a coil L1 is connected between the common contact of the diodes D1 and D2 and the output voltage VO1, and the capacitor C1 is parallel to the output voltage VO1 at the rear end thereof. ) Is connected.
권선(N3)은 상기의 권선(N2)에서와 같이 전류가 회로에서 반대 방향으로 흐르는 것을 방지하도록 다이오드(D3)와 (D4)의 방향을 반대로 구성한다. 즉, 다이오드의 (-)방향인 캐소우드가 서루 마주보도록 공통으로 구성하여 입력과 직렬로 연결하고, 다이오드(D3)전단에 마그네틱 암프(40)를 권선(N3)과 직렬로 연결하며, 다이오드(D3) 후단의 회로 구성은 상기의 권선(N2)의 후단 회로와 같다.The winding N3 configures the opposite directions of the diodes D3 and D4 to prevent current from flowing in the opposite direction in the circuit as in the winding N2. That is, the cathodes in the (-) direction of the diodes are commonly configured to face each other and are connected in series with the input, and the magnetic amp 40 is connected in series with the winding N3 in front of the diode D3, and the diode ( D3) The circuit configuration at the rear end is the same as the rear end circuit of the winding N2.
또한 , 마그네틱 암프(40)와 다이오드 (D3)의 공통 접점에 트랜지스터(Q3)의 콜렉터를 연결하고 트랜지스터(Q3)의 베이스에 저항(R2)를 통하여 출력단(VO2)에 연결된 궤환회로(30)가 직렬로 연결되어 있다.In addition, a feedback circuit 30 connected to the collector of transistor Q3 is connected to a common contact between the magnetic amp 40 and the diode D3 and is connected to the output terminal VO2 through a resistor R2 at the base of the transistor Q3. It is connected in series.
또한, 전원인가회로(20)에 구동회로(50)를 통하여 트랜지스터(Q4)의 베이스가 연결되고 트랜지스터(Q4)의 에미터는 접지되어 있고 콜렉터는 콘덴서(C3)를 통하여 저항(R2)와 궤환회로(30)의 공통 접점에 연결되어 있다.In addition, the base of the transistor Q4 is connected to the power supply circuit 20 through the driving circuit 50, the emitter of the transistor Q4 is grounded, and the collector is connected to the resistor R2 and the feedback circuit through the capacitor C3. It is connected to the common contact of 30.
다음은 상기와 같이 구성된 본 발명의 작동 상태에 대해서 설명한다.The following describes the operating state of the present invention configured as described above.
제2도에서와 같이 출력 전압V02가 마그네틱 암프(40)에 의해 제어될 때 1차측 전원인가회로(20)에서 구동회로(50)에 펄스 신호의 하이(High : +5V) 신호가 인가될 때, 먼저 트랜지스터(Q4)가 턴-온 되고 트랜지스터(Q4)가 폐회로를 구성함으로써 콘덴서(C3)가 트랜지스터(Q3)의 베이스 전류에 의해 충전되는 동안 트랜지스터(Q3)의 동작이 콘덴서(C3)의 충전되는 시간만큼 지연되므로 즉, 콘덴서(C3)에 충전되는 전압이 트랜지스터(Q3)의 턴-온 되는 조건인 베이스 일정 전압으로 충전되기 전까지 트랜지스터(Q3)가 폐회로를 형성함으로써 트랜지스터(Q3) 전압Vcc에서의 전류가 마그네틱 암프(40)를 통하고 권선(N3)을 통하여 흐르기 때문에 다이오드 (D3)로 흘러가는 전류가 없다.When the output voltage V02 is controlled by the magnetic amp 40 as shown in FIG. 2, when the high signal of the pulse signal (High: + 5V) is applied to the driving circuit 50 in the primary power supply circuit 20 First, transistor Q4 is turned on and transistor Q4 forms a closed circuit, so that operation of transistor Q3 charges capacitor C3 while capacitor C3 is charged by the base current of transistor Q3. Since the transistor Q3 forms a closed circuit until the voltage charged in the capacitor C3 is charged to the base constant voltage, which is a condition that the transistor Q3 is turned on, the transistor Q3 forms a closed circuit at the voltage Vcc of the transistor Q3. There is no current flowing to the diode D3 because the current of the current flows through the magnetic amp 40 and through the winding N3.
따라서 , 상기와 같이 지연되는 시간 동안 트랜지스터(Q3)이 온(ON)시 마그네틱 암프(40)에는 역 방향의 리세트(Reste)전류가 흐르게 되어서 출력 전압을 형성하지 않음으로써 출력 전압 VO2에 나타나는 오우버슈트를 방지할 수 있다.Therefore, when the transistor Q3 is turned on during the delayed time as described above, the reverse current of the reverse direction flows to the magnetic amp 40 so that the output voltage VO2 does not form. Burst can be prevented.
또한 트랜지스터(Q3)가 베이스의 일정 전압 이상의 전압이 인가되면 즉, 콘덴서(C3)에 일정 전압 이상이 충전되면, 트랜지스터(Q3)은 턴-오프되므로 상기의 트랜지스터(Q3)로 형성된 폐회로는 개회로로 바뀌게 되어 권선(N3)에 트랜스포머를 통하여 유기된 전류는 마그네틱 암프(40)를 거쳐서 다이오드(D3)로 통하여 출력단에 출력되는데 오우버슈트 되는 시간을 지나서 출력되기 때문에 후단에 회로에 안정된 전압을 인가하게 된다.When the transistor Q3 is applied with a voltage equal to or greater than a predetermined voltage of the base, that is, when the capacitor C3 is charged with a predetermined voltage or more, the transistor Q3 is turned off, so the closed circuit formed by the transistor Q3 is opened. The current induced through the transformer in the winding N3 is output to the output terminal through the diode D3 through the magnetic amp 40, and is output after the overshoot time, so that a stable voltage is applied to the circuit at the rear end. Done.
이상에서 자세히 설명바와 같이 본 발명은 SMPS 파워써플라이에 있어서, 펄스 신호가 트랜스포머에 인가될 때 회로의 출력단에서 발생하는 오우버슈트를 방지하기 위해 안출한 것으로 트랜스포머의 전단부인 1차측과 후단부의 2차측 사이에 구동회로, 콘덴서(C3)와 트랜지스터(Q4)를 연결하여 오우버슈트가 발생하는 시간동안 회로를 제어하여 출력을 지연함으로써 출력에 나타나는 오유버슈트를 방지하는 파워써플라이 오우버슈트 방지회로에 관한 것이다.As described in detail above, in the SMPS power supply, the present invention is designed to prevent overshoot occurring at the output end of a circuit when a pulse signal is applied to a transformer, and is a secondary side of a primary side and a rear end of a transformer. A power supply overshoot prevention circuit that connects a driving circuit, a capacitor C3, and a transistor Q4 to control the circuit for an overshoot time and delays the output, thereby preventing overshoot. It is about.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960008802A KR100193581B1 (en) | 1996-03-28 | 1996-03-28 | Power supply overshoot prevention circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960008802A KR100193581B1 (en) | 1996-03-28 | 1996-03-28 | Power supply overshoot prevention circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068154A KR970068154A (en) | 1997-10-13 |
KR100193581B1 true KR100193581B1 (en) | 1999-06-15 |
Family
ID=66216504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960008802A KR100193581B1 (en) | 1996-03-28 | 1996-03-28 | Power supply overshoot prevention circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100193581B1 (en) |
-
1996
- 1996-03-28 KR KR1019960008802A patent/KR100193581B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970068154A (en) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0913026B1 (en) | Single ended forward dc-to-dc converter providing enhanced resetting for synchronous rectification | |
US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
US6434029B1 (en) | Boost topology having an auxiliary winding on the snubber inductor | |
AU641829B2 (en) | Switching power source | |
US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
KR940017170A (en) | Switch-mode power supply (SMPS) circuits and control circuits for use in these circuits | |
US6879499B2 (en) | DC-DC converter | |
US5457379A (en) | High efficiency switch mode regulator | |
US5304875A (en) | Efficient transistor drive circuit for electrical power converter circuits and the like | |
US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
US6862197B2 (en) | Arrangement for demagnetizing a transformer | |
US4656414A (en) | Efficient switch drive circuit | |
KR100193581B1 (en) | Power supply overshoot prevention circuit | |
US5008796A (en) | Apparatus and method for improving load regulation in switching power supplies | |
KR200144592Y1 (en) | Protection circuit of switching element | |
GB2233479A (en) | Regulated DC-DC power supply | |
US5930123A (en) | Reset circuit for current transformer having a short reset interval | |
KR19980033814A (en) | Boost converter | |
JPH0951260A (en) | Fet drive circuit | |
KR0137585Y1 (en) | Power supply | |
KR200152726Y1 (en) | Active clamp circuit | |
JP2001292569A (en) | Method for controlling on pulse width of synchronous rectifier in flyback convertor | |
JP2000324814A (en) | Switching power supply | |
JPH11262260A (en) | Switching power unit | |
JP2002136115A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091228 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |