KR100190761B1

KR100190761B1 - Bit line sensing amplifier

Info

Publication number: KR100190761B1
Application number: KR1019950039983A
Authority: KR
Inventors: 이재진
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1995-11-06
Filing date: 1995-11-06
Publication date: 1999-06-01
Also published as: KR970029806A

Abstract

본 발명은 반도체 기억장치의 비트라인 감지 증폭기에 관한 것으로, 풀-업/풀-다운 구동 드라이버단과 감지 증폭기 사이에 각각 병렬로 2개 씩의 스위치 소자를 첨가하여 라이트 동작신호 및 컬럼디코더출력신호에 의해 그 동작이 각각 제어되도록 구현하여 두개 이상의 데이타를 동시에 라이트하는 동작에서 상기 감지 증폭기의 구동 능력이 작아지도록 상기 스위치 소자를 제어함으로써, 라이트 동작속도를 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bit line sense amplifier of a semiconductor memory device, and adds two switch elements in parallel between a pull-up / pull-down driving driver stage and a sense amplifier to a write operation signal and a column decoder output signal. By controlling the operation of the switch by controlling the switch element so that the driving ability of the sense amplifier in the operation to write the two or more data at the same time, respectively, there is an effect to improve the write operation speed.

Description

비트라인 감지 증폭기Bitline Sense Amplifier

제1도는 종래의 비트라인 감지 증폭기를 도시한 회로도.1 is a circuit diagram illustrating a conventional bit line sense amplifier.

제2도는 본 발명의 비트라인 감지 증폭기를 도시한 회로도.2 is a circuit diagram illustrating a bit line sense amplifier of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 감지 증폭기 구동 드라이버부 12, 13 : 감지 증폭기11: sense amplifier drive driver 12, 13: sense amplifier

14, 15 : 데이타 전달 회로부 16 : 라이트 데이타 구동 드라이버부14, 15: data transfer circuit portion 16: write data drive driver portion

17 : 데이타 라인 신호 증폭 회로부17: data line signal amplification circuit section

본 발명은 반도체 기억장치의 비트라인 감지 증폭기에 관한 것으로, 보다 상세하게는 두개 이상의 데이타를 동시에 라이트하는 경우 그 동작을 빠르게 향상시킨 비트라인 감지 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bitline sense amplifier of a semiconductor memory device, and more particularly, to a bitline sense amplifier that improves its operation rapidly when writing two or more data at the same time.

일반적으로, 감지 증폭기는 반도체 기억장치의 셀 어레이(cell array)에 저장되어 있는 데이타를 리드하여 감지·증폭한후에 데이타 출력버퍼로 전달하기 위한 회로로서, 셀에서 전달된 데이타의 작은 전위차를 정확히 감지하여 단시간 내에 증폭하여 후속 회로로 전달해 주도록 설계된다.In general, a sense amplifier is a circuit for reading data stored in a cell array of a semiconductor memory device, sensing, amplifying, and transferring the data to a data output buffer, and accurately detecting a small potential difference of data transmitted from a cell. It is designed to amplify in a short time and deliver to subsequent circuits.

제1도는 종래의 비트라인 감지 증폭기를 도시한 회로도로서, 셀 어레이에 저장되어 있는 데이타를 감지·증폭하기 위한 감지 증폭기(12, 13)와, 상기 감지 증폭기(12, 13)를 구동시키기 위한 바이어스 전위를 공급하는 감지 증폭기 구동 드라이어부(11)와, 컬럼 디코더 출력신호(y1, y2)에 의해 리드 동작시에는 감지 증폭기(12, 13)로부터 증폭된 데이타를 데이타 버스라인(DB, /DB)으로 전달해 주고, 라이트 동작에서는 반대의 동작을 하는 데이타 전달 회로부(14, 15)와, 라이트 동작시 데이타 버스 라인(DB, /DB)으로 데이타를 공급하기 위한 라이트 데이타 구동 드라이버부(16)와, 상기 데이타 버스 라인(DB, /DB)에 실린 데이타 신호를 증폭하여 출력하기 위한 데이타 라인 신호 증폭 회로부(17)로 구성된다.FIG. 1 is a circuit diagram illustrating a conventional bit line sense amplifier, and includes a sense amplifier 12 and 13 for sensing and amplifying data stored in a cell array, and a bias for driving the sense amplifiers 12 and 13. The data amplified from the sense amplifiers 12 and 13 during the read operation by the sense amplifier driving dryer unit 11 supplying the potential and the column decoder output signals y1 and y2 are supplied to the data bus lines DB and / DB. The data transfer circuits 14 and 15 for reverse operation in the write operation, the write data drive driver unit 16 for supplying data to the data bus lines DB and / DB in the write operation, And a data line signal amplifying circuit section 17 for amplifying and outputting the data signals carried on the data bus lines DB and / DB.

상기 종래의 디램에서 라이트 동작이 일어나도록 하기 위해서는 상기 라이트 데이타 구동 드라이버부(16)의 데이타의 구동 능력이 상기 감지 증폭기(12, 13)를 구동하는 감지 증폭기 구동 드라이버부(11)의 구동 능력에 비해 강해야 한다. 상기 라이트 데이타 구동 드라이버부(16)의 구동 능력이 강한 경우에 구동 능력이 큰 데이타 신호가 상기 감지 증폭기(12, 13)에 의해 셀에 저장된다.In order to cause the write operation to occur in the conventional DRAM, the driving capability of the data of the write data driving driver 16 may depend on the driving capability of the sense amplifier driving driver 11 driving the sense amplifiers 12 and 13. It must be strong. When the write capability of the write data driving driver 16 is strong, a data signal having a large driving capability is stored in the cell by the sense amplifiers 12 and 13.

만약에, 상기 감지 증폭기(12, 13)의 데이타 래치 능력이 상기 라이트 데이타 구동 드라이버부(16)의 구동 능력보다 큰 경우에는 상기 감지 증폭기(12, 13)의 데이타는 라이트 동작에서 변하지 않고 그대로 이전 상태를 유지하여 라이트 동작이 일으나지 않게 된다.If the data latching capability of the sense amplifiers 12 and 13 is greater than the driving capability of the write data driving driver 16, the data of the sense amplifiers 12 and 13 does not change in the write operation. The state is maintained so that the light operation does not occur.

그런데, 특정 목적으로 동작시키는 경우, 즉 동일한 데이타 신호를 여러 비트에 동시에 라이트하는 동작인 경우-비디오 램(video RAM)등에서 블럭 라이트라는 말로 표현하는 동작- 에서는 상기 데이타 버스 라인(DB, /DB)과 두개 이상의 감지 증폭기(12, 13) 사이에 형성된 데이타 전달 회로부(14, 15)의 스위치 소자(MN6∼MN9)가 동시에 턴-온되도록 하는 동작으로 가능하다. 이러한 동작에서 라이트 동작이 가능하기 위해서는 상기 라이트 데이타 구동 드라이버부(16)의 구동 능력이 동시에 동작하는 상기 감지 증폭기(12, 13)의 구동 능력의 총합보다 커야 한다. 이런 요건을 만족시키지 못하는 경우 상기 감지 증폭기(12, 13)는 이전의 래치 데이타를 계속 유지하게 되어 정확한 라이트 동작을 수행하지 못하는 문제점이 생긴다. 이 문제점을 해결하기 위하여 상기 라이트 데이타 구동 드라이버부(16)의 구동 능력을 키우는 경우에는 면적의 증가를 초래하게 된다.By the way, when operating for a specific purpose, that is, the operation of writing the same data signal to several bits at the same time-the operation of expressing the word block write in a video RAM, etc.-the data bus line (DB, / DB) And the switch elements MN6 to MN9 of the data transfer circuits 14 and 15 formed between the two or more sense amplifiers 12 and 13 are simultaneously turned on. In order to enable the write operation in this operation, the driving capability of the write data driving driver 16 must be greater than the sum of the driving capabilities of the sense amplifiers 12 and 13 simultaneously operating. If this requirement is not met, the sense amplifiers 12 and 13 will continue to retain the previous latch data, resulting in a problem of inaccurate write operation. In order to solve this problem, when the driving capability of the write data driving driver unit 16 is increased, the area is increased.

따라서 본 발명의 목적은 감지 증폭기의 바이어스 전위를 낮춰 구동 능력을 작게 함으로써 두개 이상의 데이타를 동시에 라이트할 때 그 동작을 빠르게 향상시킨 비트라인 감지 증폭기를 제공함에 있다.Accordingly, an object of the present invention is to provide a bit line sense amplifier which improves its operation rapidly when writing two or more data simultaneously by lowering the bias potential of the sense amplifier to reduce driving ability.

상기 목적을 달성하기 위하여, 본 발명의 비트라인 감지 증폭기는 두개 이상의 셀에 저장된 데이타를 각각 감지 증폭하기 위한 감지 증폭기와,In order to achieve the above object, the bit line sense amplifier of the present invention is a sense amplifier for sensing and amplifying data respectively stored in two or more cells;

상기 감지 증폭기 및 데이타버스라인 사이에 각각 접속되고 컬럼디코더출력신호에 의해 그 동작이 각각 제어되는 데이타 전달수단과,Data transfer means connected between the sense amplifier and the data bus line and respectively controlled in operation by a column decoder output signal;

상기 감지 증폭기를 구동시키기 위한 진위 바이어스 전위를 공급하는 풀-업 드라이버 수단과,Pull-up driver means for supplying a true bias potential for driving the sense amplifier;

상기 감지 증폭기를 구동시키기 위한 보수 바이어스 전위를 공급하는 풀-다운 드라이버 수단과,Pull-down driver means for supplying a maintenance bias potential for driving the sense amplifier;

상기 풀-업 드라이버 수단 및 감지 증폭기 사이에 병렬로 접속된 제1, 제2 스위치 수단 및,First and second switch means connected in parallel between the pull-up driver means and the sense amplifier;

상기 풀-다운 드라이버 수단 및 감지 증폭기 사이에 병렬로 접속된 제3, 제4 스위치 수단을 구비한다.And third and fourth switch means connected in parallel between the pull-down driver means and the sense amplifier.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

제2도는 본 발명의 비트라인 감지 증폭기를 도시한 회로도로서, 풀-업 구동 드라이버(MP1) 및 노드(N3, N5) 사이에 각각 병렬로 접속된 PMOS트랜지스터(MP10, MP11; MP12, MP13)와, 풀-다운 구동 드라이버(MN1) 및 노드(N4, N6) 사이에 각각 병렬로 접속된 NMOS트랜지스터(MN15, MN16; MN17, MN18)를 종래 회로에서 추가로 구비하였다.2 is a circuit diagram illustrating a bit line sense amplifier of the present invention, which includes a PMOS transistor MP10, MP11; MP12, MP13 connected in parallel between a pull-up driving driver MP1 and nodes N3, N5, respectively. In the conventional circuit, the NMOS transistors MN15, MN16; MN17, and MN18 connected in parallel between the pull-down driving driver MN1 and the nodes N4 and N6, respectively, were further provided.

상기 PMOS트랜지스터(MP10, MP12) 및 NMOS트랜지스터(NM15, MN17)는 컬럼 디코더 출력신호(y1, y2)에 의해 그 동작이 제어되고, 상기 PMOS트랜지스터(MP11, MP13) 및 NMOS트랜지스터(MN16, MN18)는 라이트 동작 신호(write_signal)에 의해 그 동작이 제어된다.The PMOS transistors MP10 and MP12 and the NMOS transistors NM15 and MN17 are controlled by column decoder output signals y1 and y2, and the PMOS transistors MP11 and MP13 and the NMOS transistors MN16 and MN18 are controlled. The operation is controlled by the write operation signal write_signal.

그 동작을 살펴보면, 먼저 리드 동작시에는 상기 라이트 동작 신호(write_signal)가 '로우'로 변하면서 상기 PMOS트랜지스터(MP11, MP13) 및 NMOS트랜지스터(MN16, MN18)를 턴-온시킨다. 이때 상기 컬럼 디코더 출력신호(y1)가 '로우'일때, 이 신호에 의해 선택이 안된 감지 증폭기에서의 상기 PMOS트랜지스터(MP10) 및 NMOS트랜지스터(MN15)는 턴-온된다. 그리고, 상기 컬럼 디코더 출력신호(y2)에 의해 선택된 감지 증폭기에서의 상기 PMOS트랜지스터(MP12) 및 NMOS트랜지스터(MN17)는 턴-오프 상태가 된다. 따라서 상기 컬럼 디코더 출력신호(y2)에 의해 선택된 감지 증폭기로 부터의 증폭된 데이타는 상기 데이타 전달 회로부(MN8, MN9)를 통하여 데이타 버스 라인(DB, /DB)으로 전달된다.Referring to the operation, first, during the read operation, the write operation signal write_signal turns 'low' to turn on the PMOS transistors MP11 and MP13 and the NMOS transistors MN16 and MN18. At this time, when the column decoder output signal y1 is 'low', the PMOS transistor MP10 and the NMOS transistor MN15 in the sense amplifier that are not selected by this signal are turned on. The PMOS transistor MP12 and the NMOS transistor MN17 in the sense amplifier selected by the column decoder output signal y2 are turned off. Thus, the amplified data from the sense amplifier selected by the column decoder output signal y2 is transferred to the data bus lines DB and / DB through the data transfer circuits MN8 and MN9.

그리고, 라이트 동작시에는 상기 라이트 동작 신호(write_signal)가 '하이'로 변하면서 상기 PMOS트랜지스터(MP11, MP13) 및 NMOS트랜지스터(MN16, MN18)를 턴-오프시킨다. 이때 상기 컬럼 디코더 출력신호(y1)가 '로우'일때, 이 신호에 의해 선택이 안된 감지 증폭기에서의 상기 PMOS트랜지스터(MP10) 및 NMOS트랜지스터(MN15)는 턴-온된다. 그리고 상기 컬럼 디코더 출력신호(y2)에 의해 선택된 감지 증폭기에서의 상기 PMOS트랜지스터(MP12) 및 NMOS트랜지스터(MN17)는 턴-오프 상태가 된다. 여기서 컬럼선택신호(y2)에 의해 선택된 감지 증폭기는 상기 PMOS트랜지스터(MP12, MP13) 및 NMOS트랜지스터(MN17, MN18)가 모두 턴-오프 상태이므로, 상기 풀-업 구동 드라이버(MP1)를 통하여 상기 감지 증폭기로의 바이어스 전위 공급이 없다. 따라서 상기 선택된 감지 증폭기의 구동 능력이 작아서 상기 데이타 버스 라인(DB, /DB)으로 부터 전달된 라이트 데이타를 셀로 저장시키기 위한 라이트 동작이 빠르게 수행된다.During the write operation, the write operation signal write_signal turns 'high' to turn off the PMOS transistors MP11 and MP13 and the NMOS transistors MN16 and MN18. At this time, when the column decoder output signal y1 is 'low', the PMOS transistor MP10 and the NMOS transistor MN15 in the sense amplifier that are not selected by this signal are turned on. The PMOS transistor MP12 and the NMOS transistor MN17 in the sense amplifier selected by the column decoder output signal y2 are turned off. Here, the sense amplifier selected by the column selection signal y2 is the PMOS transistors MP12 and MP13 and the NMOS transistors MN17 and MN18 because both of the turn-off state, the sense through the pull-up driving driver MP1 There is no bias potential supply to the amplifier. Therefore, the driving capability of the selected sense amplifier is small, so that the write operation for storing the write data transferred from the data bus lines DB and / DB into the cell is quickly performed.

이상에서 설명한 바와 같이, 본 발명의 비트라인 감지 증폭기를 반도체 기억장치의 내부에 구현하게 되면 두개 이상의 데이타를 동시에 라이트할 때 그 동작속도를 빠르게 향상시키는 효과가 있다.As described above, the implementation of the bit line sense amplifier of the present invention in the semiconductor memory device has an effect of rapidly improving the operation speed when writing two or more data at the same time.

Claims

반도체 기억장치에 있어서,In a semiconductor memory device,

두개 이상의 셀에 저장된 데이타를 각각 감지·증폭하기 위한 감지 증폭기와,A sense amplifier for sensing and amplifying data stored in two or more cells, respectively;

상기 감지 증폭기 및 데이타버스라인 사이에 각각 접속되고 컬럼디코더출력신호에 의해 그 동작이 각각 제어되는 데이타 전달 수단과,Data transfer means each connected between the sense amplifier and the data bus line and whose operation is controlled by a column decoder output signal, respectively;

상기 풀-다운 드라이버 수단 및 감지 증폭기 사이에 병렬로 접속된 제3, 제4 스위치 수단을 구비하는 것을 특징으로 하는 비트라인 감지 증폭기.And third and fourth switch means connected in parallel between said pull-down driver means and a sense amplifier.

제1항에 있어서,The method of claim 1,

상기 제3 및 제4 스위치 수단은 NMOS트랜지스터인 것을 특징으로 하는 비트라인 감지 증폭기.And said third and fourth switch means are NMOS transistors.

제1항에 있어서,The method of claim 1,

상기 제1 및 제3 스위치 수단은 컬럼 디코더 출력신호에 의해 그 동작이 제어되는 것을 특징으로 하는 비트라인 감지 증폭기.And said first and third switch means are controlled by a column decoder output signal.

제1항에 있어서,The method of claim 1,

상기 제2 및 제4 스위치 수단은 라이트 동작 인에이블 신호에 의해 그 동작이 제어되는 것을 특징으로 하는 비트라인 감지 증폭기.And the second and fourth switch means are controlled by a write operation enable signal.

제1항에 있어서,The method of claim 1,

상기 제1 및 제2 스위치 수단은 PMOS트랜지스터인 것을 특징으로 하는 비트라인 감지 증폭기.And said first and second switch means are PMOS transistors.