KR0183908B1 - 반도체장치의 크리스탈 및 알씨 겸용 발진회로 - Google Patents

반도체장치의 크리스탈 및 알씨 겸용 발진회로 Download PDF

Info

Publication number
KR0183908B1
KR0183908B1 KR1019960030883A KR19960030883A KR0183908B1 KR 0183908 B1 KR0183908 B1 KR 0183908B1 KR 1019960030883 A KR1019960030883 A KR 1019960030883A KR 19960030883 A KR19960030883 A KR 19960030883A KR 0183908 B1 KR0183908 B1 KR 0183908B1
Authority
KR
South Korea
Prior art keywords
output
crystal
control signal
output terminal
control
Prior art date
Application number
KR1019960030883A
Other languages
English (en)
Other versions
KR980012457A (ko
Inventor
조영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960030883A priority Critical patent/KR0183908B1/ko
Publication of KR980012457A publication Critical patent/KR980012457A/ko
Application granted granted Critical
Publication of KR0183908B1 publication Critical patent/KR0183908B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명은 반도체장치의 크리스탈 및 RC 겸용 발진회로에 관한 것이다. 본 발명에 따른 크리스탈 및 RC 겸용 발진회로는, 칩 외부의 크리스탈이 연결되는 입력핀 및 출력핀과, 상기 입력핀 및 출력핀에 각각 입력단 및 출력단이 접속되는 증폭수단과, 상기 입력핀과 출력핀 사이에 접속되는 저항수단과, 상기 증폭수단의 출력단에 접속되며 제어신호에 응답하여 상기 증폭수단의 출력 패쓰를 제어하는 제어수단과, 상기 제어수단의 제1출력단과 상기 입력핀 사이에 접속되는 커패시터 수단과, 상기 제어수단의 제1 및 제2출력단의 출력을 선택적으로 출력하는 논리수단과, 상기 제어신호를 발생하는 제어신호 발생수단을 포함하는 것을 특징으로 한다. 따라서 본 발명에 따른 크리스탈 및 RC 겸용 발진회로는, 크리스탈 발진 초기의 안정화 시간을 줄일 수 있으며, 전류소모를 감소시킬 수 있는 장점이 있다.

Description

반도체장치의 크리스탈 및 RC 겸용 발진회로
본 발명은 반도체장치의 크리스탈 및 RC 겸용 발진회로에 관한 것으로, 특히 크리스탈 발진 초기의 안정화 시간을 줄일 수 있으며 전류소모를 감소시킬 수 있는 크리스탈 및 RC 겸용 발진회로에 관한 것이다.
종래의 크리스탈(X_TAL) 또는 세라믹(Ceramic) 발진회로의 경우, 저전압 동작을 구현하기 위해서는 반도체 칩 내부에 구성되는 증폭기(Amplifier)의 이득(Gain)이 크게 설계되어야 한다. 그러나 발진이 시작되어 안정상태(Stabilization State)에 들어가게 된 후에는 증폭기의 이득이 크지 않아도 정상적인 발진이 이루어지게 되므로, 큰 이득을 갖는 증폭기는 안정상태에 들어간 이후에도 불필요한 전류를 많이 소비하는 문제점이 있다. 또한 종래의 크리스탈 및 RC 겸용 발진회로에서는, RC 발진을 위해 커패시터를 포함하고 있으므로, 크리스탈 발진시 상기 커패시터에 의해 출력단의 충전현상에 의한 전류소비를 증가시키는 문제점이 있다.
도 1은 종래의 크리스탈 및 RC 겸용 발진회로의 회로도를 나타낸다.
도 1을 참조하면, 상기 종래의 크리스탈 및 RC 겸용 발진회로(1)는, 칩 외부의 크리스탈(X-TAL)이 연결되는 입력 및 출력핀(OSC-IN,OSC-OUT)과, 상기 입력핀(OSC-IN)에 입력단이 접속되고 상기 출력핀(OSC-OUT)에 출력단이 접속되는 인버터(I1)와, 상기 인버터(I1)의 출력을 인버팅하여 출력단(OUT)으로 출력하는 인버터(I2)와, 상기 입력핀(OSC-IN)과 상기 인버터(I2) 사이에 접속되는 커패시터(C)와, 상기 입력핀(OSC-IN)과 출력핀(OSC-OUT) 사이에 접속되는 저항(R)을 포함하여 구성된다. 상기 2개의 인버터(I1,I2)가 증폭기의 역할을 한다.
그러나 상기 종래의 크리스탈 및 RC 겸용 발진회로(1)에서는, RC 발진을 위해 상기 커패시터(C)를 포함하고 있으므로 이는 크리스탈 발진시에는 불필요한 소자로서 출력단의 충전(Charge) 현상에 의한 전류소비를 증가시키는 요인으로 작용한다.
따라서 본 발명의 목적은 소비전류를 감소시킬 수 있고 또한 크리스탈 발진 초기의 안정화 시간을 줄일 수 있는 크리스탈 및 RC 겸용 발진회로를 제공하는 데 있다.
도 1은 종래의 크리스탈 및 RC 겸용 발진회로의 회로도
도 2는 본 발명에 따른 크리스탈 및 RC 겸용 발진회로의 회로도
상기 목적을 달성하기 위한 본 발명에 따른 크리스탈 및 RC 겸용 발진회로는, 칩 외부의 크리스탈이 연결되는 입력핀 및 출력핀과, 상기 입력핀 및 출력핀에 각각 입력단 및 출력단이 접속되는 증폭수단과, 상기 입력핀과 출력핀 사이에 접속되는 저항수단과, 상기 증폭수단의 출력단에 접속되며 제어신호에 응답하여 상기 증폭수단의 출력 패쓰를 제어하는 제어수단과, 상기 제어수단의 제1출력단과 상기 입력핀 사이에 접속되는 커패시터 수단과, 상기 제어수단의 제1 및 제2출력단의 출력을 선택적으로 출력하는 논리수단과, 상기 제어신호를 발생하는 제어신호 발생수단을 포함하는 것을 특징으로 한다.
바람직한 실시예에 의하면, 상기 제어수단은, 상기 제어신호가 논리로우일 때 상기 증폭수단의 출력을 반전하여 상기 제1출력단으로 출력하는 제1제어수단과, 상기 제어신호가 논리하이일 때 상기 증폭수단의 출력을 반전하여 상기 제2출력단으로 출력하는 제2제어수단으로 구성된다.
상기 논리수단은 상기 제1제어수단의 제1출력단에 출력되는 신호를 반전한 신호와 상기 제2제어수단의 제2출력단에 출력되는 신호를 논리곱하는 것을 특징으로 한다.
상기 제어신호 발생수단은, 제1데이터를 받아 저장하는 레지스터와, 상기 레지스터의 출력 및 제2데이터를 입력으로 하여 상기 제어신호를 출력하는 노아게이트로 구성된다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명에 따른 크리스탈 및 RC 겸용 발진회로의 회로도를 나타낸다.
도2를 참조하면, 상기 발진회로(10)에서는 입력핀 및 출력핀(OSC-IN,OSC-OUT)에 칩 외부의 크리스탈(X-TAL)이 연결되어 사용되고, 인버터로 구성되는 증폭수단(I3)은 상기 입력핀(OSC-IN)과 출력핀(OSC-OUT)에 각각 입력단과 출력단이 접속되며, 상기 입력핀(OSC-IN)과 출력핀(OSC-OUT) 사이에는 저항(R)이 접속된다. 제어신호(CONT)에 응답하여 상기 증폭수단(I3)의 출력 패쓰를 제어하는 제어수단(10a)이 상기 증폭수단(I3)의 출력단에 접속되고, 상기 제어수단(10a)의 제1출력단(P1)과 상기 입력핀(OSC-IN) 사이에 커패시터(C)가 접속된다. 또한 논리수단(10b)이 상기 제어수단(10a)의 제1 및 제2출력단(A1,A2)에 접속되어 상기 제어수단(10a)의 출력을 선택적으로 출력하고, 상기 제어신호(CONT)를 발생하는 제어신호 발생수단(10c)이 접속된다.
상기 제어수단(10a)은 상기 제어신호(CONT)가 논리로우일 때 상기 증폭수단(I3)의 출력을 반전하여 상기 제1출력단(A1)으로 출력하는 제1제어수단(NR1)과, 상기 제어신호(CONT)가 논리하이일 때 상기 증폭수단(I3)의 출력을 반전하여 상기 제2출력단(A2)으로 출력하는 제2제어수단(ND)으로 구성된다. 여기에서 상기 제1제어수단(NR1)은 상기 증폭수단(I3)의 출력과 상기 제어신호(CONT)를 입력으로 하는 노아게이트이고, 상기 제2제어수단(ND)은 마찬가지로 상기 증폭수단(I3)의 출력과 상기 제어신호(CONT)를 입력으로 하는 낸드게이트이며, 이들은 또 다른 논리게이트로 구성될 수도 있다. 상기 논리수단(10b)은 상기 제1제어수단(NR1)의 제1출력단(A1)에 출력되는 신호를 반전한 신호와 상기 제2제어수단(ND)의 제2출력단(A2)에 출력되는 신호를 논리곱하는 것으로서, 여기에서는 상기 제2출력단(A2)에 출력되는 신호를 인버팅하는 인버터(I4)와 상기 인버터(I4)의 출력 및 상기 제1출력단(A1)에 출력되는 신호를 입력으로 하는 노아게이트(NR2)로 구성되어 있다. 물론 상기 논리수단(10b)도 또 다른 논리게이트로 구성될 수 있다. 상기 제어신호 발생수단(10c)은, 제1데이터(D1)를 받아 저장하는 레지스터(R)와, 상기 레지스터(R)의 출력 및 제2데이터(D2)를 입력으로 하여 상기 제어신호(CONT)를 출력하는 노아게이트(NR3)로 구성되며, 또 다른 논리게이트로 구성될 수 있다.
표1)은 상기 제어신호 발생수단(10c)의 진리표(Thruth Table)로서, 이를 참조하여 도 2의 동작을 설명한다.
먼저 RC 발진의 경우에는, 논리하이의 제2데이터(D2)를 입력하면 레지스터(R)의 출력값에 무관하게 제어신호(CONT)가 논리로우가 된다. 이에 따라 제2제어수단(ND)의 패쓰가 블락킹되고, 제1제어수단(NR1)을 통해 증폭수단(I3)의 출력이 반전되어 제1출력단(A1)으로 출력된다. 따라서 상기 제1제어수단(NR1)의 제1출력단(A1)에 연결된 커패시터(C)를 통해 포지티브 피드백(Positive Feedback)이 형성되어 RC 발진이 이루어지고, 논리수단(10b)의 노아게이트(NR2)를 통해 최종 출력신호(OUT)가 칩 내부로 전달된다.
크리스탈 발진의 경우에는, 초기에 발진이 안정화되기 까지 논리로우의 제2데이터(D2) 및 논리하이의 제1데이터(D1)를 입력한다. 이에 따라 레지스터(R)의 출력이 논리하이가 되어 제어신호(CONT)가 논리로우가 됨으로써, 상술한 RC 발진에서와 동일하게 동작되어 안정화 시간(Stabilization Time)이 감소된다. 이후 초기의 안정화 시간이 지난 후 정상상태에서는, 상기 제1데이터(D1)가 논리하이에서 논리로우로 변환되도록 한다. 이에 따라 제어신호(CONT)가 논리하이가 됨으로써, 제1제어수단(NR1)의 패쓰가 블락킹되고 제2제어수단(ND)을 통해 증폭수단(I3)의 출력이 반전되어 제2출력단(A2)으로 출력되며, 제어수단(10b)의 인버터(I4) 및 노아게이트(NR2)를 통해 최종 출력신호(OUT)가 칩 내부로 전달된다. 그러므로 크리스탈 발진의 정상상태에서는 상기 제1제어수단(NR1)의 제1출력단(A1)에 연결된 커패시터(C)가 발진에 영향을 미치지 못하게 되므로, 전류소모가 감소될 수 있다.
따라서 본 발명에 따른 크리스탈 및 RC 겸용 발진회로는, 크리스탈 발진 초기의 안정화 시간을 줄일 수 있으며, 전류소모를 감소시킬 수 있는 장점이 있다.
또한 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형이 가능함은 명백하다.

Claims (8)

  1. 반도체장치의 크리스탈 및 RC 겸용 발진회로에 있어서, 칩 외부의 크리스탈이 연결되는 입력핀 및 출력핀; 상기 입력핀 및 출력핀에 각각 입력단 및 출력단이 접속되는 증폭수단; 상기 입력핀과 출력핀 사이에 접속되는 저항수단; 상기 증폭수단의 출력단에 접속되며 제어신호에 응답하여 상기 증폭수단의 출력 패쓰를 제어하는 제어수단; 상기 제어수단의 제1출력단과 상기 입력핀 사이에 접속되는 커패시터 수단; 상기 제어수단의 제1 및 제2출력단의 출력을 선택적으로 출력하는 논리수단; 상기 제어신호를 발생하는 제어신호 발생수단을 포함하는 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  2. 제1항에 있어서, 상기 제어수단은, 상기 제어신호가 논리로우일 때 상기 증폭수단의 출력을 반전하여 상기 제1출력단으로 출력하는 제1제어수단과, 상기 제어신호가 논리하이일 때 상기 증폭수단의 출력을 반전하여 상기 제2출력단으로 출력하는 제2제어수단으로 구성되는 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  3. 제2항에 있어서, 상기 제1제어수단은 상기 증폭수단의 출력과 상기 제어신호를 입력으로 하는 노아게이트인 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  4. 제2항에 있어서, 상기 제2제어수단은 상기 증폭수단의 출력과 상기 제어신호를 입력으로 하는 낸드게이트인 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  5. 제1항에 있어서, 상기 증폭수단은 인버터형 인것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  6. 제1항에 있어서, 상기 논리수단은 상기 제1제어수단의 제1출력단에 출력되는 신호를 반전한 신호와 상기 제2제어수단의 제2출력단에 출력되는 신호를 논리곱하는 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  7. 제6항에 있어서, 상기 논리수단은, 상기 제2제어수단의 제2출력단에 출력되는 신호를 인버팅하는 인버터와, 상기 인버터의 출력 및 상기 제1제어수단의 제1출력단에 출력되는 신호를 입력으로 하는 노아게이트로 구성되는 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
  8. 제1항에 있어서, 상기 제어신호 발생수단은, 제1데이터를 받아 저장하는 레지스터와, 상기 레지스터의 출력 및 제2데이터를 입력으로 하여 상기 제어신호를 출력하는 노아게이트로 구성되는 것을 특징으로 하는 크리스탈 및 RC 겸용 발진회로.
KR1019960030883A 1996-07-27 1996-07-27 반도체장치의 크리스탈 및 알씨 겸용 발진회로 KR0183908B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960030883A KR0183908B1 (ko) 1996-07-27 1996-07-27 반도체장치의 크리스탈 및 알씨 겸용 발진회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960030883A KR0183908B1 (ko) 1996-07-27 1996-07-27 반도체장치의 크리스탈 및 알씨 겸용 발진회로

Publications (2)

Publication Number Publication Date
KR980012457A KR980012457A (ko) 1998-04-30
KR0183908B1 true KR0183908B1 (ko) 1999-04-15

Family

ID=19467820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030883A KR0183908B1 (ko) 1996-07-27 1996-07-27 반도체장치의 크리스탈 및 알씨 겸용 발진회로

Country Status (1)

Country Link
KR (1) KR0183908B1 (ko)

Also Published As

Publication number Publication date
KR980012457A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
JPH10199278A (ja) フラッシュメモリ装置用リペアヒューズ回路
JPH0562705B2 (ko)
US6232811B1 (en) Circuit for controlling setup/hold time of semiconductor device
KR0183908B1 (ko) 반도체장치의 크리스탈 및 알씨 겸용 발진회로
US6163219A (en) Amplification circuit and integrated circuit having such and controlling method of the amplification circuit
KR100965054B1 (ko) 파워 온 리셋 회로
KR19980075712A (ko) 반도체 메모리 장치의 기준전압 발생회로
JPS63263689A (ja) 半導体記憶装置
KR980005026A (ko) 플래쉬 메모리 장치
KR200362974Y1 (ko) 래치형 증폭기를 갖는 오실레이터
KR100618687B1 (ko) 파워업 리셋 회로
KR100732389B1 (ko) 반도체 메모리의 입출력 센스 앰프
KR100310822B1 (ko) 옵션제어회로
KR100235967B1 (ko) 노이즈 감소형 반도체 장치
KR100256816B1 (ko) 지연 로크 루프 장치
KR100937812B1 (ko) 어드레스 전달 회로
KR200187772Y1 (ko) 딜레이타임 제어장치
JPH04195998A (ja) 半導体記憶装置
KR100494097B1 (ko) 글리취(Glitch)방지용데이터감지회로
KR900002788B1 (ko) 동작전압 변화에 무관한 파워 온 리세트회로
JPS63253598A (ja) Ｒｏｍ装置
KR20010061464A (ko) 메모리 칩의 파워업 리세트 회로
KR100187670B1 (ko) 어드레스 천이 검출회로
KR20000009112A (ko) 비트라인 프리차지 전압(vblp) 및 셀 플레이트전압(vcp) 제어 장치
KR20050045060A (ko) 반도체 메모리 소자의 뱅크 액티브/프리차지 커맨드 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee