KR0183823B1 - 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치 - Google Patents
웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치 Download PDFInfo
- Publication number
- KR0183823B1 KR0183823B1 KR1019960004200A KR19960004200A KR0183823B1 KR 0183823 B1 KR0183823 B1 KR 0183823B1 KR 1019960004200 A KR1019960004200 A KR 1019960004200A KR 19960004200 A KR19960004200 A KR 19960004200A KR 0183823 B1 KR0183823 B1 KR 0183823B1
- Authority
- KR
- South Korea
- Prior art keywords
- stage
- main surface
- wafer
- outermost
- annular
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치에 관한 것으로, 본 발명에 의한 반도체 제조 장치의 스테이지는 스테이지의 상면에 웨이퍼가 밀착 상태로 놓여지도록 수평 방향으로 편평하게 형성된 주표면과, 스테이지의 상면의 최외측에서 상기 주표면과 소정의 간격으로 이격되어 형성되고, 상기 주 표면보다 소정의 깊이만큼 낮은 높이에서 상기 주표면과 평행하게 형성된 최외측 환형면과, 상기 주표면과 상기 최외측 화형면과의 사이의 소정의 간격 내에서 상기 주표면의 외주와 상기 최외측 환형면의 내주 사이에 연장되고, 상기 주표면에 대하여 소정의 경사각으로 경사되어 있는 환형 경사면을 갖춘다. 본 발명에 의하면, 이중 플라즈마 발생이나 폴리머 퇴적물에 의한 공정 불량 발생을 최소화 할 수 있다.
Description
제1도는 종래의 반도체 제조 장치의 웨이퍼 로딩용 스테이지의 상면도이다.
제2도는 제1도의 A-A'선에 따른 확대 단면도이다.
제3도는 종래의 웨이퍼 로딩용 스테이지에 폴리머가 퇴적인 경우의 웨이퍼 로딩 상태를 도시한 것이다.
제4도는 본 발명에 의한 반도체 제조 장치의 웨이퍼 로딩용 스테이지의 부분 단면도이다.
제5도는 본 발명에 의한 웨이퍼 로딩용 스테이지의 폴리머가 퇴적된 경우의 웨이퍼 로딩 상태를 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명
70 : 스테이지 72 : 주표면
74 : 환형 경사면 76 : 최외측 환형면
본 발명은 반도체 제조 장치에 관한 것이며, 특히 반도체 제조시에 공정 불량 발생을 최소화할 수 있는 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치에 관한 것이다.
최근, 초고집적 반도체 장치의 제조 기술에 사용되는 반도체 제조 장치중 하나로서, 플라즈마 또는 반응성 이온을 이용한 건식 에칭 공정이 이용되고 있다.
통상적으로, 건식 에칭 공정에서는 에칭 장치의 반응 챔버 내를 진공으로 유지한 상태에서 스테이지 위에 로딩된 웨이퍼상에 필요한 가스, 예를 들면 O2, CHF3, C2F6, He등을 공급하여 반응을 일으키고, 그 반응 생성물에 의해 에칭을 행한다.
제1도는 종래의 건식 에칭 장치의 반응 챔버 내에서 웨이퍼를 올려 놓는 스테이지의 상면도를 나타낸다.
제1도를 참조하면, 종래의 건식 에칭 장치의 반응 챔버에 포함된 스테이지(10)는 스테이지(10)의 상면에 웨이퍼가 놓여지도록 수평 방향으로 편평하게 형성된 원형의 주표면(12)과, 상기 주표면(12)의 주위에서 주표면(12)에 연속하여 주표면(12)보다 약간 낮은 높이로 형성된 제1환형면(環形面)(14)과, 상기 제1환형면(14)의 주위에서 제1환형면(14)에 연속하여 제1환형면(14)보다 낮은 높이로 형성된 제2환형면(16)을 포함한다. 상기 제2환형면(16)은 스테이지(10)의 최외측에 해당하는 부분으로서, 그 상면에는 스테이지(10)를 장치 내에 고정시키기 위한 소정의 고정구(固定具)가 결합된다. 상기 설명으로부터 알 수 있는 바와 같이, 스테이지(10)에는 주 표면(12)과 제1 환형면(14) 사이, 그리고 제1환형면(14)과 제2환형면(16) 사이에 단차가 형성되어 있다. 그리고, 상기 주표면(12), 제1 환형면(14) 및 제2환형면(16)은 모두 수평 방향으로 상호 평행한 표면을 형성하고 있다.
제2도는 제1도의 A-A'선 확대 단면도로서, 종래의 건식 에칭 장치의 반응 챔버에 포함된 스테이지(10)상에 웨이퍼(50)가 로딩된 상태를 도시한 것이다. 제2도에서 알 수 있는 바와 같이, 스테이지(10)는 주표면(12)과 제1 환형면(14)과의 사이에 매우 작은 단차(통상적으로, 약 0.4mm)가 형성되어 있다.
따라서, 상기 스테이지(10)상에 웨이퍼(50)를 로딩한 경우에는, 제2도에 도시한 바와같이 상기 제1 환형면(14)과 웨이퍼(50)의 저면 사이에 작은 갭이 형성된다. 따라서, 실제로 플라즈마를 이용한 건식 에칭 공정을 행할 때에는 상기 제1 환형면(14)과 웨이퍼(50)의 저면 사이에 형성된 작은 갭부분에 이중 플라즈마가 발생하게 된다. 이와 같이 상기 갭 부분에 이중 플라즈마가 발생되면 웨이퍼(50)상의 에지 부분에서 웨이퍼(50) 상의 포토레지스트가 타버리거나 원하는 에칭이 이루어지지 않는 문제가 있다.
한편, 실제의 에칭 공정에 있어서는, 반응 챔버 내로 공급되는 가스 (예를 들면, O2, CHF3, C2F6, He 등)와 웨이퍼상의 포토레지스트 및 공정막질 (예를 들면, PSG, 질화물, 산화물)과의 반응 결과 얻어지는 부산물(이하, ''폴리머''라 함)이 스테이지의 에지 부위에 이상퇴적(異狀堆積)되는 현상이 생긴다.
제3도는 제1도에 도시한 바와 같은 종래의 웨이퍼 로디용 스테이지(10)의 에지 부위, 즉 제1환형면(14) 부분에 폴리머가 적층되어 있는 경우에 스테이지(10)의 주표면(12)상에 웨이퍼(50)가 로딩되어 있는 상태를 도시한 것이다.
제3도에 도시한 바로부터 알 수 있는 바와 같이, 폴리머가 상기 스테이지(10)의 제1 환형면(14)상에서 스테이지(10)의 주표면(12)과 제1 환형면(14)과의 단차보다 더 큰 높이(예를 들면, 0.4mm 이상)로 퇴적되어 제3도에 도시한 바와 같은 상태의 폴리머 퇴적물(20)을 형성하게 되면, 스테이지(10)상에 웨이퍼가 로딩되었을 때 상기 이상 퇴적된 폴리머 퇴적물(20)에 의해 웨이퍼(50)가 스테이지(10)의 주표면(12)상에 밀착된 상태로 로딩되지 않고 들뜨게 되어, 스테이지(10)의 주표면(12)과 웨이퍼(50)의 저면(底面) 사이에 갭이 형성된다.
상기의 경우와 같이, 스테이지(10)의 주표면(12)과 웨이퍼(50)의 저면(底面) 사이에 갭이 형성된 경우에는, 스테이지(10)의 하부에 설치된 냉각 시스템(도시 생략)과 웨이퍼(50)와의 거리가 멀어지므로 웨이퍼(50)의 냉각 효과가 떨어져서, 반응 챔버 내의 고온 분위기에 의해 웨이퍼(50) 상의 포토레지스트가 타버리게 된다. 또한, 웨이퍼(50)가 폴리머 퇴적물(20)에 의해 기울어지게 되면, 에칭 공정시 에칭 가공되는 표면도 균일하게 에칭될 수 없어서 에칭 가공의 균일성이 저하되므로 에칭 효율이 떨어지는 등 공정 불량이 발생하기 쉽다.
따라서, 본 발명의 목적은 반도체 제조시에 공정 불량 발생을 최소화할 수 있는 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 반응 챔버 내에 웨이퍼가 놓여지는 스테이지를 갖춘 반도체 제조장치에 있어서, 상기 스테이지는 상기 스테이지의 상면에 웨이퍼가 밀착 상태로 놓여지도록 수평 방향으로 평평하게 형성된 주표면과, 상기 스테이지의 상면의 최외측에서 상기 주표면과 소정의 간격으로 이격되어 형성되고, 상기 주 표면보다 소정의 깊이만큼 낮은 높이에서 상기 주표면과 평행하게 형성된 최외측 환형면과, 상기 주표면과 상기 최외측 혼형면과의 사이의 소정의 간격 내에서 상기 주표면의 외주와 상기 최외측 환형면의 내주 사이에 연장되고, 상기 주표면에 대하여 소정의 경사각으로 경사되어 있는 환형 경사면을 갖춘것을 특징으로 하는 반도체 제조 장치를 제공한다.
바람직하게는, 상기 주표면과 환형 경사면 사이에 형성되는 소정의 경사간은 적어도 20°이다.
본 발명에 의하면, 반도체 제조 공정중에 이중 플라즈마 발생이나 폴리머 퇴적물에 의한 공정 불량 발생을 최소화할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제4도는 본 발명에 의한 반도체 제조 장치의 웨이퍼 로딩용 스테이지의부분 단면도이다.
제4도를 참조하면, 본 발명에 따른 반도체 제조 장치의 스테이지(70)는 스테이지(70)의 상면에 웨이퍼(50)가 밀착 상태로 놓여지도록 수평으로 평평하게 형성된 주표면(72)과, 상기 스테이지(70)의 상면의 최외측에서 상기 주표면(72)과 소정의간격으로 이격되어 형성되고, 상기 주표면(72)보다 소정의 깊이만큼 낮은 높이에서 상기 주표면(72)과 평행하게 형성된 최외측 환형면(76)과, 상기 주표면(72)과 상기 최외측 화형면(76)과의 사이의 소정의 간격 내에서 상기 주표면(72)의 외주와 상기 최외측 환형면(76)의 내주 사이에 연장되고, 상기 주표면(72)에 대하여 소정의 경사각으로 경사되어 있는 환형 경사면(74)을 갖춘다. 상기 주표면(72), 환형 경사면(74) 및 최외측 환형면(76)은 순서대로 연속적으로 형성되어 있다. 바람직하게는, 상기 주표면(72)과 환형 경사면(74) 사이에 형성되는 소정의 경사각은 적어도 20°이다.
제5도는 제4도에 도시한 바와 같은 본 발명에 따른 웨이퍼 로딩용 스테이지(70)에 폴리머 퇴적물(80)이 적층된 상태에서 웨이퍼(50)가 로딩된 경우를 도시한 것이다.
제4도 및 제5도로부터 알 수 있는 바와 같이, 본 발명에 따라 구성된 스테이지(70)에서는 웨이퍼(50)의 저면과 스테이지(70)의환형 경사면(74)과의 사이에 갭이 형성되지 않는다. 또한, 제5도에 도시한 바와 같이 스테이지(70)의 에지 부위, 예를 들면 상기 환형 경사면(74)상에 폴리머 퇴적물(80)이 이상 퇴적되는 경우에도 상기 환형 경사면(74)이 수평 방향에 대하여 적어도 20°의 각으로 경사져 있으므로, 상기 폴리머 퇴적물(80)은 웨이퍼(50)가 로딩된 위치와 다른 방향으로 성장하게 된다. 따라서, 폴리머 퇴적물(80)에 의해 웨이퍼(50)가 들뜨지 않게 된다.
상기한 바와 같이, 본 발명에 의하면 웨이퍼를 스테이지상에 로딩하여도 웨이퍼와 스테이지 사이에 이중 플라즈마가 발생하는 것을 방지할 수 있으며, 이상 퇴적된 폴리머에 의해 웨이퍼가 스테이지 위에서 들뜨게 됨으로써 야기되는 현상, 즉 웨이퍼상의 포토레지스트가 타버리거나 불균일한 상태로 가동되는 현상을 방지할 수 있다. 따라서, 반도체 장치 제조를 위한 공정의 효율을 높일 수 있다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
Claims (2)
- 반응 챔버 내에 웨이퍼가 놓여지는 스테이지를 갖춘 반도체 제조 장치에 있어서, 상기 스테이지는 상기 스테이지의 상면에 웨이퍼가 밀착 상태로 놓여지도록 수평방향으로 편평하게 형성된 주표면과, 상기 스테이지의 상면의 최외측에서 상기 주표면과 소정의 간격으로 이격되어 형성되고, 상기 주 표면보다 소정의 깊이만큼 낮은 높이에서 상기 주표면과 평행하게 형성된 최외측 환형면과, 상기 주표면과 상기 최외측 환형면과의 사이의 소정의 간격 내에서 상기주표면의 외주와 상기 최외측 환형면의 내주 사이에 연장되고, 상기 주표면에 대하여 소정의 경사각으로 경사되어 있는 환형 경사면을 갖춘 것을 특징으로하는 반도체 제조 장치.
- 제1항에 있어서, 상기 주표면과 환형 경사면 사이에 형성되는 소정의 경사각은 적어도 20°인 것을 특징으로하는 반도체 제조 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004200A KR0183823B1 (ko) | 1996-02-22 | 1996-02-22 | 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치 |
| TW085109835A TW340245B (en) | 1996-02-22 | 1996-08-13 | Apparatus for manufacturing semiconductor device having stage for loading wafers the invention relates to an apparatus for manufacturing semiconductor device having stage for loading wafers |
| US08/773,338 US5843237A (en) | 1996-02-22 | 1996-12-26 | Apparatus for manufacturing a semiconductor device having a wafer loading stage with an annular slope |
| JP3344297A JPH09232413A (ja) | 1996-02-22 | 1997-02-18 | ウェーハローディング用ステージを有する半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004200A KR0183823B1 (ko) | 1996-02-22 | 1996-02-22 | 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063636A KR970063636A (ko) | 1997-09-12 |
| KR0183823B1 true KR0183823B1 (ko) | 1999-04-15 |
Family
ID=19451574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960004200A KR0183823B1 (ko) | 1996-02-22 | 1996-02-22 | 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5843237A (ko) |
| JP (1) | JPH09232413A (ko) |
| KR (1) | KR0183823B1 (ko) |
| TW (1) | TW340245B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077353A (en) * | 1998-06-02 | 2000-06-20 | Applied Materials, Inc. | Pedestal insulator for a pre-clean chamber |
| JP5265700B2 (ja) | 2007-12-19 | 2013-08-14 | ラム リサーチ コーポレーション | プラズマ処理装置用の複合シャワーヘッド電極組立体 |
| JP5601794B2 (ja) * | 2009-05-29 | 2014-10-08 | 株式会社東芝 | プラズマエッチング装置 |
| KR20120116923A (ko) * | 2009-11-30 | 2012-10-23 | 램 리써치 코포레이션 | 각진 측벽을 가진 정전 척 |
| TWI513993B (zh) | 2013-03-26 | 2015-12-21 | Ind Tech Res Inst | 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路 |
| CN108321115B (zh) * | 2018-01-23 | 2020-09-29 | 东莞市中镓半导体科技有限公司 | 一种用于晶圆外延衬底材料生长的托舟结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4854263B1 (en) * | 1987-08-14 | 1997-06-17 | Applied Materials Inc | Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films |
| US5304248A (en) * | 1990-12-05 | 1994-04-19 | Applied Materials, Inc. | Passive shield for CVD wafer processing which provides frontside edge exclusion and prevents backside depositions |
| US5292554A (en) * | 1992-11-12 | 1994-03-08 | Applied Materials, Inc. | Deposition apparatus using a perforated pumping plate |
| JPH06306599A (ja) * | 1993-04-23 | 1994-11-01 | Toshiba Corp | 半導体素子用製造装置 |
| JP3433760B2 (ja) * | 1993-05-14 | 2003-08-04 | ソニー株式会社 | 光ディスクの保護膜機 |
| JPH0711446A (ja) * | 1993-05-27 | 1995-01-13 | Applied Materials Inc | 気相成長用サセプタ装置 |
-
1996
- 1996-02-22 KR KR1019960004200A patent/KR0183823B1/ko not_active IP Right Cessation
- 1996-08-13 TW TW085109835A patent/TW340245B/zh not_active IP Right Cessation
- 1996-12-26 US US08/773,338 patent/US5843237A/en not_active Expired - Lifetime
-
1997
- 1997-02-18 JP JP3344297A patent/JPH09232413A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232413A (ja) | 1997-09-05 |
| US5843237A (en) | 1998-12-01 |
| TW340245B (en) | 1998-09-11 |
| KR970063636A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514347B2 (en) | Apparatus and method for plasma treatment | |
| US6335293B1 (en) | Systems and methods for two-sided etch of a semiconductor substrate | |
| US5707485A (en) | Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch | |
| JPH04355917A (ja) | 半導体装置の製造装置 | |
| US6444040B1 (en) | Gas distribution plate | |
| US7482550B2 (en) | Quartz guard ring | |
| US4439261A (en) | Composite pallet | |
| US20020026983A1 (en) | Method and apparatus for controlling the temperature of a gas distribution plate in a process reactor | |
| KR20100108375A (ko) | 웨이퍼 후방면 및 엣지로부터 폴리머를 제거하기 위한 방법 및 장치 | |
| KR20020066198A (ko) | 기판지지대 및 그 제조방법과 처리장치 | |
| KR20030074833A (ko) | 반도체 처리용 포커스링 및 플라즈마 처리 장치 | |
| KR102040281B1 (ko) | CVD-SiC 소재를 이용한 반도체 플라즈마 에칭 공정용 한정 링 | |
| KR102617128B1 (ko) | 조립형 프로파일 상부 전극 및 이를 포함하는 플라즈마 처리 장치 | |
| KR0183823B1 (ko) | 웨이퍼 로딩용 스테이지를 갖춘 반도체 제조 장치 | |
| KR20120131182A (ko) | 플라즈마 처리 장치 | |
| US5567255A (en) | Solid annular gas discharge electrode | |
| US20220005728A1 (en) | Wafer susceptor and chemical vapor deposition apparatus | |
| US6165276A (en) | Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes | |
| US20010009177A1 (en) | Systems and methods for two-sided etch of a semiconductor substrate | |
| JP2734908B2 (ja) | プラズマ処理装置 | |
| KR0155905B1 (ko) | 하부 전극에 아이솔레이션 링을 구비한 건식 에칭 장치 | |
| KR20000026696A (ko) | 식각장비의 하부전극 | |
| KR100583944B1 (ko) | 상압 화학 기상 증착 공정용 서셉터 | |
| KR100240021B1 (ko) | 반도체 에칭챔버의 커버 | |
| JPS639936A (ja) | ドライエツチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071203 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |