KR0183667B1 - Head switching control circuit - Google Patents

Abstract

VTR(Video Tape Recorder)에 있어서 헤드 스위칭 제어회로에 관한 것으로 특히, 고밀도 기록을 위해 드럼속도를 높혔을 시 헤드 스위칭 제어회로에 관한 것이다. 드럼모타로부터 FG의 신호를 입력하고 PG의 신호를 리세트단에 입력하여 헤드 스위칭 펄스의 타이밍을 출력하는 카운터와, 카운터의 출력신호 및 수평동기신호를 입력하여 헤드 스위칭 펄스시간을 검출하는 검출수단과, 검출수단의 출력신호 및 임의의 주파수를 가진 클럭신호를 입력하여 헤드 스위칭 제어신호를 발생하는 제어수단으로 구성된다. 따라서, 고밀도 기록시 테이프상의 2트랙 또는 3트랙을 1필드로 할 경우 1필드 기간내에 발생하는 헤드 스위칭 제어신호를 수평귀선소거기간에 발생하여 수직귀선소거기간이 아닌 기간에서 헤드 스위칭이 발생될 때 생기는 스위칭노이즈를 없앨수 있는 이점이 있다.The present invention relates to a head switching control circuit in a video tape recorder (VTR), and more particularly to a head switching control circuit when a drum speed is increased for high density recording. A counter for inputting the FG signal from the drum motor and the PG signal to the reset stage to output the timing of the head switching pulse, and a detecting means for inputting the counter output signal and the horizontal synchronization signal to detect the head switching pulse time. And control means for inputting an output signal of the detecting means and a clock signal having an arbitrary frequency to generate a head switching control signal. Therefore, when 2 tracks or 3 tracks on the tape are used in high density recording, the head switching control signal generated within one field period is generated during the horizontal blanking period, and the head switching occurs during the period other than the vertical blanking period. This has the advantage of eliminating switching noise.

Description

헤드 스위칭 제어회로Head switching control circuit

제1도는 본 발명에 의한 헤드 스위칭 펄스 발생기의 블럭도.1 is a block diagram of a head switching pulse generator according to the present invention.

제2도는 본 발명에 의한 실시예인 헤드 스위칭 펄스 발생기의 회로도.2 is a circuit diagram of a head switching pulse generator which is an embodiment according to the present invention.

제3도는 제2도에 도시된 헤드 스위칭 펄스 발생기 회로도의 파형도.3 is a waveform diagram of the head switching pulse generator circuit diagram shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

110 : 드럼모타 210 : 카운터110: drum motor 210: counter

111: 드럼모타 주파수 발생기 211: 단안정 멀티 바이브레이터111: drum motor frequency generator 211: monostable multivibrator

112 : 드럼모타 위상 발생기 212 : 단안정 멀티 바이브레이터112: drum motor phase generator 212: monostable multivibrator

213 : 플립플롭 214 : J/K 플립플롭213: flip-flop 214: J / K flip-flop

본 발명은 VTR(Video Tape Recorder)에 있어서 헤드 스위칭 제어회로에 관한 것으로 특히, 고밀도 기록을 위해 드럼속도를 높혔을 시 헤드 스위칭 제어회로에 관한 것이다. 일반적으로, 자기테이프를 정보기록매체로 하여 영상정보와 음향정보를 동시에 기록 또는 재생하는 전자기기를 VTR이라 한다. VTR에는 영상신호를 기록·재생하기 위한 헤드드럼이 있는데 2헤드 드럼은 2개의 헤드가 드럼에 부착되어 테이트상에서 2개의 채널로 정보를 기록 또는 재생하게 된다. 2개의 헤드중 제1헤드가 테이프를 주행한 후 제2헤드가 테이프를 주행할 때 제1헤드에서 제2헤드로 기록 또는 재생신호가 전환되어야 하는데 이를 수행하기 위해 헤드 스위칭 제어신호를 발생하여야 한다. 테이프의 영상신호를 기록 또는 재생하기 위해 제1헤드가 테이프상의 1개의 트랙을 주행하여 화면의 1필드의 영상신호를 기록 또는 재생하고 제2헤드가 테이프상의 1개의 트랙을 주행하여 화면의 1필드의 영상신호를 기록 또는 재생하여 2필드의 영상신호로 1프레임(frame)의 영상신호를 기록 또는 재생한다. 즉 2개의 헤드가 부착되어 있는 드럼이 1회전을 함으로써 1프레임(frame)의 영상신호를 기록 또는 재생하였다. 영상신호에서는 1필드의 영상신호가 화면에 나타난 후 또다른 1필드의 영상 신호가 화면에 나타나기 전에 수직귀선소거기간이 있다. 종래에는 제1헤드가 테이프상에서 1개의 트랙을 주행하여 1필드의 영상신호를 기록 또는 재생한 후 제2헤드로 기록 또는 재생신호가 전환하기 위해 헤드 스위칭신호가 필요하게 되는데 헤드 스위칭신호를 1필드의 영상신호가 화면에 나타난 후 발생하는 수직귀선소거기간에 발생하도록 하여 화면상에 노이즈가 일어나지 않도록 하였다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a head switching control circuit in a video tape recorder (VTR), and more particularly to a head switching control circuit when a drum speed is increased for high density recording. In general, an electronic apparatus for recording or reproducing image information and sound information simultaneously using a magnetic tape as an information recording medium is referred to as a VTR. The VTR has a head drum for recording and reproducing a video signal. In a two-head drum, two heads are attached to the drum to record or reproduce information on two channels on a tate. After the first head of the two heads travels the tape, the recording or playback signal must be switched from the first head to the second head when the second head travels the tape. To do this, a head switching control signal must be generated. . In order to record or reproduce the video signal of the tape, the first head travels one track on the tape to record or reproduce the video signal of one field on the screen, and the second head travels one track on the tape and one field of the screen. Record or reproduce a video signal of one frame to record or reproduce a video signal of one frame as a video signal of two fields. In other words, the drum with two heads is rotated once to record or reproduce the video signal of one frame. In the video signal, there is a vertical blanking period after the video signal of one field appears on the screen and before the video signal of another field appears on the screen. Conventionally, a head switching signal is required in order for a first head to drive one track on a tape to record or reproduce a video signal of one field and then switch the recording or playback signal to a second head. After the video signal appears on the screen, it is generated in the vertical blanking period that occurs to prevent noise on the screen.

한편, 자기테이프상에 다량의 영상신호를 기록하는 고밀도기록을 하기 위해 드럼에 부착된 헤드의 수를 증가시키거나 또는 드럼의 속도를 증가시키게 되었다. 자기테이프상에 고밀도기록을 드럼의 속도를 높혔을 경우 자기테이프상에 2트랙 또는 3트랙이 1필드로 나타나게 된다. 기존의 1트랙을 1필드로 할 경우에는 수직귀선소거기간 동안에 헤드 스위칭이 발생하였다. 그러나 고밀도 기록을 위해 드럼의 속도를 높혀 테이프상의 2트랙 또는 3트랙을 영상신호의 1필드로 할 경우 영상신호 1필드를 나타내기 위해 테이프상의 2트랙 또는 3트랙을 2개의 헤드가 주행하여야 한다. 1개의 헤드가 테이프상에서 주행한 부분은 1트랙이라 하는데 고밀도 기록시 2트랙 또는 3트랙을 1필드로 할 경우 수직귀선소거 기간이 아닌 기간에 헤드 스위치 신호가 발생되어야 하므로 화면상에 스위칭노이즈가 발생되는 문제점이 있다.On the other hand, the number of heads attached to the drum is increased or the speed of the drum is increased for high density recording in which a large amount of video signals are recorded on the magnetic tape. When the drum speed is increased for high density recording on magnetic tape, two tracks or three tracks appear on one magnetic tape. In the case of using one track as one field, head switching occurred during the vertical blanking period. However, if the drum speed is increased for high density recording and two tracks or three tracks on the tape are one field of the video signal, two heads must travel two or three tracks on the tape to represent one field of the video signal. One head travels on the tape, which is called 1 track, but when 2 tracks or 3 tracks are 1 field during high-density recording, switching noise is generated on the screen because the head switch signal should be generated during the non-vertical blanking period. There is a problem.

따라서 본 발명의 목적은 테이프상에 고밀도기록을 위해 헤드드럼의 속도를 증가할 경우 테이프상에 2트랙 또는 3트랙으로 1필드의 영상신호를 나타내기 위해 발생하는 헤드 스위칭신호를 영상신호의 수평동기신호에 동기시켜 수평귀선소거기간에 헤드 스위칭신호를 발생하기 위한 헤드 스위칭 제어회로를 제공하는데 있다.Therefore, an object of the present invention is to synchronize the head switching signal generated to represent a video signal of one field with two or three tracks on the tape when the speed of the head drum is increased for high density recording on the tape. The present invention provides a head switching control circuit for generating a head switching signal in a horizontal retrace period in synchronization with a signal.

상기 목적을 달성하기 위해 본 발명은 VTR에 있어서, 드럼모타로부터 FG(Frrequency Generator)의 신호를 입력하고 PG(Phase Generator)의 신호를 리세트단에 입력하여 헤드 스위칭 펄스의 타이밍을 출력하는 카운터와, 상기 카운터의 출력신호 및 수평동기신호를 입력하여 헤드 스위칭 펄스시간을 검출하는 검출수단과, 상기 검출수단의 출력신호 및 임의의 주파수를 가진 클럭신호를 입력하여 헤드 스위칭 제어신호를 발생하는 제어수단을 포함함을 특징으로 한다. 이하 본 발명은 첨부한 도면을 참조하여 상세히 설명하기로 한다. 제1도는 헤드 스위칭 펄스발생기의 블럭도이다.In order to achieve the above object, the present invention provides a counter for inputting a signal of a frequency generator (FG) from a drum motor and inputting a signal of a phase generator (PG) to a reset end in a VTR to output a timing of a head switching pulse; Detecting means for detecting a head switching pulse time by inputting an output signal and a horizontal synchronizing signal of the counter; and controlling means for generating a head switching control signal by inputting an output signal of the detecting means and a clock signal having an arbitrary frequency. Characterized in that it comprises a. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 1 is a block diagram of a head switching pulse generator.

제1도에 의하면 드럼모타(110)으로부터 출력되는 신호를 입력하여 드럼모타(110)의 주파수 신호를 발생하는 주파수발생기(111)와 드럼모타(110)의 위상신호를 발생하는 위상발생기(112)가 있다. 주파수발생기(111)의 출력단은 주파수발생기(111)의 출력신호를 증폭한 후 파형정형하는 제1파형정형 및 증폭기(113)에 접속되어 있다. 제1파형정형 및 증폭기(113)의 출력단은 헤드 스위칭 펄스발생기(115)에 접속되어 있다. 위상발생기(112)의 출력단은 위상발생기(112)의 출력신호를 증폭한 후 파형정형화는 제2파형정형 및 증폭기(114)에 접속되어 있다. 제2파형정형 및 증폭기(114)의 출력단은 헤드 스위칭 펄스발생기(115)에 접속되어 있다. 헤드 스위칭 펄스발생기의 출력단(115)은 기록재생수단(116)에 접속되어 있다. 제2도는 본 발명에 의한 실시예인 헤드 스위칭 펄스발생기의 회로도이다. 제2도에 의하면, 주파수 발생기(FG)의 출력신호를 증폭 및 파형정형하여 입력하고 위상발생기(PG)의 출력신호를 증폭 및 파형정형하여 리세트 단에 입력하는 카운터(210)가 있다. 카운터(210)의 출력단은 입력신호의 라이징(rising) 에지(edge)에 동기되어 작동하는 제1단안정 멀티 바이브레이터와 입력신호의 폴링(falling)에지(edge) 에 동기되어 작동하는 제2단안정 멀티 바이브레이터에 접속되어 있다. 제2단안정 멀티 바이브레이터의 출력단은 수평동기신호를 클럭신호로 입력하는 제1플립플롭에 접속되어 있다. 제1단안정 멀티 바이브레이터의 출력단은 제2플립플롭의 J입력단에 접속되어 있고 제1플립플롭의 출력단은 제2플립플롭의 K입력단에 접속되어 있다. 제2플립플롭은 색부반송파 주파수 3.58MHz 주파수를 가진 클럭신호를 입력하고 헤드 스위칭 펄스를 발생한다.Referring to FIG. 1, a frequency generator 111 generating a frequency signal of the drum motor 110 by inputting a signal output from the drum motor 110 and a phase generator 112 generating a phase signal of the drum motor 110 are shown. There is. The output terminal of the frequency generator 111 is connected to a first waveform shaping and amplifier 113 for amplifying an output signal of the frequency generator 111 and then waveform shaping. The output terminal of the first waveform shape and the amplifier 113 is connected to the head switching pulse generator 115. The output terminal of the phase generator 112 amplifies the output signal of the phase generator 112, and the waveform shaping is connected to the second waveform shaping and the amplifier 114. The second waveform shape and the output terminal of the amplifier 114 are connected to the head switching pulse generator 115. The output terminal 115 of the head switching pulse generator is connected to the recording / reproducing means 116. 2 is a circuit diagram of a head switching pulse generator which is an embodiment according to the present invention. Referring to FIG. 2, there is a counter 210 for amplifying and waveform-shaping the output signal of the frequency generator FG and amplifying and waveform-shaping the output signal of the phase generator PG. The output stage of the counter 210 has a first stage stable multivibrator operating in synchronization with the rising edge of the input signal and a second stage stability operating in synchronization with the falling edge of the input signal. It is connected to the multivibrator. The output end of the second stage stable multivibrator is connected to a first flip-flop that inputs a horizontal synchronous signal as a clock signal. The output end of the first stage stable multivibrator is connected to the J input end of the second flip flop, and the output end of the first flip flop is connected to the K input end of the second flip flop. The second flip-flop inputs a clock signal having a color carrier frequency of 3.58 MHz and generates a head switching pulse.

제3도는 제2도에 도시된 헤드 스위칭 펄스발생기 회로도의 파형도이다. 4a는 PG에서 출력된 신호가 증폭 및 파형정형되어 카운터의 리세트단에 입력되는 클럭신호이고 4b는 FG에서 출력된 신호가 파형정형되어 카운터에 입력되는 클럭신호이고 4c는 카운터의 출력신호이고 4d는 제1단안정 멀티 바이브레이터의 출력신호이고 4e는 제2단 안정 멀티 바이브레이터의 출력신호이고 4f는 제1플립플롭의 출력신호이고 4g는 제2플립플롭의 출력신호이다.3 is a waveform diagram of the head switching pulse generator circuit diagram shown in FIG. 4a is a clock signal inputted to the reset stage of the counter by amplifying and waveform shaping the signal output from PG, 4b is a clock signal inputted to the counter by waveform shaping and inputting to the counter, 4c is an output signal of the counter 4d Is an output signal of the first stage stable multivibrator, 4e is an output signal of the second stage stable multivibrator, 4f is an output signal of the first flip-flop, and 4g is an output signal of the second flip-flop.

그러면 제1도-제3도를 통하여 본 발명을 상세히 살명하기로 한다.1 through 3 will be described in detail the present invention.

우선, 드럼모타(110)에서 FG(111)와 PG(112)를 통하여서 드럼모타(110)의 주파수신호와 위상신호를 출력한다. FG(111)의 출력단이 접속되어 있는 제1파형정형 및 증폭기는 FG(111)의 출력신호를 입력하여 증폭시킨 후 파형정형하여 헤드 스위칭 펄스방생기(115)에 입력한다. PG(112)의 출력단이 접속되어 있는 제2파형정형 및 증폭기(114)는 PG의 출력신호를 입력하여 증폭시킨 후 파형정형하여 헤드 스위칭 펄스발생기(115)에 입력한다. 헤드 스위칭 펄스발생기에 입력되는 PG(112)신호의 파형도는 제3도의 4a 와 같다. 헤드 스위칭 펄스 발생기에 입력되는 FG(111)신호의 파형도는 제3도 4b와 같다. FG(111)의 출력신호와 PG(112)의 출력신호를 입력하여 헤드 스위칭 펄스를 발생하는 헤드 스위칭 펄스발생기(115)를 상세히 설명한다. 카운터(210)는 FG(111)에 의해 출력되어 증폭 및 파형정형된 신호를 입력하고 PG에 의해 출력되어 증폭 및 파형정형된 신호를 리세트단에 입력하여 헤드 스위칭 타이밍신호를 출력한다. 카운터에(210)서 출력되는 헤드 스위칭 타이밍신호는 제3도의 4c와 같다. 4c의 1F구간은 고밀도 기록시 1필드의 영상신호기간이다. 테이프상의 1트랙이 1필드의 영상신호를 나타낼 경우 1F 구간사이에서는 헤드 스위칭신호가 발생되지 않아도 된다. 그러나 고밀도기록시 테이프상의 2트랙 또는 3트랙을 1필드의 영상신호로 하므로 1필드의 영상신호구간에서도 헤드 스위칭이 발생되어야 한다. 카운터(210)에서 출력되는 헤드 스위칭 타이밍신호는 입력신호의 라이징(rising) 에지(edge)에 동기되어 작동하는 제1단안정 멀티 바이브레이터와 타이밍신호 폴링(falling) 에지(edge)에 동기되어 동작하는 제2단안정 멀티 바이브레이터에 입력된다. 제1단안정 멀티 바이브레이터는 카운터(210)에서 출력되는 헤드 스위칭타이밍신호의 라이징(rising)에지(edge)에 동기되어 클럭신호를 출력한다. 제1단안정 멀티 바이브레이터의 출력신호는 제3도의 4d와 같다. 제1단안정 멀티 바이브레이터의 가변저항기(VR)는 제1단안정 멀티 바이브레이터(211)의 출력신호의 클럭펄스폭을 제어한다.First, the drum motor 110 outputs a frequency signal and a phase signal of the drum motor 110 through the FG 111 and the PG 112. The first waveform shaping and the amplifier to which the output terminal of the FG 111 is connected are inputted and amplified by the output signal of the FG 111, and the waveform is shaped and input to the head switching pulse generator 115. The second waveform shaping and the amplifier 114, to which the output terminal of the PG 112 is connected, inputs and amplifies the output signal of the PG, and then waveform shaping and inputs it to the head switching pulse generator 115. The waveform diagram of the PG 112 signal input to the head switching pulse generator is the same as 4a in FIG. The waveform diagram of the FG 111 signal input to the head switching pulse generator is shown in FIG. A head switching pulse generator 115 for inputting an output signal of the FG 111 and an output signal of the PG 112 to generate a head switching pulse will be described in detail. The counter 210 outputs the amplified and waveform-formed signal output by the FG 111 and outputs the head switching timing signal by inputting the amplified and waveform-formed signal output by the PG to the reset terminal. The head switching timing signal output from the counter 210 is the same as 4c in FIG. The 1F section of 4c is a video signal period of one field in high density recording. When one track on the tape represents a video signal of one field, the head switching signal does not need to be generated between 1F sections. However, since two tracks or three tracks on the dense oxy tape are used as one field of video signals, head switching should occur in the video signal section of one field. The head switching timing signal output from the counter 210 operates in synchronization with the first single-stable multivibrator operating in synchronization with the rising edge of the input signal and with the falling edge of the timing signal. It is input to the second single-stable multivibrator. The first single-stable multivibrator outputs a clock signal in synchronization with a rising edge of the head switching timing signal output from the counter 210. The output signal of the first single-stable multivibrator is equal to 4d in FIG. The variable resistor VR of the first single-stable multivibrator controls the clock pulse width of the output signal of the first single-stable multivibrator 211.

제2단안정 멀티 바이브레이터는 카운터(210)에서 출력되는 헤드 스위칭 타이밍신호의 폴링(falling)에지(edge)에 동기되어 클럭신호를 출력한다. 제2단 안정 멀티 바이브레이터의 출력신호는 제3도의 4e와 같다. 제2단안정 멀티 바이브레이터의 출력신호는 수평동기신호를 클럭신호로 입력되는 제1플립플롭에 입력된다. 제1플립플롭은 제2 단안정 멀티 바이브레이터의 출력신호와 수평동기신호가 동기되었을 때 클럭신호를 출력한다. 제1플립플롭의 출력신호는 제3도의 4f와 같다.The second single-stable multivibrator outputs a clock signal in synchronization with a falling edge of the head switching timing signal output from the counter 210. The output signal of the second stage stable multivibrator is equal to 4e in FIG. The output signal of the second single-stable multivibrator is input to the first flip-flop, which receives the horizontal synchronization signal as a clock signal. The first flip-flop outputs a clock signal when the output signal of the second monostable multivibrator is synchronized with the horizontal synchronization signal. The output signal of the first flip flop is equal to 4f in FIG.

제2플립플롭은 제1단안정 멀티 바이브레이터의 출력신호와 제2플립플롭의 출력신호에 의해 헤드 스위칭 제어신호를 발생하는데 제2플립플롭의 J입력단에 입력되는 제1단안정 멀티 바이브레이터의 출력신호인 4d의 신호가 하이레벨이고 K입력단에 입력되는 제1플립플롭의 출력신호인 4f의 신호가 로우레벨이면 제2플립플롭의 출력신호는 하이레벨로 된다. 제2플립플롭의 출력신호가 제3도의 4g에서 로우레벨에서 하이레벨로 변환되는데 이 기간은 1필드의 영상신호가 종료된 후 나타나는 수직귀선소거기간이다. 고밀도 기록시 테이프상의 2트랙 또는 3트랙을 1필드로 함으로써 헤드 스위칭 제어신호가 수직귀선소거기간이 아닌 1필드기간사이에 발생되어야 하는데 제2플립플롭의 J입력단에 입력되는 제1단안정 멀티 바이브레이터의 출력신호인 4d의 신호가 로우레벨이고 K입력단에 입력되는 제1플립플롭의 출력신호인 4f의 신호가 하이레벨이면 제2플립플롭의 신호는 로우레벨이 된다. 제2플립플롭의 출력신호가 제3도의 4f에서 하이레벨에서 로우레벨로 변환되는데 이 기간은 수평귀선소거간이다.The second flip-flop generates a head switching control signal by the output signal of the first single-stable multivibrator and the output signal of the second flip-flop. The output signal of the first single-stable multivibrator input to the J input terminal of the second flip-flop. If the signal of 4d is high level and the signal of 4f which is the output signal of the first flip-flop input to the K input terminal is low level, the output signal of the second flip-flop becomes high level. The output signal of the second flip-flop is converted from the low level to the high level at 4g in FIG. 3, which is a vertical blanking period that appears after the video signal of one field is finished. By making 2 tracks or 3 tracks on the tape as one field during high density recording, the head switching control signal should be generated between one field period and not the vertical blanking period, but the first stage stable multivibrator input to the J input terminal of the second flip-flop. The signal of the second flip-flop becomes low level when the signal of 4d which is the output signal of is low level and the signal of 4f, which is the output signal of the first flip-flop input to the K input terminal is high level. The output signal of the second flip-flop is converted from high level to low level in 4f of FIG. 3, and this period is between horizontal blanking.

즉 , 제1플립플롭의 클럭신호로 입력되는 수평동기신호와 제2단안정 멀티 바이브레이터의 출력신호가 동기되었을시 제1플립플롭은 하이레벨의 출력신호로 출력하고 제2플립플롭의 K입력단에 입력되는 신호가 로우레벨에서 하이레벨로 변환될 때 제2플립플롭의 출력신호는 수평귀선소거기간에 하이레벨에서 로우레벨로 변환된다.That is, when the horizontal synchronizing signal inputted as the clock signal of the first flip-flop and the output signal of the second single-stable multivibrator are synchronized, the first flip-flop is output as a high level output signal and is applied to the K input terminal of the second flip-flop. When the input signal is converted from the low level to the high level, the output signal of the second flip-flop is converted from the high level to the low level in the horizontal blanking period.

상술한 바와 같이 본 발명은 고밀도 기록시 테이프상의 2트랙 또는 3트랙을 1필드로 할 경우 1필드기간내에 발생하는 헤드 스위칭 제어신호를 수평귀선소거기간에 발행하게 하여 수직귀선소거기간이 아닌 기간에서 헤드 스위칭이 발생될 때 생기는 스위칭노이즈를 없앨수 있는 이점이 있다.As described above, the present invention allows the head switching control signal generated within one field period to be issued in the horizontal blanking period when two tracks or three tracks on the tape are one field during high-density recording. There is an advantage that the switching noise generated when the head switching occurs.

Claims (1)

VTR에 있어서, 드럼모타(110)로부터 FG(111)의 신호를 입력하고, PG(112)의 신호를 리세트 신호로서 입력하며, 상기 리세트 신호에 응답하여 상기 FG(111) 의 신호를 카운팅 함으로써 헤드 스위칭 펄스의 타이밍을 출력하는 카운터(210)와 , 상기 카운터(210)의 출력 신호 및 수평동기신호를 입력하여 헤드 스위칭 펄스시간을 검출하는 검출 수단(200)과, 상기 검출 수단(200)의 출력 신호를 제1및 제2입력으로 하고, 임의의 주파수를 가진 클럭 신호를 입력하는 플립플롭(214)으로 구현되고, 상기 클럭 신호에 응답하여 상기 제1및 제2입력을 헤드 스위칭 제어신호로서 출력하는 제어수단(300)으로 구성되고, 상기 검출 수단(200)은 상기 카운터(210)의 출력신호의 라이징(rising) 에지(edge)에 동기되어 작동하는 제1단안정 멀티 바이브레이터(211)과, 상기 카운터(210)의 출력 신호의 폴링(falling) 에지(edge)에 동기되어 작동하는 제2단안정 멀티 바이브레이터(212)와, 상기 제2단 안정 멀티 바이브레이터(212)의 출력 신호를 입력으로 하고 상기 수평동기신호를 클럭 신호로써 입력하는 플립플롭(213)으로 구성됨을 특징으로 하는 헤드 스위칭 제어회로.In the VTR, the signal of the FG 111 is input from the drum motor 110, the signal of the PG 112 is input as a reset signal, and the signal of the FG 111 is counted in response to the reset signal. A counter 210 for outputting the timing of the head switching pulse, a detection means 200 for inputting an output signal and a horizontal synchronization signal of the counter 210 to detect the head switching pulse time, and the detection means 200. Is implemented as a flip-flop 214 for outputting the first and second input signals, and inputs a clock signal having an arbitrary frequency. The first and second inputs are configured as head switching control signals in response to the clock signal. And a first means stable multivibrator 211 operating in synchronization with a rising edge of the output signal of the counter 210. And the output signal of the counter 210 The second single-stable multivibrator 212 operating in synchronization with the falling edge and the output signal of the second single-stable multivibrator 212 are input, and the horizontal synchronous signal is input as a clock signal. Head switching control circuit, characterized in that consisting of a flip-flop (213).