KR0182686B1 - Method for testing speech path performance measurement apparatus in switching system - Google Patents

Method for testing speech path performance measurement apparatus in switching system Download PDF

Info

Publication number
KR0182686B1
KR0182686B1 KR1019960013102A KR19960013102A KR0182686B1 KR 0182686 B1 KR0182686 B1 KR 0182686B1 KR 1019960013102 A KR1019960013102 A KR 1019960013102A KR 19960013102 A KR19960013102 A KR 19960013102A KR 0182686 B1 KR0182686 B1 KR 0182686B1
Authority
KR
South Korea
Prior art keywords
test
monetary system
performance
crt
command
Prior art date
Application number
KR1019960013102A
Other languages
Korean (ko)
Other versions
KR970072870A (en
Inventor
허비또
신기천
Original Assignee
이계철
한국전기통신공사
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 유기범, 대우통신주식회사 filed Critical 이계철
Priority to KR1019960013102A priority Critical patent/KR0182686B1/en
Publication of KR970072870A publication Critical patent/KR970072870A/en
Application granted granted Critical
Publication of KR0182686B1 publication Critical patent/KR0182686B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/26Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/08Indicating faults in circuits or apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

본 테스트방법은 교환기내의 통화로계에 대한 성능을 측정하는 측정기에 대하여 효율적으로 테스트하기 위한 것으로, 본 방법은 CRT를 통해 통화로계 성능측정기에 대한 시험명령이 인가되었는지를 체크하는 단계; 체크단계에서 시험명령이 인가되었으면, 통화로계 성능측정기에 대한 시험루틴으로 점프하는 단계; 통화로계 성능측정기와 연결된 교환기의 연결포트를 설정하는 단계; 연결포트가 설정되면, 통화로계 성능측정기에 대한 시험항목 메뉴가 CRT를 통해 디스플레이될 수 있도록 전송하는 단계; 디스플레이되는 시험항목메뉴를 통해 수동시험모드가 설정되면, 시험항목 메뉴를 통해 선택된 소정의 시험항목에 대한 시험만을 수행하고, 해당되는 시험결과를 출력하는 단계; 디스플레이되는 시험항목 메뉴를 통해 자동시험모드가 설정되면, 통화로계 성능측정기에 대한 모든 시험항목에 대하여 자동시험을 수행하고, 시험결과를 출력하는 단계를 포함하여 수행된다.The test method is to efficiently test the measuring device for measuring the performance of the monetary system in the exchange, the method comprises the steps of checking whether a test command for the monetary system performance meter is authorized through the CRT; If a test command is authorized in the checking step, jumping to a test routine for a monetary system performance meter; Setting a connection port of an exchange connected to a telephony performance meter; When the connection port is set, transmitting a test item menu for the call-path performance meter to be displayed through the CRT; If the manual test mode is set through the displayed test item menu, performing only a test on a predetermined test item selected through the test item menu and outputting a corresponding test result; When the automatic test mode is set through the displayed test item menu, the automatic test is performed on all test items of the monetary system and the test result is output.

Description

교환기에 있어서 통화로계 성능측정기에 대한 테스트방법.Test method for monetary system performance meter in exchange.

제1도는 본 발명에 따른 통화로계 성능측정기에 대한 테스트방법을 수행하기 교환기와 통화로계 성능측정기에 대한 관계도.1 is a relationship diagram for an exchange and a currency system performance meter to perform a test method for the currency system performance meter according to the present invention.

제2도는 본 발명에 따른 통화로계 성능측정기에 대한 테스트방법에 대한 흐름도.2 is a flow chart of a test method for a monetary system performance meter according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : CRT(Cathod Ray Tube) 110 : 디바이스 제어프로세서100: CRT (Cathod Ray Tube) 110: device control processor

120 : 통화로계 성능측정기120: currency meter performance measurement

본 발명은 교환기에 있어서 테스트방법에 관한 것으로, 특히 교환기의 통화로계에 대한 성능측정기를 테스트하기 위한 방법에 관한 것이다.The present invention relates to a test method for an exchange, and more particularly to a method for testing a performance meter for the currency system of the exchange.

일반적으로 교환기에 있어서 통화로계(Speech Path)의 성능을 측정하는 장치는 상위프로세서인 디바이스제어프로세서로부터 시험방법, 시험기간 등으로 구성된 시험명령을 통보받으면 유사랜덤비트 패턴을 발생시켜 통화로계의 특정 채널(64kbps)에 실어 서브하이웨이를 통해 시험하고자 하는 통화로에 전송한다. 그리고 통화로상에서 루프백되는 유사랜덤비트 패턴을 처음 패턴과 비트단위로 비교하여 해당 통화로계에 대한 에러발생여부를 디바이스제어 프로세서에 보고한다.In general, an apparatus for measuring the performance of a speech path in an exchange may generate a pseudo-random bit pattern when receiving a test command consisting of a test method, a test period, etc., from a device control processor, which is an upper processor. It is loaded on a specific channel (64kbps) and transmitted through the subhighway to the channel to be tested. The pseudo random bit pattern looped back on the call path is compared with the first pattern in bit units to report an error occurrence of the corresponding call path system to the device control processor.

이와 같이 통화로계에 대한 성능을 측정하는 측정기에 대한 테스트는 디바이스제어프로세서와 연결된 CRT를 버그(BUG)상태로 설정하여 수행된다. 즉, 버그상태로 설정된 CRT를 통해 운용자가 테스트하기 위해 필요한 데이터를 입력하고, 입력된 내용을 다시 읽어 입력된 내용과 비교하여 통화로계 성능측정기에 대한 이상유무를 판단하였다. 이와 같은 테스트처리로 운용자는 통화로계 성능측정기에 대한 테스트를 하고자 할 때, 버그상태의 CRT로부터 입력이 요구되는 모든 정보를 일일이 입력시켜야 할 뿐아니라 입력할 정보에 대한 내용도 알고 있어야 하는 문제가 있었다.In this way, the tester for measuring the performance of the call system is performed by setting the CRT connected to the device control processor to a bug state (BUG). That is, the operator inputs the data necessary for the test through the CRT set to the bug state, reads the input contents again, and compares them with the input contents to determine whether there is an abnormality in the performance measurement system of the currency system. With such a test process, the operator should not only input all the information required for input from the buggy CRT, but also have to know the information to be input when testing the call system performance meter. there was.

따라서 본 발명의 목적은 교환기내의 통화로계에 대한 성능을 측정하는 측정기에 대한 테스트시 상술한 문제점을 해소할 수 있도록 효율적으로 테스트하기 위한 테스트방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a test method for efficiently testing to solve the above-described problems when testing a measuring device for measuring the performance of the monetary system in the exchange.

본 발명에 따른 방법은, CRT, 디바이스제어프로세서를 구비한 교환기에서 교환기내의 통화로계에 대한 성능을 측정할 수 있는 측정기에 대한 성능을 테스트하기 위한 방법에 있어서, CRT를 통해 통화로계 성능측정기에 대한 시험명령이 인가되었는 지를 체크하는 단계; 체크단계에서 시험명령이 인가되었으면, 통화로계 성능측정기에 대한 시험루틴으로 점프하는 단계; 통화로계 성능측정기와 연결된 교환기의 연결포트를 설정하는 단계; 연결포트가 설정되면, 통화로계 성능측정기에 대한 시험항목 메뉴가 CRT를 통해 디스플레이될 수 있도록 전송하는 단계와; 디스플레이되는 시험항목메뉴를 통해 수동시험모드가 설정되면, 시험항목 메뉴를 통해 선택된 소정의 시험항목에 대한 시험만을 수행하고, 해당되는 시험결과를 출력하는 단계; 디스플레이되는 시험항목 메뉴를 통해 자동시험모드가 설정되면, 통화로계 성능측정기에 대한 모든 시험항목에 대하여 자동시험을 수행하고, 시험결과를 출력하는 단계를 포함하는 것을 특징으로 한다.The method according to the present invention is a method for testing the performance of a measuring instrument capable of measuring the performance of a currency line in an exchange in a switch equipped with a CRT, a device control processor, the call line performance through the CRT. Checking whether a test command for the meter is authorized; If a test command is authorized in the checking step, jumping to a test routine for a monetary system performance meter; Setting a connection port of an exchange connected to a telephony performance meter; If the connection port is set, transmitting a test item menu for the call-path performance meter to be displayed through the CRT; If the manual test mode is set through the displayed test item menu, performing only a test on a predetermined test item selected through the test item menu and outputting a corresponding test result; When the automatic test mode is set through the displayed test item menu, an automatic test is performed on all test items for the monetary system performance meter, and the test result is output.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 통화로계 성능측정기에 대한 테스트방법을 수행하기 위한 교환기와 통화로계 성능측정기에 대한 관계도로서, 교환기내의 통화로계에 대한 성능을 측정하기 위한 통화로계 성능측정기(120)와, 운용자의 명령을 입력하고 시험결과를 출력하기 위한 CRT(100), CRT(100)로부터 인가되는 시험명령에 따라 통화로계 성능측정장치(120)에 대한 시험을 수행하기 위한 디바이스제어프로세서(110)로 구성된다.1 is a relationship diagram between an exchanger for performing a test method for a monetary system performance meter and a monetary system performance meter according to the present invention, and the monetary system performance for measuring the performance of the monetary system in the exchanger. CRT 100 for inputting the operator's command and outputting the test result, and for performing a test on the monetary system performance measuring apparatus 120 according to a test command applied from the CRT 100. It is composed of a device control processor (110).

제2도는 본 발명에 따른 통화로계 성능측정기에 대한 테스트방법에 대한 흐름도이다.2 is a flowchart illustrating a test method for a monetary system performance measuring instrument according to the present invention.

그러면 제1도를 참조하여 제2도에 도시된 흐름도에 대한 동작을 설명하기로 한다.Next, an operation of the flowchart illustrated in FIG. 2 will be described with reference to FIG. 1.

제201단계에서 전원이 인가되면, 디바이스제어프로세서(110)는 제202단계로 진행되어 CRT(100)를 통해 통화로계 성능측정기(120)에 대한 시험명령어가 인가되었는 지를 체크한다. 체크결과, 시험명령어가 인가되었으면 제203단계로 진행된다.When power is applied in step 201, the device control processor 110 proceeds to step 202 and checks whether a test command for the call path performance meter 120 is authorized through the CRT 100. As a result of the check, if the test command is approved, the process proceeds to step 203.

제203단계에서 디바이스 제어프로세서(110)는 내부의 처리루틴중 통화로계 성능측정기(120)에 대한 시험루틴으로 점프하고, 제204단계로 진행된다. 제204단계에서는 디바이스 제어프로세서(110)에 구비되어 있는 데이터퍼트중 통화로계 성능측정기(120)가 연결되어 있는 데이터포트를 설정한다. 이 때 데이터포트 설정은 CRT(100)를 통해 인가되는 운용자 명령에 의하여 설정될 수 있다.In step 203, the device control processor 110 jumps to a test routine for the call-path performance meter 120 among processing routines therein, and proceeds to step 204. In step 204, a data port to which the call path performance meter 120 is connected among the data puts provided in the device control processor 110 is set. At this time, the data port setting may be set by an operator command applied through the CRT 100.

그리고 제205단계로 진행되어 디바이스제어프로세서(110)는 통화로계 성능측정기(120)에 대한 시험항목 메뉴를 CRT(100)로 출력한다. CRT(100)는 전송된 시험항목 메뉴를 운용자가 알 수 있도록 디스플레이한다. 디스플레이되는 메뉴에는 통화로계 성능측정기(120)를 자동으로 테스트할 것인지 수동으로 테스트할 것인지에 대한 메세지와 수동으로 테스트할 경우에 TD-BUS정합시험, WATCH DOG TIMER시험, 클럭상태 체크시험, 지연시간측정시험, 에러카운트시험 및 LED ON/OFF시험 등에 대한 시험항목 메세지가 디스플레이된다.In operation 205, the device control processor 110 outputs a test item menu for the call path performance meter 120 to the CRT 100. The CRT 100 displays the transmitted test item menu for the operator to know. The displayed menu includes TD-BUS matching test, WATCH DOG TIMER test, clock status check test, and delay time when the test is performed manually and a message indicating whether to automatically test or manually test the fluorometer performance meter 120. Test item messages for measurement test, error count test and LED ON / OFF test are displayed.

이와 같이 디스플레이되는 시험항목 메뉴를 통해 운용자가 수동시험모드를 선택하면, 디바이스 제어프로세서(110)는 제206단계에서 제207단계로 진행된다.When the operator selects the manual test mode through the test item menu displayed as above, the device control processor 110 proceeds from step 206 to step 207.

제207단계에서 디바이스 제어프로세서(110)는 TD-BUS에 대한 정합시험명령이 인가되었는 지를 체크한다. 체크결과, 해당 시험명령이 인가되었으면 제208단계로 진행되어 TD-BUD정합시험을 수행한다. TD-BUS정합시험은 통화로계 성능측정기(120)의 TD-BUS인터페이스회로(미도시됨)를 시험하기 위한 것으로, 시험하고자 하는 TD-BUS인터페이스회로(미도시됨)팩에 소정의 8비트 데이터 입력시키면 입력된 데이터는 TD-BUS인터페이스 회로(미도시됨)내에 구비되어 있는 스택(Stack)에 일시 저장되고, 읽기 동작에 의해 읽혀진 데이터와 스택에 저장된 데이터를 비교하고, 일치하여 이상유무를 판별한다. 이상유무는 'OK'/'NOK'로 판정하여 CRT(100)로 출력한다. 그리고 제205단계로 리턴되어 다음 시험을 위한 시험항목 메뉴를 출력한다.In operation 207, the device control processor 110 checks whether a match test command for the TD-BUS is authorized. If the test result is approved, the process proceeds to step 208 to perform the TD-BUD matching test. The TD-BUS matching test is for testing the TD-BUS interface circuit (not shown) of the monetary system performance meter 120. The TD-BUS interface test is a predetermined 8 bit in the TD-BUS interface circuit (not shown) pack to be tested. When the data is input, the input data is temporarily stored in the stack provided in the TD-BUS interface circuit (not shown), and the data read by the read operation and the data stored in the stack are compared and matched. Determine. The abnormality is determined as 'OK' / 'NOK' and outputted to the CRT 100. In step 205, the test item menu for the next test is output.

제207단계에서 TD-BUS정합시험명령이 인가되지 않았으면, 비디아스 제어프로세서(110)는 제209단계로 진행되어 WATCH DOG TIMER시험명령이 인가되었는 지를 체크한다. 체크결과, 해당 명령어이면 제208단계로 진행되어 해당 시험을 수행한다. 즉, WATCH DOG TIMER는 온라인(On-Line)상태에서 디바이스제어프로세서(110)가 통화로계 성능측정기(120)의 정상여부를 체크하는 것으로, 통화로계 성능측정기(120)내에 구비되어 있는 BETA(Bit Error Test Board Assembly, 이하 BETA라고 약함)의 공통메모리의 5000H번지에 AAH를 라이트하여 읽기시 55H가 읽혀지는지를 확인하여 시험결과를 'OK'/'NOK'로 출력한 다음 제205단계로 진행된다.If the TD-BUS matching test command is not authorized in step 207, the VIDIA control processor 110 proceeds to step 209 to check whether the WATCH DOG TIMER test command is authorized. If it is checked, the command proceeds to step 208 to perform the test. That is, WATCH DOG TIMER is a device control processor 110 checks the normality of the call-path performance meter 120 in the on-line state, BETA provided in the call-path performance meter 120 Write AAH at 5000H address of common memory of (Bit Error Test Board Assembly, hereinafter referred to as BETA) and check whether 55H is read when reading and output test result as 'OK' / 'NOK' and then go to step 205. Proceed.

제209단계의 체크결과, WATCH DOG TIMER시험명령이 아닌 경우에는 제210단계로 진행되어 클럭상태 체크시험을 위한 명령이 인가되었는 지를 체크한다. 체크결과, 클럭상태 체크시험을 위한 명령이 인가되었으면 제208단계로 진행되어 해당 시험을 수행한다. 일반적으로 BETA는 서브하이웨이를 통하여 공급보다는 FS(Frame Sync) 및 4096KHz클럭을 주기적으로 체크하여 공통메모리의 500DH번지에 저장하므로 클럭상태 체크시험시, BETA의 500DH번지의 데이터를 읽어 클럭의 상태를 확인하여 시험결과를 'OK'/'NOK'로 출력한 다음 제205단계로 진행된다.If the check result of step 209 is not a WATCH DOG TIMER test command, the process proceeds to step 210 to check whether a command for a clock state check test is authorized. As a result of the check, if a command for the clock state check test is applied, the process proceeds to step 208 to perform the test. In general, BETA periodically checks FS (Frame Sync) and 4096KHz clocks rather than supply through subhighway, and stores them in 500DH address of common memory. The test results are output as 'OK' / 'NOK' and then the process proceeds to step 205.

제210단계의 체크결과, 클럭상태 체크시험명령이 인가된것이 아니면 제211단계로 진행되어 지연시간 측정시험명령이 인가되었는 지를 체크한다. 체크결과, 해당 명령이 인가되었으면 제208단계로 진행되어 해당 시험을 수행한다. 즉, BETA는 PRBS(Full Name을 적어주세요.)패턴을 시험경로로 전송하고 다시 돌아오기까지의 지연시간을 FS의 갯수로 내부에 구비된 공통메모리의 500EH번지에 저장하므로 500EH번지의 데이터를 읽기 지연시간에 대한 시험을 한다. 이 때 지연시간은 '0'이므로 500도EH에서 읽혀진 데이터가 '0'인지 아닌지에 따른 시험결과를 'OK'/'NOK'로 출력하고 제205단계로 진행된다.As a result of the check in step 210, if the clock state check test command is not applied, the process proceeds to step 211 to check whether the delay time measurement test command is applied. If the result of the check is approved, the process proceeds to step 208 to perform the test. In other words, BETA reads data of 500EH because it transmits PRBS (Full Name) pattern to test path and saves delay time to return to 500EH of common memory provided in the number of FS. Test for delay time. At this time, since the delay time is '0', the test result is output as 'OK' / 'NOK' according to whether or not the data read at 500 degrees EH is '0'.

제211단계의 체크결과, 지연시간 측정시험명령이 아니면 제212단계로 진행되어 에러카운트 시험명령어가 인가되었는 지를 체크한다. 체크결과, 에러카운트 시험명령어가 인가된 것이면 제208단계로 진행되어 해당 시험수행을 한다. 즉, BETA는 시험경로상에서 발생한 에러를 탐지하고 계수하여 공통메모리의 5006H~5009H번지에 수록하므로 디바이스제어프로세서(110)는 5006H~5009H번지에 수록되어 있는 데이터를 읽어 에러발생여부를 확인하고, 시험결과를 'OK'/'NOK'로 출력한 다음 제205단계로 진행된다.As a result of the check in step 211, if it is not the delay time measurement test command, it proceeds to step 212 and checks whether the error count test command is authorized. If the result of the check is that the error count test command is authorized, the process proceeds to step 208 to perform the test. That is, since BETA detects and counts errors occurring in the test path and stores them in 5006H to 5009H addresses of the common memory, the device control processor 110 reads the data stored in 5006H to 5009H addresses, and checks whether an error has occurred. The result is output as 'OK' / 'NOK' and then the process proceeds to step 205.

제212단계의 체크결과, 에러카운트 시험명령이 인가되지 않았으면, 제213단계로 진행되어 LED ON/OFF시험명령이 인가되었는지를 체크한다. 체크결과, 해당 명령어가 인가되었으면 제208단계로 진행되어 해당 시험을 수행하고, 시험결과 'OK'/'NOK'로 출력한 다음 제205단계로 진행된다.As a result of the check in step 212, if the error count test command is not authorized, the process proceeds to step 213 to check whether the LED ON / OFF test command is applied. As a result of the check, if the command is authorized, the process proceeds to step 208 to perform the test, and outputs the test result as 'OK' / 'NOK' and then proceeds to step 205.

그러나 제213단계의 체크결과, LED ON/OFF시험명령이 인가되지 않았으면, 시험작업을 종료한다.However, if the check result of step 213, the LED ON / OFF test command is not authorized, the test operation is terminated.

한편, CRT(100)상에 디스플레이되는 시험항목 메뉴를 통해 운용자가 자동시험모드를 선택하면, 제206단계에서 제214단계로 진행되어 디바이스제어프로세서(110)는 상술한 제207~213단계에서 언급된 바와 같은 시험대상에 대한 시험을 자동적으로 수행하고, 시험결과를 'OK'/'NOK'로 출력한 다음 시험작업을 종료한다.On the other hand, if the operator selects the automatic test mode through the test item menu displayed on the CRT (100), the operation proceeds to step 214 to step 214, the device control processor 110 is mentioned in steps 207 to 213 described above The test is automatically performed on the test object as described above, the test results are output as 'OK' / 'NOK', and the test work is finished.

이상, 상술한 바와 같이 본 발명은 교환기의 통화로계 성능측정기에 대한 성능 테스트시 메뉴방식을 이용하여 시험하고자 하는 항목을 선택하여 자동적으로 테스트하는 방법을 제공함으로써, 통화로계 성능측정장치에 대한 성능테스트를 용이하게 할 수 있는 효과가 있다.As described above, the present invention provides a method for automatically testing by selecting an item to be tested using a menu method when performing a performance test on a currency measuring system performance meter of an exchanger. This has the effect of facilitating performance testing.

Claims (1)

CRT(100), 디바이스제어프로세서(100)를 구비한 교환기에서 상기 교환기내의 통화로계에 대한 성능을 측정할 수 있는 측정기(120)에 대한 성능을 테스트하기 위한 방법에 있어서, 상기 CRT(100)를 통해 상기 통화로계 성능측정기(120)에 대한 시험명령이 인가되었는 지를 체크하는 단계(202); 상기 체크단계에서 상기 시험명령이 인가되었으면, 상기 통화로계 성능측정기(120)에 대한 시험루틴으로 점프하는 단계(230); 상기 통화로계 성능측정기(120)와 연결된 상기 교환기의 연결포트를 설정하는 단계(204); 상기 연결포트가 설정되면, 상기 통화로계 성능측정기(120)에 대한 시험항목 메뉴가 CRT(100)를 통해 디스플레이될 수 있도록 전송하는 단계(205); 디스플레이되는 시험항목메뉴를 통해 수동시험모드가 설정되면, 상기 시험항목 메뉴를 통해 선택된 소정의 시험항목에 대한 시험만을 수행하고, 해당되는 시험결과를 출력하는 단계(206~213); 디스플레이되는 시험항목 메뉴를 통해 자동시험모드가 설정되면, 상기 통화로계 성능측정기(120)에 대한 모든 시험항목에 대하여 자동시험을 수행하고, 시험결과를 출력하는 단계(214)를 포함하는 것을 특징으로 하는 교환기에 있어서 통화로계 성능측정기에 대한 테스트방법.In a method for testing the performance of the measuring device 120 that can measure the performance of the currency path in the exchange in the exchange having a CRT (100), a device control processor (100), the CRT (100) Checking (202) whether a test command for the monetary system performance measurer 120 has been authorized; If the test command is authorized in the checking step, jumping to a test routine for the monetary system performance measurer; Setting (204) a connection port of the exchange connected to the monetary system performance meter (120); If the connection port is set, transmitting (205) a test item menu for the call-path performance meter (120) so that it can be displayed through the CRT (100); When the manual test mode is set through the displayed test item menu, performing only a test on a predetermined test item selected through the test item menu and outputting corresponding test results (206 to 213); If the automatic test mode is set through the displayed test item menu, performing an automatic test on all test items for the monetary system performance measuring unit 120, and outputting a test result (214). Test method for monetary system performance meter in an exchange.
KR1019960013102A 1996-04-26 1996-04-26 Method for testing speech path performance measurement apparatus in switching system KR0182686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960013102A KR0182686B1 (en) 1996-04-26 1996-04-26 Method for testing speech path performance measurement apparatus in switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960013102A KR0182686B1 (en) 1996-04-26 1996-04-26 Method for testing speech path performance measurement apparatus in switching system

Publications (2)

Publication Number Publication Date
KR970072870A KR970072870A (en) 1997-11-07
KR0182686B1 true KR0182686B1 (en) 1999-05-15

Family

ID=19456828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013102A KR0182686B1 (en) 1996-04-26 1996-04-26 Method for testing speech path performance measurement apparatus in switching system

Country Status (1)

Country Link
KR (1) KR0182686B1 (en)

Also Published As

Publication number Publication date
KR970072870A (en) 1997-11-07

Similar Documents

Publication Publication Date Title
CN100549711C (en) remote integrated circuit testing method and device
US4620302A (en) Programmable digital signal testing system
US5621741A (en) Method and apparatus for testing terminal connections of semiconductor integrated circuits
US4894718A (en) Method and system for testing video
CN112015119B (en) Debug control circuit and debug control method
KR0182686B1 (en) Method for testing speech path performance measurement apparatus in switching system
US6708295B2 (en) Circuit and method, for storing data prior to and after determining failure
US4703482A (en) Universal apparatus for detecting faults in microprocessor systems
CN112948236A (en) Breakpoint configuration method, system and device for white box test
KR100336156B1 (en) Method and apparatus for testing counter and serial access memory
KR100353897B1 (en) Automatic test apparatus of wireless device and control method thereof
KR960013985B1 (en) General examination device & method for switching system
RU2072788C1 (en) Apparatus for controlling and restoring technical means intended for medical uses
KR100251709B1 (en) Method for testing communication channel in exchange system
KR19980051705A (en) Packet Board Test Method of Electronic Switch
KR100203363B1 (en) Experimental apparatus for hardware fuctuin in na/cept trunk addoption board
KR100264381B1 (en) The test method of high capacity ipc processor board
KR960001768A (en) Connector cable tester and method
KR0152889B1 (en) Simple function inspection method for digital protection relay
SU1312580A1 (en) Device for checking and diagnostic testing of digital units
KR960035039A (en) Pin connector connection state inspection device and method
KR100293559B1 (en) Method for automatically searching error of component in automatic test apparatus
KR19980079478A (en) Method and apparatus for detecting data transmission error
JP4518790B2 (en) Semiconductor device and control method thereof
JP3316228B2 (en) Inspection device for parallel data

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021212

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee