KR0181961B1 - 반도체 장치의 접촉플러그 제조방법 - Google Patents
반도체 장치의 접촉플러그 제조방법 Download PDFInfo
- Publication number
- KR0181961B1 KR0181961B1 KR1019910014939A KR910014939A KR0181961B1 KR 0181961 B1 KR0181961 B1 KR 0181961B1 KR 1019910014939 A KR1019910014939 A KR 1019910014939A KR 910014939 A KR910014939 A KR 910014939A KR 0181961 B1 KR0181961 B1 KR 0181961B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating film
- contact plug
- insulating
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 USG Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
소정기판상에 제1절연막을 형성하고 제1절연막의 소정부분에 접촉구를 형성한후 상기 접촉구가 매몰되도록 도전층을 형성한다. 그다음 상기 제1절연막상의 도전층을 제거하여 접촉구 상부에 도전막대를 형성한후 제2절연막을 형성한다. 그후 제2절연막을 에치백하여 도전막대의 상부를 노출시켜 도전체로 완전히 채워진 접촉플러그를 형성한다. 따라서 애스팩트비가 큰 접촉구의 경우에도 접촉구 내에 보이드, 단락등의 결함이 생기지 않도록 도전체로 완전히 채워진 접촉플러그를 얻을 수 있으며, 또한 반도체 기판상에 서로다른 도전형의 확산영역을 가진 접촉구를 동시에 도전체로 매몰하여 접촉플러그를 형성하므로 공정이 간단하다.
Description
제1a~e도는 종래기술에 따른 접촉플러그 제조공정도.
제2a~c도는 이 발명에 따른 접촉플러그 제조공정도이다.
이 발명은 반도체장치의 접촉플러그 제조방법에 관한 것으로, 특히 애스팩트 비(Aspect ratio)가 큰 반도체장치의 접촉구(Contact hole)에서의 접촉플러그(Contact plug)제조방법에 관한 것이다.
최근 반도체 제조기술의 발달과 반도체 장치의 고집적화 추세에 따라 반도체 장치가 소형화, 경량화 되어가고 있다. 더우기 반도체 장치가 고집적화 되어감에 따라 소자의 면적축소의 속도가 두께축소의 속도를 훨씬 앞서가고 있다. 특히, 반도체기판과 금속배선, 금속배선과 금속배선등을 수직으로 연결하는 접촉구의 지름이 1㎛ 이하의 크기로 감소하고 애스팩트비가 1이상으로 증가하게 되어 접촉구의 매몰이 반도체장치의 효율과 신뢰성에 큰 영향을 미치게 되었다. 애스팩트비가 1이상인 접촉구의 경우 금속으로 직접 접촉구를 매몰시키면 금속배선의 단차피복성(Step coverage)이 나빠지고 심하면 단선의 경우도 발생하게 된다. 이를 개선하기 위해 접촉구를 경사 식각하는 방법, 반도체기판과 같은 도전형의 불순물로 도핑된 다결정 또는 비정질 실리콘으로 매몰하는 방법 또는 금속 실리사이드로 매몰하는 방법등 여러가지 방법이 활발이 연구되고 있다.
제1a~e도는 종래기술에 따른 접촉플러그 제조공정도이다. 제1a도를 참조하면, 반도체기판(1)상에 절연막(3)을 형성하고, 상기 절연막(3)상에 감광막 패턴(5)을 형성한다. 그다음 상기 절연막(3)의 노출된 부분을 제거하여 접촉구(6)를 형성한후 상기 반도체기판(1)의 노출된 부분에 상기 접촉구(6)를 통해 이온주입 또는 확산등의 방법으로 금속배선과의 옴믹(Ohmic)접촉을 위한 확산영역(7)을 형성한다.
제1b도를 참조하면, 상기 감광막패턴(5)을 제거하고, 상기 절연막(3)의 상부에 화학기상도포(Chemical Vapor Deposition) 법으로 확산영역(7)과 같은 도전형의 불순물로 도핑된 실리콘층(9)을 접촉구(6)가 매몰되도록 형성한다. 이때 상기 실리콘층(9)은 다결정 또는 비정질 실리콘층으로 형성한다. 그 다음, 상기 실리콘층(9)의 상부에 물리증착 또는 화학기상도포에 의해 Ti, W, Co 및 Mo등의 고융점 금속으로 제1금속층(11)을 형성한다.
제1c도를 참조하면, 상기 실리콘층(9)과 제1금속층(11)을 열처리등의 방법으로 실리사이드화하여 제1실리사이드층(12)을 형성한다.
제1d도를 참조하면, 상기 제1실리사이드층(12)을 에치백(etch back)하여 절연막(3)을 노출시킨다. 그다음 상기 접촉구(5)내의 실리콘층(9)을 실리사이드화 하기위한 제2금속층(14)을 Ti, W, Co 및 Mo등 고융점 금속재료를 사용하여 물리증착 또는 화학기상도포 법으로 형성한다. 이때 제2금속층(14)의 두께는 접촉구(5)내의 실리콘층(9)을 완전히 실리사이드화 할수있는 정도로 한다. 그러나 확산영역(7)이 얕은 접합(Shallow Junction)일 경우가 많으므로 금속 실리사이드가 확산영역을 관통하지 않도록 한다.
제1e도를 참조하면, 상기 구조의 실리콘층(9)과 제2금속층(14)을 열처리등의 방법으로 실리사이드화하고 절연막(3)상부의 실리사이드화 하지 않은 제2금속층(14)을 제거하여 접촉플러그(15)을 형성한다.
상기 종래기술에 의한 접촉플러그 제조방법은 애스팩트비가 매우 큰 접촉구의 경우 실리콘층으로 접촉구를 매몰할때 오버행(Over hang)에 의해 접촉구의 중앙에 보이드(Void)가 형성되어 접촉플러그의 누설전류가 증가하거나 단락이 발생하는등 반도체 장치의 신뢰성 및 효율을 저하시키는 문제점들이 있었다. 또한 접촉구내의 실리콘층을 완전히 금속 실리사이드화 하는 것이 어려워 실리콘층을 확산영역과 같은 도전형의 불순물로 도핑하여야 하므로 서로다른 도전형의 확산영역이 존재하는 기판에 접촉플러그를 만들 경우 공정이 복잡한 문제점이 있었다.
따라서, 이 발명의 목적은 접촉구내의 보이드 및 단락등의 결함생성을 방지하고 공정이 간단하여 신뢰성 및 효율을 향상시킬 수 있는 반도체 장치의 접촉플러그 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 반도체 장치의 제조방법에 있어서, 소정기판의 상부에 제1절연막을 형성하고 제1절연막의 소정부분에 접촉구를 형성하는 공정과, 상기 접촉구가 매몰되도록 도전층을 형성한후 상기 제1절연막 상부의 도전층을 제거하여 도전막대를 형성하는 공정과, 상기 제1절연막 및 도전막대의 전표면에 제2절연막을 형성하는 공정과, 제2절연막의 상부를 식각하여 상기 도전막대의 상부를 노출시키는 공정으로 이루어진다.
이하 도면을 참조하여 이 발명을 상세히 설명한다.
제2a~c도는 이 발명에 따른 접촉플러그 제조공정도이다.
제2a도를 참조하면, 소정기판(21)상에 제1절연막(23)을 2000Å 이하의 두께로 형성한후 통상의 사진식각 공정에 의해 제1절연막(23)의 소정부분에 접촉구를 형성한다. 이때 상기 기판(21)으로는 반도체 또는 금속기판이 사용되며 또한 제1절연막(23)은 산화규소나 질화규소 또는 USG(Undoped Silicate Glass), BPSG(Boro-Phospho Silicate Glass), PSG(Phospho Silicate Glass) 및 BSG(Boro Silicate Glass)등 유리재질 절연물질이 사용된다. 상기 제1절연막(23)의 두께는 도전체로 직접 접촉구를 매몰하는 후속공정 진행시 도전층의 단차피복성이 악화되지 않는범위 즉, 애스팩트비(Aspect ratio)가 작은 범위에서 적당히 조절한다. 또한, 상기 기판(21)으로 반도체를 사용할 경우 노출된 기판(21)상에 통상의 방법으로 확산영역을 형성한다. 그 다음 상기 접촉구가 매몰되도록 도전체중에서 Al, Ti, Ta, W 및 Mo등 금속을 물리증착 또는 화학기상도포법으로 금속층(25)을 형성한다. 이때, 상기 금속층(25)의 두께는 접촉플러그의 두께와 같은 정도로 형성한다. 그후 상기 접촉구를 매운 금속층(25)의 상부에 감광막 패턴(27)을 형성한다.
제2b도를 참조하면, 상기 감광막 패턴(27)에 의해 노출된 금속층(25)을 제1절연막(23)이 노출되도록 식각하여 접촉구를 매운 금속막대(26)를 형성한다. 그 다음 상기 제1절연막(23)의 상부에 금속막대(26)가 완전히 감싸이게 산화규소나 질화규소 또는 BPSG, BSG, USG 및 PSG등 유리재질 절연물질을 제2절연막(29)을 형성한다. 이때 상기 제2절연막(29)의 두께는 제1절연막(23)에 의해 노출된 금속막대(26)의 두께와 같거나 약간 크게 형성한다. 또한, 제1절연막(23)과 제2절연막(29)의 재질이 같을 필요는 없다.
제2c도를 참조하면, 상기 제2절연막(29)의 상부를 통상의 에치백(etch back)공정에 의해 제거하여 금속막대(26)의 상부를 노출시킨다. 이때 상기 제1 및 제2절연막(23)(29)에 둘러싸인 금속막대(26)가 기판(21)과 상부구조를 수직으로 연결하는 접촉플러그가 된다.
상술한 바와 같이 소정기판상에 제1절연막을 형성하고 제1절연막의 소정부분에 접촉구를 형성한 후 상기 접촉구가 매몰되도록 도전층을 형성한다. 그 다음 상기 제1절연막상의 도전층을 제거하여 접촉구 상부에 도전막대를 형성한후 제2절연막을 형성한다. 그후 제2절연막을 에치백하여 도전막대의 상부를 노출시켜 도전체로 완전히 채워진 접촉플러그를 형성한다. 따라서 이 발명은 애스팩트비가 큰 접촉구의 경우에도 접촉구내에 보이드 및 단락등의 결함이 생기지 않도록 도전체로 완전히 채워진 접촉플러그를 얻을수 있다. 또한 이 발명은 동일 반도체 기판상에 서로다른 도전형의 확산영역을 가진 접촉구를 동시에 매몰하여 접촉플러그를 형성하므로 공정이 간단한 이점이 있다.
Claims (12)
- 반도체 장치의 접촉플러그 제조방법에 있어서, 소정기판의 상부에 제1절연막을 형성하고 제1절연막의 소정부분에 접촉구를 형성하는 공정과, 상기 제1절연막의 상부 및 접촉구에 도전층을 형성한후 접촉구 상부의 도전층을 제외한 제1절연막 상부의 도전층을 제거하여 도전막대를 형성하는 공정과, 상기 제1절연막 및 도전막대의 전표면에 제2절연막을 형성하는 공정과, 상기 제2절연막의 상부를 식각하여 상기 도전막대의 상부를 노출시키는 공정으로 이루어지는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 기판을 반도체 또는 금속중 어느 하나로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 기판으로 반도체를 사용할 경우 확산영역을 형성하는 공정이 추가되는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 도전층을 금속으로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 도전층을 Al, Ti, Ta, W 및 Mo 또는 그 합금중 어느하나로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제1 및 제2절연막을 각각 동질 또는 이질의 재료로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제1절연막을 산화규소나 질화규소중 어느하나로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제1절연막을 BPSG, PSG, USG 및 BSG등 유리재질 절연물질중 어느하나로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제1절연막을 2000Å 이하의 두께로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제2절연막을 산화규소나 질화규소중 어느하나로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제2절연막을 BPSG, PSG, USG 및 BSG등 유리재질 절연물질중 어느하나로 형성하는 반도체 장치의 접촉플러그 제조방법.
- 제1항에 있어서, 상기 제2절연막을 식각공정을 에치백 공정으로 행하는 반도체 장치의 접촉플러그 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014939A KR0181961B1 (ko) | 1991-08-28 | 1991-08-28 | 반도체 장치의 접촉플러그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910014939A KR0181961B1 (ko) | 1991-08-28 | 1991-08-28 | 반도체 장치의 접촉플러그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005119A KR930005119A (ko) | 1993-03-23 |
| KR0181961B1 true KR0181961B1 (ko) | 1999-04-15 |
Family
ID=19319249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910014939A KR0181961B1 (ko) | 1991-08-28 | 1991-08-28 | 반도체 장치의 접촉플러그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0181961B1 (ko) |
-
1991
- 1991-08-28 KR KR1019910014939A patent/KR0181961B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930005119A (ko) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5607879A (en) | Method for forming buried plug contacts on semiconductor integrated circuits | |
| US5838051A (en) | Tungsten policide contacts for semiconductor devices | |
| US4562640A (en) | Method of manufacturing stable, low resistance contacts in integrated semiconductor circuits | |
| JP3481965B2 (ja) | 集積回路のサブミクロンコンタクトを形成する方法及び半導体装置の一部を構成する構成体 | |
| US6603166B2 (en) | Frontside contact on silicon-on-insulator substrate | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US5599736A (en) | Fabrication method for polysilicon contact plugs | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JPH03218626A (ja) | 半導体装置の配線接触構造 | |
| US6495408B1 (en) | Local interconnection process for preventing dopant cross diffusion in shared gate electrodes | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| JPH08288236A (ja) | 低漏れ接点の作成方法 | |
| US6812142B1 (en) | Method and interlevel dielectric structure for improved metal step coverage | |
| KR0181961B1 (ko) | 반도체 장치의 접촉플러그 제조방법 | |
| US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| US8076235B2 (en) | Semiconductor device and fabrication method thereof | |
| US20040058519A1 (en) | Method for forming bit line contact | |
| KR100539443B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000072897A (ko) | 반도체 장치의 제조 방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR19990030935A (ko) | 콘택저항을 감소시키기 위한 반도체 소자의 콘택형성 방법 | |
| JPH10223897A (ja) | 半導体装置及びその製造方法 | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| KR0160545B1 (ko) | 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |