KR0179868B1 - 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법 - Google Patents

프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법 Download PDF

Info

Publication number
KR0179868B1
KR0179868B1 KR1019960004666A KR19960004666A KR0179868B1 KR 0179868 B1 KR0179868 B1 KR 0179868B1 KR 1019960004666 A KR1019960004666 A KR 1019960004666A KR 19960004666 A KR19960004666 A KR 19960004666A KR 0179868 B1 KR0179868 B1 KR 0179868B1
Authority
KR
South Korea
Prior art keywords
data
register
module
address
memory
Prior art date
Application number
KR1019960004666A
Other languages
English (en)
Other versions
KR970063652A (ko
Inventor
박용운
Original Assignee
이종수
엘지산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, 엘지산전주식회사 filed Critical 이종수
Priority to KR1019960004666A priority Critical patent/KR0179868B1/ko
Publication of KR970063652A publication Critical patent/KR970063652A/ko
Application granted granted Critical
Publication of KR0179868B1 publication Critical patent/KR0179868B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 프로그래머블 로직 론트롤러의 모듈간 데이터 송수신장치 및 방법에 관한 것으로, 종래에는 씨피유 모듈이 메모리 모듈 또는 기능 모듈에 데이터를 쓰거나 읽어올 때 억세스하고자 하는 모듈의 공용램에 데이터를 쓰거나 읽어올 때 외란에 의해서 공통 병렬버스상에 교란이 생기면 잘못된 데이터를 쓰거나 읽을 수 있으며, 또한 잘못된 위치에 데이터를 써넣어 시스템이 이상동작하는 경우가 발생하는데 이를 해결하기 위한 방법으로 씨피유 모듈이 데이터를 읽을 때 반복해서 읽거나 소프트웨어에 의한 썸체크를 수행할 수 있으나 이는 수행시간이 정상동작의 2배 이상이 소요되어 리얼타임 콘트롤을 요구하는 시스템에서 대량의 데이터를 억세스할 경우에는 사용하기 어려운 문제점이 있다.
따라서, 본 발명은 공통 병렬버스상에 여러 개의 기능모듈이 장착되어 있는 시스템에서 각 모듈에 버스 인터페이스를 두고 그 버스 인터페이스를 이용하여 데이터를 수수하도록 함으로써 모듈간의 대량의 데이터를 속도의 저하없이 전기적인 외란에 의한 데이터의 오전송을 방지하도록 한다.

Description

프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신장치 및 방법
제1도는 종래 프로그래머블 로직 콘트롤러의 구성도.
제2도는 본 발명 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신장치 구성도.
제3도는 제2도에서, 씨피유 모듈용 버스 인터페이스부의 상세회로도.
제4도는 제2도에서, 메모리/기능모듈용 버스 인터페이스부의 상세회로도.
제5도는 본 발명 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신방법에 관한 동작 흐름도.
제6도는 제3도 및 제4도에서, 콘트롤 레지스터의 상세설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : 씨피유 모듈1 10A∼30A : 메모리
10B, 20B : 씨피유 10E∼50E : 버스 인터페이스
20 : 씨피유 모듈2 30 : 메모리 모듈
40 : 기능 모듈1 40F, 50F : 공용램
50 : 기능 모듈2
본 발명은 프로그래머블 로직 콘트롤러(PLC)에서 모듈간의 정보교환을 위한 병렬 버스의 구조적 취약성으로 인한 데이터 전송상의 오류를 방지하기 위한 것으로, 특히 공통 병렬버스상에 여러 개의 기능모듈이 장착되어 있는 장치에서 모듈간의 대랑의 데이터를 속도의 저하없이 전기적인 외란에 의한 데이터의 오전송을 방지하여 보다 효율적으로 데이터 송수신이 가능하도록 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신장치 및 방법에 관한 것이다.
종래 프로그래머블 로직 콘트롤러(PLC)의 구성은, 제1도에 도시된 바와 같이, 프로그래머블 로직 콘트롤러(PLC)를 제어하기 위한 동작을 행하는 메모리와 씨피유로 이루어진 씨피유 모듈1, 2(1)(2)와, 상기 씨피유 모듈1, 2의 제어에 따른 제어기능을 수행하는 기능모듈1, 2(4)(5)와, 상기 씨피유 모듈1, 2(1)(2)와 기능 모듈1, 2(4)(5)에서 필요한 데이터를 저장하거나 그 저장된 데이터를 읽을 수 있도록 한 메모리 모듈(3)로 구성된다.
이와 같이 구성된 종래의 기술에 대하여 살펴보면 다음과 같다.
먼저 씨피유 모듈1(1)에서 기능 모듈1(4)로 일련의 데이터 블록을 써넣는 과정에 대하여 살펴보면, 상기 씨피유 모듈1(1) 내부의 씨피유(1b)에서 메모리(1a)에 저장되어 있는 해당 데이터 블록의 어드레스와 데이터를 각각 어드레스 버스(ADD BUS)와 데이터 버스(DAT BUS)에 싣고, 콘트롤 버스(CTL BUS)에 콘트롤신호를 실어 전송한다.
그러면, 기능 모듈1(4)에서는 어드레스 버스(ADD BUS), 데이터 버스(DAT BUS), 콘트롤 버스(CTL BUS)를 통해 전달받은 어드레스에 해당하는 데이터를 공용 램(4d)에 써 넣는다.
그리고, 씨피유 모듈1(1)이 기능 모듈1(4)로부터 일련의 데이터 블록을 읽는 과정도 마찬가지로, 상기 씨피유 모듈1(1)의 씨피유(1b)가 어드레스 버스(ADD BUS)와 콘트롤 버스(CTL BUS)를 통하여 기능모듈1(4)에 해당 어드레스를 전송하여 준다.
이에 상기 기능 모듈1(4)에서는 씨피유 모듈1(1)로부터 전송된 어드레스에 해당하는 데이터를 공용램(4d)으로 부터 읽어들인 후 데이터 버스(DAT BUS)를 통하여 씨피유(1b)에 전송된다.
따라서, 씨피유 모듈1(1)은 데이터 버스(DAT BUS)를 통해 전송된 데이터를 읽어들인다.
이상에서와 같은 방법으로 씨피유 모듈이 메모리 모듈 또는 통신 아날로그 스위치제어 등과 같은 기능 모듈들에 데이터를 쓰거나 읽어오는 것은 동일한 과정을 통해 이루어진다.
그러나, 상기에서와 같은 종래기술에 있어서, 씨피유 모듈이 메모리 모듈 또는 기능모듈에 데이터를 쓰거나 읽어올 때 억세스하고자 하는 모듈의 공용램에 데이터를 쓰거나 읽어온다.
이때 외란에 의해서 공통 병렬버스상에 교란이 생기면 잘못된 데이터를 쓰거나 읽을 수 있으며, 또한 잘못된 위치에 데이터를 써넣어 시스템이 이상동작하는 경우가 발생하는데 이를 해결하기 위한 방법으로 씨피유 모듈이 데이터를 읽을 때 반복해서 읽거나 소프트웨어에 의한 썸체크를 수행할 수 있으나 이는 수행시간이 정상 속도의 2배이상이 소요되어 리얼타임 콘트롤을 요구하는 시스템에서 대량의 데이터를 억세스할 경우에는 사용하기 어렵다.
또한 씨피유모듈이 메모리모듈 또는 특수모듈에 데이터를 써넣을 때에는 크게 2 가지의 문제가 발생할 수 있는데, 첫째는 원하는 위치에 잘못된 데이터가 써넣어지는 경우로 이것은 써넣은 데이터를 다시 읽어서 정확히 써졌는지 확인하는 방법으로 해결할 수 있으나 역시 수행시간이 길어지는 문제점이 있고, 둘째는 메모리 내의 원하는 위치가 아닌 다른 위치에 데이터를 덮어서 데이터가 소실되는 경우로 이 경우는 현재 데이터를 쓰고있는 프로그램 모듈에서 그 위치 및 이전 데이터를 알 수가 없기 때문에 복구가 불가능하여 시스템은 이상데이터로 운전하거나 정지할 수 밖에 없는 문제점이 있다.
따라서, 종래의 문제점을 해결하기 위한 본 발명의 목적은 공통 병렬버스상에 여러개의 기능모듈이 장착되어 있는 시스템에서 모듈간의 대량의 데이터를 속도의 저하없이 전기적인 외란에 의한 데이터의 오전송을 방지하기 위한 프로그래머블 로직콘트롤러의 모듈간 데이터 송수신장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 방법은, 데이터블록 쓰기/읽기 동작시 해당 레지스터를 인에이블하는 제1단계와, 상기 제1단계에서 레지스터 인에이블시 데이터블록이 위치할 범위를 시작번지 및 끝번지 레지스터에 지정하여 두는 제2단계와, 상기 제2단계에서 지정된 범위내에서의 번지지정 에러를 방지하기 인하여 데이터블록의 첫번지를 현재번지 레지스터에 지정하고 연속되는 번지의 간격을 번지증가치 레지스터에 지정하여 두는 제3단계와, 상기 제3단계에서 지정완료시 동작수행을 위해 콘트롤 레지스터의 각 비트를 설정하는 제4단계와, 상기 제4단계에서 설정된 레지스터를 보호하기 위하여 레지스터 인에이블을 리셋시키고 메모리에 데이터 블록의 쓰기 및 읽기동작을 행하는 제5단계와, 상기 제5단계에서 쓰기 및 읽기동작 수행시에 썸체크값을 계산하는 제6단계와, 상기 단계에서 계산되는 썸체크값과 씨피유모듈의 썸체크값을 비교하는 제7단계와, 상기 단계에서 비교결과 두 값이 일치하면 쓰기 및 읽기동작을 완료하고 일치하지 않으면 다시 실행하는 제8단계로 이루어진다.
상기 각 단계로 이루어진 방법을 수행하기 위한 본 발명의 장치 구성은, 제2도에 도시한 바와 같이, 프로그래머블 로직 콘트롤러(PLC)를 제어하기 위한 동작을 행하며 버스 인터페이스(10E)를 더 포함하여 이루어진 씨피유 모듈(10)과, 상기 씨피유 모듈(10)의 제어에 따른 제어기능을 수행하며 버스 인터페이스를 더 포함하는 n개의 기능모듈(40)(50)과, 상기 씨피유 모듈(10)의 제어에 따라 그 내부의 버스 인터페이스를 이용하여 메모리에 데이터블록을 쓰거나 읽는 메모리 모듈(30)로 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
씨피유 모듈1(10)에서 기능모듈1(40)로 일련의 데이터 블록을 써넣는 과정을 설명하면 다음과 같다.
우선 씨피유 모듈1(10)내의 씨피유(10B)는, 제4도에 도시한, 기능모듈1(40)내의 버스 인터페이스(40E)내 레지스터부(40E3)를 억세스하기 위하여 레지스터 인에이블 신호발생부(40E1)를 세트(SET)한다.
따라서 상기 레지스터 인에이블신호 발생부(40E1)에서 발생된 레지스터 인에이블신호에 의해 레지스터부(10E3)는 인에이블 상태가 된다.
그러면 씨피유(10B)는 써넣을 데이터 블록이 메모리상에 위치할 범위에 대하여 레지스터부(40E3)의 시작번지 레지스터(RSTA)와 끝번지 레지스터(REND)에 써넣어 보호받을 영역을 설정하여 외란에 의한 어드레스 버스(ADD BUS)의 오동작시 지정 범위외의 메모리에 잘못 써 넣어져서 타부분의 데이터가 깨지는 것을 방지한다.
다음으로 지정범위 내에서의 번지지정 에러를 막기를 위하여 메모리상의 데이터블록 첫번지를 현재번지 래지스터(RPAD)에 세트(SET)하여 두고, 연속되는 번지의 간격을 번지증가치 레지스터(RADI)에 세트하여 둔다.
다음으로, 원하는 동작을 수행시키기 위하여 콘트롤 레지스터(RCTL)의 각 비트를 설정한 후 그 설정된 레지스터를 보호하기 위하여 레지스터 인에이블신호 발생부(10E1)를 리셋시킨다.
이후에 메모리 인터페이스(40E4)가 동작하여 상기 레지스터부(40E3)에 설정된 번지에 해당하는 데이터 블록을 공용램(40F)에 쓴다.
이때 썸체크 발생부(40E6)는 상기 메모리 인터페이스(40E4)를 통하여 공용램(40F) 즉, 메모리에 데이터를 쓸 때 썸체크를 계산하여 발생하고, 그 발생한 썸체크값은 레지스터부(40E3)의 썸체크값 레지스터(RSUM)에서 받아 저장한다.
이 예에서는 콘트롤 레지스터(RCTL)에 Bit0: 0, Bit:1, Bit2:1, Bit3:1, Bit4:0을 써넣어 쓰기동작에서만 썸체크가 기동되고, 씨피유(10B)에서 지정하는 번지와 버스 인터페이스(40E)에서 자동으로 증가된 번지가 일치할 때만 썸체크가 기동되어 메모리에 데이터가 써지며 일치하지 않을 때는 썸체크가 기동되지 않으며 메모리 인터페이스(40E4)를 통해 메모리에 데이터가 써지는 것을 막아 다른 데이터가 깨지는 것을 막도록 한다.
이상의 설정에 의해서 어드레스 버스(ADD BUS) 및 콘트롤 버스(CTL BUS)의 오동작에 의한 잘못된 번지로의 쓰기 에러를 방지할 수 있다.
데이터 블록을 기능모듈1(40)의 공용램(40F)에 모두 쓴 후에는 씨피유모듈1(10)내의 씨피유(10B)는 버스 인터페이스(10E)내의 레지스터부(10E3)에 저장되어 있는 썸체크 값 또는 소프트웨어에 의해 생성된 씸체크 값과 기능모듈1(40)내의 버스 인터페이스(40E)내 레지스터부(40E3)의 썸체크값 레지스터(RSUM)에 저장되어 있는 썸체크 값을 비교하여 번지지정의 오류를 확인한다.
또한 이때의 썸체크 값의 비교에 의해 전송상의 데이터의 오류도 함께 걸러진다.
데이터의 오류를 체크하는 또 하나의 방법은 씨피유 모듈1(10)의 버스 인터페이스(10E)의 패리티발생 및 체크부(10E5)와 기능모듈1(40)의 버스 인터페이스(40E)의 패리티 발생부(40E5)에 의한 방법이 있다.
즉, 씨피유 모듈1(10)의 씨피유(10B)에서 쓰기 데이터를 전송할 때 발생된 패리티 데이터도 함께 전송하면 기능모듈1(40)의 버스 인터페이스(40E)에서는 전송되어 온 데이터로 부터 패리티를 발생한 후 전송되어온 패리티 데이터와 비교하여 오류를 검출한다.
이때 오류가 검출되면 번지지정 에러와 마찬가지로 썸체크가 기동하지 않으며 메모리 인터페이스(40E4)에서 공용램(40F)에 데이터가 써지는 것을 막아 오 데이터가 써지는 것을 막도록 한다.
이 역시 블록 쓰기 완료 후에 썸체크 값 비교에 의해서 데이터 오류로 걸러진다.
다음으로 씨피유 모듈1(10)이 기능모듈1(40)으로부터 일련의 데이터 블록을 읽는 과정을 설명하면 다음과 같다.
우선 씨피유(10B)는 기능모듈1(40)의 버스 인터페이스(40E)의 레지스터부(40E3)를 억세스하기 위하여 레지스터 인에이블신호 발생부(40E1)을 세트한다.
다음으로 필요에 따라서 데이터 블록이 메모리상에 위치한 번지를 시작번지와 끝번지 레지스터에 써넣어 외란에 의한 어드레스 버스의 오동작시 지정 범위외의 번지를 잘못 읽는 경우 에러검출이 가능하도록 한다.
순차적으로 데이터를 읽는 경우 번지지정 에러를 막기 위하여 메모리상의 데이터 블록 첫 번지를 현재번지 레지스터(RPAD)에 셋하고 연속되는 번지의 간격을 번지증가치 레지스터(RADI)에 셋한다.
다음으로 원하는 동작을 수행시키기 위하여 콘트롤 레지스터(RCTL)의 각 비트를 설정한 후 설정된 레지스터를 보호하기 위하여 레지스터 인에이블신호 발생부(40E1)를 리셋한 후 공용램(40F)에서 데이터 블록을 읽는다.
이 예에서는 콘트롤 레지스터(RCTL)에 Bit0:1, Bit:0, Bit2:1, Bit3:1, Bit4:0을 써넣어 읽기동작에서만 씸체크가 기동되고, 씨피유(10B)에서 지정하는 번지와 버스 인터페이스(10E)에서 자동으로 증가된 번지가 일치할 때만 썸체크가 기동되고 일치하지 않을 때는 썸체크가 기동하지 않는다.
이상의 설정에 의해서 어드레스 버스(ADD BUS) 및 콘트롤 버스(CTL BUS)의 오동작에 의한 잘못된 번지의 읽기 및 읽기동작중 쓰기 에러를 방지할 수 있다.
데이터 블록을 모두 읽은 후에는 씨피유(10B)는 버스 인터페이스(10E)의 레지스터부(10E3)에 저장되어 있는 썸체크 값 또는 소프트웨어에 의해 생성된 썸체크 값과 버스 인터페이스(40E)의 레지스터부(40E3)의 썸체크 값을 비교하여 번지지정의 오류를 확인할 수 있다.
또한 이때의 썸체크 값의 비교에 의해 전송상의 데이터의 오류도 함께 걸러진다.
읽기동작에서도 쓰기에서와 마찬가지로 패리티에 의한 데이터 전송상의 오류를 체크할 수 있다.
이때도 씨피유 모듈1(10)에서의 패리피발생 및 체크부(10E5)와 기능모듈1(40)의 패리티발생부(40E5)에 의해 행해진다.
기능모들1(40)의 버스 인터페이스부(40E)에서는 읽기 데이터를 전송할 때 발생된 패리티 데이터도 함께 전송하고 씨피유 모듈1(10)의 버스 인터페이스(10E)에서는 전송되어온 데이터로 부터 패리티를 발생한 후 전송되어온 패리티 데이터와 비교하여 오류를 검출한다.
오류가 검출되면 씨피유(10B)의 썸체크가 기동하지 않으며 블록읽기 완료 후에 썸체크값 비교에 의해서 데이터 오류로 걸러진다.
상기에서 콘트를 레지스터(RCTL)는 제6도에서와 같이 구성되어 있으며, 그의 기능을 알아보면 읽기는 씨피유 모듈이 기능모듈 및 메모리 모듈의 메모리에서 데이터를 읽을 때 기능을 가동하는 것이고, 쓰기는 씨피유 모듈이 기능모듈 및 메모리 모듈의 메모리에 데이터를 쓸 때 기능을 가동하는 것이며, 썸체크는 썸체크 기능을 가동하는 것이고, 번지 체크는 블록 쓰기중 자동번지 체크기능을 가동하는 것이며, 지움은 모든 기능 레지스터를 초기화하는 것이다.
본 발명에서의 콘트롤 로직을 사용함에 있어 읽기와 쓰기 동작이 혼용될 수 있으므로 필요에 따라서 Bit0 읽기와 Bit1 쓰기를 콘트롤함에 따라서 필요한 동작에서만 콘트롤 로직을 가동시킬 수 있다.
또한 데이터의 수수중 필요한 부분에서만 썸체크를 필요로 할 경우가 있을 수 있으므로 필요한 시점에서 Bit2 썸체크를 세트하여 부분적으로 썸체크를 기동시킬 수 있다.
그리고, 사용자의 일련의 데이터 블록을 억세스할 때 씨피유로 부터의 어드레스 버스(ADD BUS)에 실린 값을 체크하고자 할 때 Bit3 번지 체크를 세트하면 현재 억세스가 예상되는 번지와 씨피유로 부터의 번지를 비교하여 일치할 경우에만 썸체크 동작 및 메모리의 쓰기동작을 수행시킬 수 있다.
이상에서 설명한 상기의 동작에 대하여 제5도에 도시한 동작 흐름도에 의거하여 살펴보면, 씨피유 모듈의 씨피유가 메모리 모듈 또는 기능 모듈의 메모리에 데이터 블록을 쓰고자 할 경우, (a)에서와 같이 먼저 해당 레지스터를 인에이블한 후 데이터 블록이 위치할 범위를 시작번지 및 끝번지 레지스터에 지정하여 두고, 다시 그 지정된 범위 내에서의 번지지정 에러를 방지하기 위하여 데이터 블록의 첫 번지를 현재번지 레지스터에 지정한 후 연속되는 번지의 간격을 번지증가치 레지스터에 지정하여 둔다.
이렇게 레지스티에 지정완료시 동작 수행을 위해 콘트롤 레지스터의 각 비트를 설정하고 그 설정된 레지스터를 보호하기 위하여 레지스터 인에이블을 리셋한 후 메모리에 데이터블록을 쓴다.
쓰기 동작시에 썸체크값 또는 패리티를 체크하여 씨피유 모듈의 썸체크값과 비교하여 두 값이 같으면 쓰기동작을 완료하고, 같지 않으면 쓰기동작을 재실행한다.
읽기동작의 경우는, 제5도의 (b)에서와 같으면 그의 동작 과정은 상기의 쓰기 동작 과정과 동일하다.
다른 실시예로 번지지정 에러 및 패리티에 의한 에러검출에 대하여 썸체크값을 비교하지 않고 발견되는 에러를 블록읽기, 블록쓰기의 끝까지 수행한 후 썸체크에 의해 처리하지 않고 발견시 에러신호 전송 등의 방법으로 즉시 처리하는 것도 가능하다.
이상에서 상세히 설명한 바와 같이 본 발명은 각 모듈에 버스 인터페이스를 이용하여 데이터 블록에 대해 쓰기 및 읽기동작을 행하도록 함으로써 공통 병렬버스에서 속도의 저하없이 데이터 전송의 신뢰도를 향상시키도록 한다.

Claims (4)

  1. 씨피유 모듈이 공통 병렬버스를 통해 기능 모듈 및 메모리 모듈의 메모리에 데이터를 쓰거나 메모리로부터 데이터를 읽어들이는 동작을 각각 버스 인터페이스를 통해 수행하는 프로그래머블 로직 콘트롤러에 있어서, 상기 버스 인터페이스는 레지스터부를 인에이블시키기 위한 신호를 발생하는 레지스터 인에이블신호 발생부와, 메모리에 데이터를 쓰거나 메모리로 부퍼 데이터를 읽어들일 때 그 메모리상에 위치할 범위를 지정하여 주는 레지스터부와, 메모리에 데이터를 쓰거나 메모리로부터 데이터를 읽어들일 때 썸체크값을 계산하는 썸체크 발생부와, 메모리에 데이터를 쓰거나 또는 차단하는 인터페이스부와, 공통 병렬버스를 통해 쓰기 및 읽기 데이터 전송시 패리티를 발생 및 체크하는 패리티 발생 및 체크부로 구성된 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 테이터 송수신장치.
  2. 제1항에 있어서, 레지스터부는 데이터블록을 쓰거나 읽을 때 그 범위의 시작과 끝번지를 지정하는 시작 및 끝번지 레지스터와, 현재 억세스중인 번지를 표시하는 현재번지 레지스터와, 현재번지를 자동으로 증가할 증가치를 설정하는 번지증가치 레지스터와, 썸체크 발생부에서 계산한 썸체크값을 저장하는 썸체크값 레지스터와, 내장된 기능을 제어하는 콘트롤 레지스터로 이루어진 것을 특징으로 하는 프로그레머블 로직 콘트롤러의 모듈간 데이터 송수신장치.
  3. 데이터블록 쓰기/읽기 동작시 해당 레지스터 인에이블을 세트하는 제1단계와, 상기 단계에서 레지스터 인에이블시 데이터블록이 위치할 범위를 시작번지 및 끝번지 레지스터에 지정하여 두는 제2단계와, 상기 단계에서 지정된 범위 내에서의 번지지정 에러를 방지하기 위하여 데이터블록의 첫 번지를 현재번지 레지스터에 지정하고 연속되는 번지의 간격을 번지증가치 레지스터에 지정하여 두는 제3단계와, 상기 단계에서 지정완료시 동작수행을 위배 콘트롤 레지스터의 각 비트를 설정하는 제4단계와, 상기 단계에서 설정된 레지스터를 보호하기 위하여 레지스터 인에이블을 리셋시키고 메모리에 데이터블록을 쓰기 및 읽기동작을 행하는 제5단계와, 상기 단계에서 쓰기 및 읽기동작 수행시에 썸체크값을 계산하는 제6단계와, 상기 단계에서 계산되는 썸체크값과 씨피유 모듈의 썸체크값을 비교하는 제7단계와, 상기 단계에서 비교결과 두 값이 일치하면 쓰기 및 읽기동작을 완료하고 일치하지 않으면 다시 실행하는 제8단계로 이루어진 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신방법.
  4. 제3항에 있어서, 썸체크값 대신 패리티 데이터를 이용 가능하도록 한 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 모듈간 데이터 송수신방법.
KR1019960004666A 1996-02-26 1996-02-26 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법 KR0179868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004666A KR0179868B1 (ko) 1996-02-26 1996-02-26 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004666A KR0179868B1 (ko) 1996-02-26 1996-02-26 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법

Publications (2)

Publication Number Publication Date
KR970063652A KR970063652A (ko) 1997-09-12
KR0179868B1 true KR0179868B1 (ko) 1999-05-15

Family

ID=19451797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004666A KR0179868B1 (ko) 1996-02-26 1996-02-26 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법

Country Status (1)

Country Link
KR (1) KR0179868B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013085121A1 (ko) * 2011-12-08 2013-06-13 전자부품연구원 다수의 버스를 이용하는 논리연산 제어장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013085121A1 (ko) * 2011-12-08 2013-06-13 전자부품연구원 다수의 버스를 이용하는 논리연산 제어장치

Also Published As

Publication number Publication date
KR970063652A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US5159671A (en) Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address
US4701886A (en) Semiconductor integrated circuit device
US5875195A (en) Method and apparatus for error injection techniques
EP0468454B1 (en) Interrupt controller
US7715450B2 (en) Sideband bus setting system and method thereof
US6510532B1 (en) Bus and/or interface local capture module for diagnostic analyzer
US4903194A (en) Storage addressing error detection circuitry
EP1615164B1 (en) IC card with self-diagnostic function
US3986169A (en) Device protection method and apparatus
US20060178804A1 (en) Control device for a motor vehicle and communication method therefor
US6473841B1 (en) Signal processing apparatus with memory access history storage
KR100377608B1 (ko) 데이터 처리장치 및 데이터 처리방법
KR0179868B1 (ko) 프로그래머블 로직 콘트롤러의 모듈간 데이타 송수신장치 및 방법
US20020089883A1 (en) Control device for a vehicle engine
US4651323A (en) Fault protection flip flop
CN115422099A (zh) 一种通信信息发送方法、装置、电子设备及存储介质
US5446873A (en) Memory checker
US20030169624A1 (en) Microcomputer with nonvolatile memory protected against false erasing or writing
JPH096725A (ja) 非同期データ転送受信装置
US6907503B2 (en) Dual port RAM communication protocol
US20230032989A1 (en) Serial data communication with in-frame response
WO1990002372A1 (en) Pipelined address check bit stack controller
EP0217348B1 (en) Memory connected state detecting circuit
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
CN115906193A (zh) 一种芯片数据保护方法及芯片

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 17

EXPY Expiration of term