KR0177539B1

KR0177539B1 - 반도체 집적회로

Info

Publication number: KR0177539B1
Application number: KR1019950029435A
Authority: KR
Inventors: 도시야 나까노
Original assignee: 기다오까 다까시; 미쓰비시 뎅끼 가부시키가이샤
Priority date: 1994-09-09
Filing date: 1995-09-07
Publication date: 1999-05-15
Also published as: US5483404A; KR960012558A; JPH0883909A

Abstract

반도체 집적회로는 그 접지단자가 오픈될 때에도 외부 회로의 전압 구동형 전력 제어소자에 어떠한 스루-전류도 흐르지 않게 하여, 그 소자가 파괴되는 것을 보호한다.

그 반도체 집적회로는: 그 외부에서 온 동작 명력이 입력되는 입력단자와; 제어소자를 구성하는 전력 MOSFET의 구동 전원에 접속된 전력 단자와; 상기 전력 MOSFET의 제어단자에 접속된 제어 출력단자와; 외부에서 상호 접속되는 적어도 2개(제1 및 제2)의 접속단자로 분할되는 접지 단자와;

그 입력단자를 통하여 그 외부로부터 나온 그 동작 명령 입력에 대응하고 비트 정보를 구성하는 제어 명령을 출력하여 소비 전류가 그 제1접지단자에 흐르게 하는 논리 제어부와;

그 전력 MOSFET의 그 제어단자에 구동 제어신호를 출력하고 그 제2접지단자에 소비 전류가 흐르게 하는 프리 드라이버부와;

그의 베이스는 제1접지단자에 접속되고 그의 에미터는 제2접속단자에 접속되는 제1NPN 트랜지스터와 그의 베이스는 제2접지단자에 접속되고 그의 에미터는 제1접지단자에 접속되는 제2NPN 트랜지스터를 포함하고, 상기 제1과 제2접지단자 간의 소비 전류의 흐름을 검출하여 그 접지단자와 전위를 그 전력 MOSFET의 그 구동제어전위 이하의 레벨에 클램프하는 소비 전류 검출부를 구비한다.

Description

반도체 집적회로

제1도는 본 발명의 실시예 1에 따른 반도체 집적회로 및 그의 주변회로를 나타내는 블록도.

제2도는 제1도의 제1 및 제2접지단자 핀의 바람직하지 않은 배열을 나타내는 도면.

제3도는 제1도의 제1 및 제2접지단자 핀의 바람직한 배열을 나타내는 도면.

제4도는 본 발명의 실시예 2에 따른 반도체 집적회로 및 그의 주변 회로를 나타내는 블록도.

제5도는 본 발명의 실시예 2에 따른 반도체 집적회로의 검출부를 주로 나타내는 블록도.

제6도는 종래의 반도체 집적회로 및 그의 주변회로를 나타내는 블록도.

제7도는 바이폴라 반도체 집적회로의 NPN 트랜지스터에 대한 구조를 나타내는 단면도.

제8도는 바이폴라 반도체 집적회로의 NPN 트랜지스터로 구성된 다이오드와 기생 다이오드 사이의 관계를 나타내는 도면.

제9도는 바이폴라 반도체 집적회로의 PNP 트랜지스터로 구성된 다이오드와 기생 다이오드 사이의 관계를 나타내는 도면.

본 발명은 전압 구동형 전력 제어소자를 위한 반도체 집적회로에 관한 것이고, 전력 MOSFET 또는 IGBT(insulated gate bipola transistor)와 같은, 특히, 접지단자가 오픈될 때 전압 구동형 전력 제어소자 또는 그와 유사한 것의 파괴를 방지하기 위한 반도체 집적회로에 관한 것이다.

제6도는 주변회로를 포함하는 종래의 반도체 집적회로의 예를 나타내는 회로도이다.

제6도에서, 참조번호 Q1-Q4의 모터(M)의 가역-동작 제어를 실행하기 위한 H-브리지를 구성하는 전압 구동형 전력 제어소자로 사용되는 전력 MOSFET를 나타낸다.

참조번호 T1 및 T2는 트랜지스터를 나타내고, 참조번호 D1은 다이오드를 나타내고, 참조번호 I1은 전류원을 나타낸다.

트랜지스터(T1과 T2), 다이오드(D1) 및 전류원(I1)은 상기 전력 MOSFET(Q1)을 구동(이하에서 프리 드라이버로 사용될 것임)하기 위해 적용되고 프리 드라이버(1)를 구성한다.

H-브리지를 구성하는 다른 전력 MOSFETs(Q2-Q4)에, 유사한 프리 드라이버 블록(2-4)이 각각 할당된다.

승압전력(Vcp; 대략 2Vcc)은 전력 MOSFETs(Q1과 Q2)의 고-전력측(하이측)에 있는 제어단자 측에 공급되고, 전력 Vcc는 저-전력 측(로우측)에 있는, 전력 MOSFETs(Q3와 Q4)의 제어단자 측에 전력(Vcc)가 공급된다.

참조번호 R1-R4는 저항을 표시한다.

1점 파선의 좌측에 있는 도면은 반도체 집적회로의 일부를 구성하는 프리 드라이버 부를 나타내고, 1점 파선의 우측에 있는 도면은 외부 회로를 나타낸다.

참조번호 G1-G4는 전력 MOSFETs(Q1-Q4)의 제어단자에 접속되어 출력구동 제어신호에 적응되는 반도체 집적회로의 제어 출력단자를 표시한다.

참조번호 GND는 반도체 집적회로의 접지단자를 표시한다.

참조번호 PGND는 외부 회로의 접지단자를 표시한다.

이하의 전력 MOSFET의 구성, 주변회로의 구성에서, 그들이 H-브리지를 구성하는 경우를 참고로 하여 설명될 지라도, 다음의 설명은 하프(half) 브리지 또는 3-상 풀(full)브리지에도 적용된다.

상술한 것과 같이 구성된 반도체 집적회로가, 예를 들어, 자동차의 모터-구동 파워 스티어링(power steering)의 모터(M)의 제어에 적용될 경우, 그 반도체 집적회로의 제어 출력단자(G1-G4)로 출력되는 출력이 제어되어서, 예를 들면, 그 주변회로의 전력 MOSFET(Q1과 Q4)를 턴온 시키고 그의 전력 MOSFET(Q2, Q3)를 턴 오프시킴으로써 모터(M)가 정상 방향으로 회전하게 하고; 전력 MOSFET(Q2와 Q3)를 턴온시키고 전력 MOSFET(Q1과 Q4)를 턴 오프시킴으로써 모터(M)가 역방향으로 회전하게 하고; 상기 모터(M)에 의해 형성된 부하의 양단을 단락시켜서, 예를 들어, 전력 MOSFET(Q3와 Q4)를 턴온 하고 전력 MOSFET(Q1과 Q2)를 턴오프 시킴으로써 전자기 브레이크 효과를 가지도록 코일에 축적된 에너지를 소비하게 하며; 전력 MOSFET(Q1-Q4)를 모두 턴오프 시킴으로써 모터(M)가 정지되게 하는 것이다.

일반적으로 프린트 회로기판 또는 그와 유사한 것 위에 실장된, 반도체 집적회로가, 예를 들어, 자동차의 경우에 있어서와 같은, 고도의 신뢰도가 요구되는 곳에 사용하려고 설치되는 경우, 그 반도체 회로의 단자 핀이 오픈될 때, 그 시스템에 어떤 종류의 현상이 일어나는가를 시험하기 위하여, FMEA(Failure Mode Effect Analysis)라고 부르는 평가가 가끔 실행된다.

제6도에 나타난 반도체 집적회로의 경우에 있어서, 접지단자 GND의 핀을 오픈하는 것은 전력 MOSFET(Q1-Q4) 모두가 턴온되게 하는 것이고, 전원(Vcc)으로부터 공급되는 스루-전류(through current)가, 예를 들어, 경로: Vcc→Q1→Q3→PGND 및 경로: Vcc→Q2→Q4→PGND를 통하여 흐르게 되고, 그 결과 전력 MOSFET(Q1-Q4)를 파괴하게 된다.

시스템에 있어서, 접지단자(GND 및 PGND)의 핀이 둘다 소자등의 커넥터부에서 오픈될 때, 상술한 것과 같은 스루-전류는 흐르지 않을 것이다.

그러나, 반도체 집적회로의 오직 접지단자(GND)의 핀만이 불량 납땜 또는 그와 유사한 것으로 인하여 오픈되면, 전력 MOSFET(Q1-Q4)가 파괴되어, 최악의 경우에는 화재로 이어질 수 있다.

반도체 집적회로의 접지단자 GND의 핀이 오픈될 때의, 모든 전력 MOSFET가 턴온되는 메카니즘에 있어서, 다음과 같은 것이 가정된다:

예를 들어, 바이폴라 집적회로의 경우에, NPN 트랜지스터는 제7도에 나타난 구조를 가지며, 기생 다이오드(D_SUB)는 콜렉터(C)와 (P-기판은 통상 접지단자 GND에 단락됨) 사이에 존재한다.

그리하여, 제7도에 나타난 NPN 트랜지스터의 콜렉터(C) - 베이스(B)가 단락 회로가 되어 제6도에 나타난 다이오드(D1)로서 사용될 때, 제8도에 나타난 것과 같은 등가 회로가 얻어지고, 제6도에 나타난 접지단자(GND)가 오픈될 때는, 반도체 집적회로의 소비 전류(이하에서 Icc로 부름)는, 예를 들어, 경로: 접지단자(GND)→기생 다이오드(D_SUB)→제어 출력단자(G1)→저항(R1)→전력 MOSFET(Q1)을 통하여 전력 MOSFET(Q1)의 게이트로 흐르고, 그 결과 그 전력 MOSFET(Q1)는 턴온된다.

같은 식으로, 전력 MOSFET(Q2-Q4)도 턴온된다.

이때에 접지단자(GND)의 전위는 전원의 전위(Vcc)에 가까운 레벨로 상승된다.

또한, 비록, 제9도에 나타난 것과 같이, 제6도에 나타난 다이오드(D1)는 PNP 트랜지스터로 구성되며, 기생 다이오드(D_SUB)는 제어 출력단자(G1)에 접속되지 않을 지라도, 제6도에 나타난 트랜지스터(T2)의 콜렉터에 있는 기생 다이오드의 존래로 인하여, 소비 전류(Icc)에 대한 다음 경로는: 접지단자(GND)→트랜지스터(T2)의 기생 다이오드→트랜지스터(T1)의 베이스→트랜지스터(T1)의 에미터→제어 출력단자(G1)→저항(R1)→전력 MOSFET(Q1), 그대로 남게 되고, 그 결과 그 전력 MOSFET(Q1-Q4)는 턴온된다.

상기의 문제점의 관점에서 본 발명이 이루어졌다.

따라서 본 발명의 목적은, 접지단자가 오픈되는 경우에도 외부 회로의 전압구동형 전력 제어소자에 흐르는 어떠한 스루-전류도 허용하지 않아서 파괴를 방지하는 반도체 집적회로를 제공하는 것이다.

상기 목적을 달성하기 위하여, 제공되는 반도체 집적회로는: 외부로부터 동작 명령이 입력되는 입력단자와;

제어 대상의 요소가 되는 전압 구동형 전력 제어소자의 구동 전원에 접속된 전력 단자와;

전압 구동형 전력 제어소자의 제어단자에 접속되고 그 전압 구동형 전력 제어소자를 구동-제어하기 위한 구동 제어신호를 출력하기 위하여 적용되는 제어 출력단자와;

최소한 2개의 접지단자(제1 및 제2)로 분할되어 외부에서 상호 접속되는 접지단자와;

그 입력단자를 통하여 외부로부터 입력되는 그 동작 명령 입력에 대응하고 비트 정보를 구성하는 제어 명령을 출력하여, 제1접지단자로 흐르는 소비 전류를 일으키는 제어 논리부와,

구동 제어신호를 그 전압 구동형 전력 제어소자의 제어단자에 출력하고 제2접지단자로 흐르는 소비 전류를 일으키는 프리 드라이버부로 구성되는 제어수단; 및

제1접지단자와 제2접지단자 사이의 소비 전류의 흐름을 검출하여 상기 전압 구동형 전력 제어소자의 구동제어전위 이하의(보다 높지 않은) 레벨에 상기 접지단자의 전위를 클램프하는 소비 전류 검출부를 구비한다.

이 배열로 인하여, 그 접지단자가 오픈될 경우에도, 외부 회로의 전압 구동형 전력 제어소자에는 어떤 스루-전류도 흐르지 않게 함으로써, 그들이 파괴되는 것을 방지한다.

소비 전류 검출부는, 그의 베이스가 제1접지단자에 접속되고 그의 에미터가 제2접지단자에 접속되는 제1 NPN 트랜지스터와 그의 베이스가 제2접지단자에 접속되고 그의 에미터가 제1접지단자에 접속되는 제2NPN 트랜지스터를 구비하고, 상기 제1 및 제2 NPN 트랜지스터의 콜렉터 신호가 검출신호로 사용되어서, 단지 2개의 트랜지스터를 추가함으로써 소자의 수가 증가하여 발생되는 칩 크기의 실질적인 증가를 방지한다.

또한, 소비 전류 검출부는: 그의 에노드가 제1접지단자에 접속되고 그의 캐소드는 제2접지단자에 접속되는 제1다이오드와; 그의 에노드는 제2접지단자에 접속되고 그의 캐소드는 제1접지단자에 접속되는 제2다이오드와; 상기 제1다이오드의 순방향 전압을 기준 전압과 비교하기 위한 제1비교기; 및 상기 제2다이오드의 순 방향 전압을 기준 전압과 비교하기 위한 제2비교기를 구비하고, 상기 제1비교기와 제2비교기의 그 비교 출력이 검출신호로서 출력된다.

이 배열로 인하여, 그 접지단자 핀이 오픈되지 않은 경우에도, 그 제1접지단자와 제2접지단자 사이에 잡음 등의 영향으로 인한 전위의 차가 생성될지라도, 그 외부 회로의 전압 구동형 전력 제어소자는, 상술한 기준 전압을 적당히 설정하여 잡음 등의 영향을 제거함으로써 검출 감도(sensitivity)의 향상을 통하여, 오 동작되는 것이 방지된다.

또한, 그 비교기의 각 기준 전압은 개별적으로 그리고 독립적으로 설정될 수 있고, 그 검출 감도의 조정을 가능하게 해준다.

또한, 상술한 제어 논리부에 의해서, 그 소비 전류 검출부로부터 나온 검출신호를 기초로 하여 그 구동 제어신호를 OFF-제어하는 제어 명령은, 상술한 프리 드라이버부에 출력되고, 그럼으로써 외부 회로의 전압 구동형 전력 제어소자의 폭주를 방지하여 안정성을 확보한다.

또한, 상술한 제어 논리부의 수단에 의해서, 제1과 제2분할 접지단자의 어느 하나가 오픈된 것을 나타내는 이상(abnormal) 상태 신호는 그 소비 전류 검출부로부터 나온 그 검출신호를 기초로 하여 외부에 전달되고, 그렇게 함으로써 자기-진단을 실행 가능하게 한다.

본 발명의 실시예가 이제 도면을 참조로 하여 설명된다.

[실시예 1]

제1도는 본 발명의 실시예 1에 따른 주변회로를 포함하는 반도체 집적회로를 나타내는 블록도이다.

제1도에서, 반도체 집적회로는 2개의 기능 블록으로 나뉘어진다: 제어 논리부(11)와 승압회로를 내장하는 프리 드라이버부(12)로 나뉘어진다. 제어 논리부(11)는 전원(Vcc)으로부터 전력을 공급받고, 입력단자(IN1와 IN2)로부터 나온 2-비트 동작 명력에 응답하여 그 프리 드라이버부(12)에 제어 명령을 출력한다.

프리 드라이버부(12)는, 전력 구동형 제어장치로 사용하는 전력 MOSFET(Q1-Q4)의 제어단자를 구성하는 게이트에 각각 접속된 제어 출력단자를 가진다.

프리 드라이버부(12)는 제어 논리부(11)로부터 나온 제어 명령을 기초로 하여 그 외부 회로의 전력 MOSFET(Q1-Q4)를 프리 드라이브하기 위한 구동 제어신호를 출력한다.

참조번호(GND1과 GND2)는 반도체 집적회로의 그 접지단자를 2개의 분할 접지단자로 분할함으로써 얻어지는 제1 및 제2접지단자를 표시한다.

제어 논리부(11)에서 소비 전류는 전원(Vcc)으로부터 제1접지단자(GND1)로 흐르고, 프리 드리아버부(12)에서, 소비 전류는 전원(Vcc)로부터 제2접지단자(GND2)로 흐른다.

즉, 전원으로부터 접지단자에 흐르는 소비 전류는 한 블록에서 상시(constantly) 흐르고 있다.

접지단자(GND1과 GND2)의 핀은 반도체 집적회로의 외부에서 서로 단락회로 접속으로 된다.

참조번호 13은 제1 및 제2접지단자(GND1와 GND2) 사이의 소비 전류를 검출하고 접지단자의 전위를 전력 MOSFET(Q1-Q4)의 구동제어전위 이상의(보다 낮지 않은) 레벨로 클램프하기 위한 소비 전류 검출부를 나타낸다.

접지단자의 핀이 오픈될 때 조차도, 소비 전류 검출부는 그 외부 회로의 상기 MOSFET(Q1-Q4)에 어떠한 스루-전류도 흐르지 않도록 허용하지 않음으로써 그들이 파괴되는 것을 보호한다.

소비 전류 검출회로(13)는 그의 베이스가 제1접지단자(GND1)에 접속되고 그의 에미터는 제2접지단자에 접속되는 제1 NPN 트랜지스터(13a)와, 그의 베이스가 제2접지단자(GND2)에 접속되고 그의 에미터는 제1접지단자(GND1)에 접속되는 제2 NPN 트랜지스터(13b)를 구비한다.

그 제1접지단자(GND1) 또는 제2접지단자(GND2)의 어느 하나가 오픈될 때에도, 이들 접지단자의 전위는 그 트랜지스터의 베이스-에미터 전압(VBE; 대략 0.7V) 보다 높게 되지 않고, 그래서 외부 회로의 전력 MOSFET(Q1-Q4)는 턴온되지 않는다.

즉, 그 접지단자의 전위는 그 외부 회로의 전력 MOSFET(Q1-Q4)의 구동제어전위 보다 높지 않은 레벨에 클램프된다.

상기 제1과 제2 NPN 트랜지스터의 콜렉터 신호는 검출신호로서 그 제어 논리부(11)에 출력된다.

제1 또는 제2트랜지스터(13a 또는 13b)의 콜렉터 신호가 검출신호로서 입력될 때, 제어 논리부(11)는 전체의 전력 MOSFET(Q1-Q4)를 턴오프 하기 위하여 제어 명령을 프리 드라이버부(12)에 출력한다.

상기 제어 논리부(11)의 수단에 의하여 그 외부 회로의 전력 MOSFET에 보낼 구동 제어회로는 OFF-제어되고, 그래서 전력 MOSFET의 폭주가 방지되어 안정성을 확보하게 된다.

또한, 제1도의 구성에서, 참조번호(R1-R4)는 저항을 표시하고; 참조번호(G1-G4)는 상기 MOSFET(Q1-Q4)의 제어단자에 접속되고 구동 제어신호의 출력에 적용되는 그 반도체 집적회로의 제어 출력단자를 표시하고; 참조번호(P)는 단자가 전력 MOSFET(Q1-Q4)의 그 구동전원(Vcc)에 접속되는 상기 반도체 집적회로의 전력 단자를 나타내고; 참조번호(GND1와 GND2)는 그 반도체 집적회로의 제1 및 제2접지단자를 나타내고; 참조번호(PGND는 외부 회로의 접지단자를 표시하고; 참조번호(IN1과 IN2)는 반도체 집적회로의 입력단자를 나타낸다.

상기 제어 논리부(11)는 입력단자(IN1과 IN2)로부터 나온 2-비트 동작 명령에 응답하여 제어 명령을 그 프리 드라이버부(12)에 출력한다.

모터(M)의 동작을 제어하기 위하여, 입력단자(IN1과 IN2)로부터 나온 그 2-비트 동작 명령은 다음과 같이 결정될 수 있다: 정상 회전 동작을 위해서는 H, L; 역 회전을 위해서는 L, H: 브레이크를 위해서는 H, H; 정지를 위한 L, L에 의해서 결정될 수도 있다.

이 2비트 동작 명령이 제어 논리부(11)에 입력이 될 때, 이 동작 명령에 대응하는 제어 명령은 상기 프리 드라이버부(12)에 출력되고, 이 제어 명령을 기초로하여, 그 프리 드라이버부(12)는, 그 반도체 집적회로의 제어 출력단자(G1-G4)로부터 나온 출력을 제어하여서, 그 외부로부터의 전력 MOSFET(Q1-Q4)를 프리 드라이브 한다.

즉, 상기 프리 드라이버부(12)는, 예를 들면, 외부 회로의 전력 MOSFET(Q1과 Q4)를 턴온시키고 외부 회로의 전력 MOSFET(Q2와 Q3)를 턴오프시킴으로써 모터(M)을 정상 회전 하도록 제어하고; 전력 MOSFET(Q2와 Q3)를 턴 온시키고 전력 MOSFET(Q1과 Q4)를 턴 오프시킴으로써 모터(M)을 역 회전하도록 제어하고; 전자기 브레이크 제어를 위하여는 전력 MOSFET(Q3과 Q4)를 턴온시키고 전력 MOSFET(Q1과 Q2)를 턴오프 시킴으로써 그 모터(M)에 의해 형성된 그 부하의 양 단을 단락 회로로 만들어서, 그것에 의해, 예를 들어, 코일이 축적된 에너지를 소비하게 하고; 전력 MOSFET(Q1-Q4)를 모두 턴오프 시킴으로써 모터(M)을 정지하도록 제어한다.

제1도에 나타난 구성에 있어서, 반도체 집적회로는, 기능상, 제어 논리부(11)와 프리 드라이버부(12)로 나뉘어지고, 이 분할에 대응하여, 그 접지단자는 또한 그 반도체 집적회로의 외부에서 상호 단락 회로로 접속된 제1 및 제2접지단자를 갖는, 제1 및 제2접지단자로 분할된다.

그 반도체 집적회로를 기능 블록으로 나누는데 있어 중요한 것은 각 분할된 기능 블록에서, 소비 전류가 전원(Vcc)으로부터 접지단자(GND1 또는 GND2)에 상시(constantly) 흘러야 한다.

이 배열의 이유는 접지단자(GND1 또는 GND2)의 하나가 오픈될 때마다 그 소비 전류 검출부(13)의 트랜지스터(13a 또는 13b)를 턴온시킨다.

일반적으로 말해서, P-기판에서, 접지단자에 대한 단락 회로는 그 칩내에서 그 전위가 플로우팅(floating)되는 것을 방지하기 위해서 자주 초래된다.

실시예 1에서는, 그러나, 제1 및 제2접지단자(GND1과 GND2) 중에서 오직 하나만이 그 P-기판에 접속될 수 있다.

이것은, P-기판에서 접지단자(GND1이나 GND2)가 단락회로가 될 때, 상기 접지단자(GND1이나 GND2)의 하나가 오픈되게 될 지라도, 그 오픈된 접지단자의 전위는 플로우트(float)되지 않는다는 사실 때문이다.

예를 들면, 제1접지단자(GND1)가 오픈될 때, 제어 논리부(11)의 소비 전류(Icc1)는 NPN 트랜지스터(13a)의 베이스에서 에미터로 흐리고, 즉, 제2접지단자(GND2)로 흘러서, NPN 트랜지스터(13a)를 턴온한다.

이 NPN 트랜지스터(13a)의 콜렉터 신호는 검출신호로서 논리 제어부(11)에 출력되고, 그래서, 제1 NPN 트랜지스터가 턴온될 때 모든 전력 MOSFET(Q1-Q4)가 턴오프 되도록 로직(logic)이 구성된다.

이 배열로 인하여, 제1접지단자(GND1)가 비접속되더라도, 제1접지단자의 전위(GND1)는 제2접지단자(GND2)에 대하여 베이스-에미터 전압(VBE)에 대응하는 정도로 만 플로우트하고, 그래서 그 기능 블록의 정상 동작이 유지될 수 있고, 모든 제어 출력단자(G1-G4)는 제어 논리부(11)에 의해서 L레벨로 바뀌고, 그럼으로써 전력 MOSFET(Q1-Q4)를 턴오프시키는 것을 가능하게 한다.

정상시에, NPN 트랜지스터의 그 베이스-에미터 전압(VBE; 대략 0.7V)은 0V이고, 그래서 그 기능 동작의 정상 동작이 유지될 수 있고, 모든 제어 출력단자(G1-G4)는 제어 논리부(11)에 의해 L-레벨로 바뀌고, 그곳에서 전력 MOSFET(Q1-Q4)를 턴오프시키는 것이 가능하게 한다.

정상시에, NPN 트랜지스터(13a와 13b)의 베이스-에미터 전압(VBE)은 0V이고, 그래서 그들의 콜렉터는 둘다 고 임피던스를 나타낸다.

다음으로, 제2접지단자(GND2)가 오픈될 때, 제2 NPN 트랜지스터(13b)는 턴온되어, 제1접지단자(GND1)가 오픈될 때와 같이, 모든 제어 출력단자(G1-G4)가 L-레벨로 바뀌게 하는 것을 가능하게 한다.

접지단자(GND1와 GND2)가 동시에 오픈될 경우에, 그 결과적인 상황은 종래의 회로에서와 같고, 그 제어 출력단자(G1-G4)는 모두 H-레벨로 바뀌어서, 스루(through)-전류가 전력 MOSFET(Q1-Q4)에 흐르도록 허용한다.

제1 및 제2접지단자(GND1과 GND2)가 동시에 오픈될 때, 그 리드의 납땜 불양이 가정되는 것이다.

그러나, 그 리드의 납땜 불량으로 인하여 제1 및 제2의 접지단자(GND1과 GND2)가 동시에 오픈될 가능성이 거의 없다는 것을 언급해야만 한다.

이러한 가능성을 줄이기 위하여, 제2도에 나타난 것과 같이, 그들이 인접한 핀으로 된, 제1 및 제2도의 접지단자의 배열을 피하는 것이 바람직하다.

그들은, 예를 들어, 제3도에 나타난 것과 같이, 상호 대향하도록, 그들을 배열함으로써, 가능한한 서로 멀리 떨어지게 간격을 두어야 한다.

그러나, 그 프린트 회로기판 위에 있는 그 집적회로를 조립한 후에, 그 프린트 회로기판의 그 커넥터 반도체 집적회로의 소 신호 시스템은 그 전력 MOSFET의 접지단자로부터 자주 분리된다.

그 경우에, 그 반도체 집적회로용 접지단자 만이 커넥터이고, 그래서 접촉 불량 또는 터미널 오픈의 가능성이 있다.

그렇다면, 그 결과적 상황은 종래의 회로에서와 같다.

시스템 측 상에, 주 릴레리의 릴레이 구동 소자의 접지단자가 프린트 회로기판 커넥터의 반도체 집적회로의 접지단자에 접속될 때, 그 전력 MOSFET가 턴온 된다고 하더라도 그 주 릴레이가 OFF되므로 대전류가 흐르게 될 어떤 두려움도 없다.

즉, 많은 경우에, 고장(불량)-안전 수단으로서 고전력측(하이 측) 상의 그 전력 MOSFET의 드레인과 그 전력 소스 사이에 릴레이가 설치된다.

프린트 회로기판 상에 한 개의 접지단자 만이 존재할 경우에, 그 전력 MOSFET의 접지단자도 오픈되므로 그 접지단자가 오픈될 때에도 어떤 대전류도 흐르지 않는다.

실시예 1이, 외부 회로가 전력 MOSFET로 결합된 하이-브리지로 구성되는 경우를 참조로하여 설명되었지만, 실시예 1이 하프 브리지, 3-상 풀 브리지 등에도 적용될 수 있다는 것은 말할 필요도 없다.

상술한 것과 같이, 실시예 1에 따르면, 그 접지단자는 제1 및 제2접지단자로 나뉘어지고, 이는 외부에서 서로 접속되어, 그 제1과 제2접지단자(GND1과 GND2) 사이에 흐르는 소비 전류가 검출된다.

또한, 소비 전류 검출부(13)의 설치로 인하여, 그 접지단자의 전위를 외부 회로의 그 전력 MOSFET의 구동제어전위 보다 높지 않은 레벨에 클램프하고, 그 외부 회로의 전력 MOSFET에는 어떤 스루-전류도 흐르지 않게 되고, 그리하여 그들이 파괴되는 것으로부터 보호된다.

또한, 상술한 것과 같이, 소비 전류 검출부(13)는, 그의 베이스가 제1접지단자(GND1)에 접속되고 그의 에미터는 제2접지단자(GND2)에 접속되는 제1 NPN 트랜지스터(13a)와, 그의 베이스는 제2접지단자에 접속되고 그의 에미터는 제1접지단자에 접속되는 제2 NPN 트랜지스터(13b)로 구성된다.

이 배열로 인하여, 제1과 제2접지단자(GND1과 GND2)가 오픈될 때에도, 그 반도체 집적회로의 접지단자의 전위는 그 트랜지스터의 베이스-에미터 전압보다 높은 레벨로 입상되지 않고, 그래서 외부 회로의 전력 MOSFET의 전력 구동제어전위 이하의(보다 높지 않은) 레벨에 그 전위를 클렘프하는 것이 가능하고, 그럼으로써 전력 MOSFET(Q1-Q4)가 턴온 되는 것을 방지하고, 동시에, 2개의 트랜지스터 만이 추가 소자를 구성하여, 소자의 수의 증가로 인한 실질적인 칩 크기의 증가를 수반하지 않는 저렴한 반도체 집적회로를 제공하는 것이 가능하다.

또한, 제1 및 제2 NPN 트랜지스터(13a와 13b)의 콜렉터 신호가 그 외부 회로의 전력 MOSFET(Q1-Q4)를 OFF-제어 하기 위한 검출 신호로서 제어 논리부(11)에 공급되므로, 그 검출부로부터 나온 그 검출신호를 기초로하여 상술한 구동 제어신호를 OFF-제어하는 것이 가능하여, 외부 회로의 전력 MOSFET(Q1-Q4)의 폭주를 확실하게 방지하여 안전성을 확보하게 된다.

[실시예 2]

제4도는, 본 발명의 실시예 2에 따른, 주변회로를 포함하는, 반도체 집적회로를 나타내는 블록도이다.

제4도에서, 제1도에 나타난 실시예 1과 같은 소자는 같은 참조번호를 붙였고, 그런 소자들에 대한 설명은 생략될 것이다.

실시예 2에서, 번호(14)는 전력 MOSFET(Q1-Q4)로 흐르는 설정치 보다 낮지 않은 레벨에 있는 과전류를 검출하기 위한 과전류 검출부를 나타낸다.

번호(15)는 그 소비 전류 검출부(13)의 NPN 트랜지스터(13a와 13b)의 콜렉터와 그 과전류 검출부(14)의 검출신호 간의 AND를 얻는 그 AND 회로를 표시하고, 그곳에서 제어 논리부(11)에 그 출력을 공급하며, 번호(16)는 자기-진단 단자(D)로부터 출력을 전달하기 위하여 제어 논리부(11)를 기초로 하여 베이스-구동-제어되는 NPN 트랜지스터를 나타내고; 번호(17)는 접지단자(GND1 또는 GND2)가 오픈될 때 자기-진단 단자(D)로부터 나오는 출력을 기초로하여 자기-진단을 실행하는 반도체 집적회로의 입력단자(IN1과 IN2)에 2비트 동작 명령을 공급하는 마이크로 컴퓨터를 표시한다.

제1도의 실시예 1과 대조하여, 실시예 2에서는, 접지단자(GND1 또는 GND2)가 오픈될 때 상기 제어 출력단자(G1-G4)가 그 제어 논리부에 의해 L레벨로 바뀔뿐만 아니라, 외부 마이크로 컴퓨터(17)에 어떠한 이상(abnormality)을 알리게 하는 기능이 제공되고, 그 과전류 보호기능, 원래 주어진 반도체 집적회로로, 즉, 전력 MOSFET(Q1-Q4)에 흐르는 전류가 모니터되어, 전류가 설정치 보다 낮지 않은 레벨에 도달할 때는, 출력이 턴오프 되는 기능이 이용되고, 그 소비 전류 검출부의 NPN 트랜지스터(13a와 13b)의 신호는, 접지단자(GND1 또는 GND2)가 오픈될 때 턴온되는 기능이 사용되어, 과전류 검출에서 실행된 것과 같은 동작을 실행하게 된다.

제4도에 나타난 구성에서, 설정치 이상의(보다 낮지 않은) 레벨에 있는 전류가 그 전력 MOSFET(Q1-Q4)에 흐를 때, 과전류 검출부(14)의 출력은 L로 바뀌어서, AND 회로(15)도 L로 바뀌고, 출력단자(G1-G4)를 동시에 턴오프시켜서, 자기-진단 단자(D)의 출력은 정상 동작의 출력으로부터 반전되어 L에서 H로 바뀐다.

소비 전류 검출부(13)의 상기 트랜지스터(13a와 13b)를 AND회로(15)에 접속시킴으로써, 접지단자(GND1 또는 GND2)가 오픈될 때 그의 콜렉터 신호는 L로 바뀌고, 그에 의해 상술한 기능을 실현하게 된다.

단지 2개의 트랜지스터, 즉, 상기 NPN 트랜지스터(13a와 13b)만이 추가 소자를 구성하고, 칩 크기의 어떤 실질적인 변화도 수반되지 않아서, 저렴한 가격으로 반도체 집적회로를 실현하게 된다.

또한, 접지단자(GND1이나 GND2)의 어느 하나가 오픈된 것을 나타내는 이상 상태 신호를 전달함으로써, 자기-진단이 가능하게 된다.

상술한 실시예 2에서, 제어 논리부(11)는, GND1 또는 GND2의 어느 하나가 오픈될 때, 제어 출력단자(GND1-GND4)는 턴오프되지 않고, 그 자기-진단 단자(D)만이 반전된다.

접지단자(GND1 또는 GND2)의 하나가 오픈될 때에도, 접지단자(GND2)의 전위는 VBE(약 0.7V) 보다 높지 않게 되지 않고, 전력 MOSFET(Q1-Q4)의 구동제어전위 보다 높지 않은 레벨에 클램프되어서, 전력 MOSFET(Q1-Q4)는 턴온되지 않는다.

그리하여, 실시예 2에 있어서, 제어 논리부(11)는, 접지단자(GND1 또는 GND2)의 어느 하나가 오픈된 것을 나타내는 이상 상태 신호가 외부에 전달되도록 구성되고, 자기-진단이 가능하게 되어, 상기 반도체 집적회로는 신뢰도 평가에 이용될 수 있다.

[실시예 3]

제5도는 본 발명의 실시예 3에 따른 반도체 집적회로를 나타내는 블록도이다.

그 도면은 주로 소비 전류 검출부(23)의 구성을 나타내는데, 이는 제1도에 나타난 실시예 1의 소비 전류 검출부(13)에 대응한다.

제5도에 나타난 것과 같이, 실시예 3에서, 제1접지단지와 제2접지단자(GND1와 GND2) 사이에 흐르는 소비 전류를 검출하여 외부 회로의 전력 MOSFET(Q1-Q4)의 구동제어전위 보다 높지 않은 레벨에 그 접지단자의 전위를 클램프하는, 소비 전류 검출부(23)는, 그의 에노드는 제1접지단자(GND1)에 접속되고, 그의 캐소드는 제2접지단자(GND2)에 접속되는 제1다이오드(23a)와, 그의 캐소드는 제1접지단자(GND1)에 접속되고 그의 에노드는 제2접지단자(GND2)에 접속되는 제2다이오드(23b)와, 제1다이오드(23a)의 순방향 전압을 기준 전압과 비교하는 제1비교기(23c), 및 제2다이오드(23a)의 순방향 전압을 기준 전압과 비교하는 제2비교기(23d)를 구비한다.

제1비교기 및 제2비교기(23c와 23d)의 그 비교 출력은 검출신호로서 제어 논리부(11)에 공급된다.

즉, 제5도에 나타난, 실시예 3의 소비 전류 검출부(23)는, 제1도에 나타난 실시예 1의 그 소비 전류 검출부(13)의 트랜지스터(13a와 13b) 대신에 다이오드(23a와 23b)를 사용한다.

각 다이오드의 에노드 측은, 접지단자(GND1 또는 GND2)의 어느 하나가 오픈될 때 비교기(23c와 23d)의 출력이 반전될 수도 있게 그 비교기의 비교 입력측에 접속된다.

이 배열로 인하여, 접지단자(GND1 또는 GND2)가 오픈될 때까지도 그 오픈된 제2접지단자의 전위는, 단지 그 다이오드의 순방향 전압(VF, 약 0.7V)에 대응하는 정도로만 플로우트되고 전원(Vcc)의 전압에 가까운 레벨로 입상되지 않아서, 정상 동작이 가능하다.

비교기(23c와 23d)의 기준 전압으로서는, 대략 정상시에 0V이고, 이상(비정상)시에 0.7V인, 에노드의 레벨 사이에 있는 값들이 선택된다.

그리하여, 그들을 0.2V-0.4V 범위에 있는 값으로 설정함으로써, 실시예 1 및 2와 똑같은 기능이 획득될 수 있다.

그 소비 전류 검출부(23)의 이 구성으로 인하여, 잡음 등의 변화 때문에 한 접지단자와 다른 접지단자 사이에 전위가 발생된다고 할 지라도, 접지단자(GND1과 GND2)의 어떤 접지단자도 오픈되지 않을 때, 잡음 등의 영향은, 그 검출 감도(sensitivity)를 향상하기 위하여 상기의 기준 전압의 값을 적당하게 설정함으로써 제거되고, 그에 의하여 외부 회로의 전력 MOSFET(Q1-Q4)가 오동작 되는 것을 방지한다.

또한, 비교기의 기준 전압을 개별적으로 그리고 독립적으로 설정하는 것이 가능하고, 그럼으로써 그 검출 감도의 조정을 가능하게 한다.

상술한 실시예는 그 전압 구동형 전력 제어소자가 전력 MOSFET로 구성되는 경우에 적용된 것으로 설명되었지만, 본 발명은 IGBT에 적용될 때에도 같은 효과를 제공한다.

또한, 반도체 집적회로에서 접지단자(GND)의 수가 3 또는 그 이상이면, 상술한 것이 채택된 것과 유사한 구성으로 되는 한 동일한 효과가 얻어진다.

상술한 것과 같이, 본 발명에 있어서, 그 접지단자가, 적어도 2개의 접지단자로 나뉘어지고, 외부에서 접속된, 한 접지 핀과 다른 접지핀 사이에 흐르는 소비 전류를 검출하여 그 접지단자의 핀의 전위를 그 외부 회로의 전압 구동형 전력 제어소자의 그 구동제어전위 이하의 레벨로 클램프하는 소비 전류 검출부가 구비되어 있어서, 그 접지단자 핀이 오픈될 때까지도 그 외부 회로의 전압 구동형 전력 제어소자에 어떠한 전류도 흐르지 않게 되어, 그들이 파괴되는 것으로부터 보호된다.

또한, 상술한 소비 전류 검출부는, 그의 베이스가 제1접지단자에 접속되고 그의 에미터는 제2접속단자에 접속되는 제1 NPN 트랜지스터와, 그의 베이스는 제2접지단자에 접속되고 그의 에미터는 제1접지단자에 접속되는 제2 NPN 트랜지스터를 구비하고, 상기 제1 및 제2 NPN 트랜지스터의 콜렉터 신호는 검출신호로 사용되어서, 오직 2개의 트랜지스터를 추가함으로써, 그 외부 회로의 전압 구동형 전력 제어소자에 어떤 스루-전류도 흐르지 못하게 하여, 그들이 파괴되는 것을 보호하는 반도체 집적회로를 얻는 것이 가능하다.

또한, 상술한 소비 전류 검출부는: 그의 에노드가 제1접지단자에 접속되고 그의 캐소드는 제2접지단자에 접속되는 제1다이오드와, 그의 에노드는 제2접지단자에 접속되고 그의 캐소드는 제1접지단자에 접속되는 제2다이오드와; 그 제1다이오드의 순방향 전압을 기준 전압과 비교하는 제1비교기와; 그 제2다이오드의 순방향 전압을 기준 전압과 비교하기 위한 제2비교기를 구비하고, 상기 제1비교기와 제2비교기의 그 비교 출력이 검출신호로서 출력된다.

이 배열로 인하여, 만일, 그 접지단자의 핀이 오픈되지 않을 지라도, 잡음류의 영향으로 인하여 그 제1과 제2접지단자 사이에 전위의 차가 발생된다면, 그러한 잡음 등의 영향은 상술한 기준 전압을 적절하게 설정함으로써 제거될 수 있어서, 검출 감도는 향상하게 되고, 그리하여 전력 구동형 전력 제어소자가 오 동작되는 것을 방지한다.

또한, 그 비교기의 각각의 기준 전압은 개별적으로 그리고 독립적으로 설정될 수 있어서, 검출 감도를 조정 가능하게 한다.

또한, 자기-진단은, 그 소비 전류 검출부의 검출신호를 기초로 하여 제1과 제2의 분할 접지단자 중의 하나가 오픈된 것을 나타내는 이상 상태 신호를 외부에 전달하는 제어 논리부를 설치함으로써, 가능하다.

더 나아가, 상술한 제어 논리부의 수단에 의하여, 상기 소비 전류 검출부의 그 검출신호를 기초로 하여 상기 구동 제어신호는 OFF-제어되고, 그래서 그 외부 회로의 전압 구동형 전력 제어소자의 폭주(runaway)를 방지하여 안전성을 확보하는 것이 가능하다.

Claims

반도체 집적회로에 있어서, 외부로부터의 동작 명령이 입력되는 입력단자와; 제어의 대상을 구성하는 전압 구동형 전력 제어소자의 구동 전원에 접속된 전력단자와; 상기 전압 구동형 전력 제어소자의 제어단자에 접속되어 상기 전압 구동형 전력 제어소자를 구동 제어하기 위한 구동 제어신호를 출력하기 위해 적용되는 제어 출력단자와; 외부에서 상호 접속된 적어도 2개(제1 및 제2)의 접지단자로 분할된(나뉘어진) 접지단자와; 상기 입력단자를 통한 그 동작 명령 입력에 대응하는 구동 제어 신호를, 상기 제어 출력단자를 통하여 상기 전압 구동형 전력 제어 소자의 그 제어단자에 출력시키는 제어 수단; 및 그 제1접지단자와 그 제2접지단자 사이의 소비 전류의 흐름을 검출하여 상기 접지단자와 그 전위를 상기 전압 구동형 전력 제어 소자의 그 구동제어전위 보다 높지 않은 레벨에 클램프하는 소비 전류 검출부를 구비하는 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 소비 전류 검출부는 그의 베이스가 제1접지단자에 접속되고 그의 에미터는 제2접지단자에 접속되는 제1 NPN 트랜지스터 및 그의 베이스가 그 제2접지단자에 접속되고 그의 에미터는 그 제1접지단자에 접속되는 제2 NPN 트랜지스터를 구비하고, 상기 제1 및 제2 NPN 트랜지스터의 콜렉터 신호는 검출신호로서 출력되는 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 제어 수단은: 그 동작 명령과, 상기 입력단자를 통하여 외부로부터 입력된 동작 명령에 대응하고 비트 정보를 구성하는 제어 명령을 출력하여, 소비 전류가 상기 제1접지단자에 흐르게 하는 제어 논리부; 및 소비 전류가 상기 제2접지단자에 흐르게 하는 상기 전압 구동형 전력 제어소자의 그 제어단자에 구동 제어신호를 출력하는 프리 드라이버부를 구비하는 것을 특징으로 하는 반도체 집적회로.
제3항에 있어서, 상기 제어 논리부는 그 소비 전류 검출부의 그 검출신호를 기초로 하여 그 구동 제어신호를 OFF-제어하기 위한 제어 명령을 상기 프리 드라이버부에 공급하는 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 제1접지단자와 제2접지단자의 핀은 서로 대향하도록 배열되는 것을 특징으로 하는 반도체 집적회로.
제3항에 있어서, 상기 프리 드라이버부는, 상기 제어 출력단자를 통하여 모터의 가역-동작 제어를 위한 H-브리지를 구성하는 상기 전압 구동 전력 제어소자의 제어단자에 구동 제어신호를 출력하는 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 전압 구동 전력 제어소자는 전력 MOSFET인 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 전압 구동 전력 제어소자는 IGBT인 것을 특징으로 하는 반도체 집적회로.
제3항에 있어서, 상기 제어 논리부는, 상기 소비 전류 검출부의 그 검출신호를 기초로 하여 제1접지단자와 제2접지단자 중의 하나가 오픈된 것을 나타내는 이상 상태 신호를 외부에 전달하는 것을 특징으로 하는 반도체 집적회로.
제9항에 있어서, 반도체 집적회로는: 자기-진단 출력을 전달하는 자기-진단 단자와; 상기 전압 구동형 전력 제어소자에 흐르는 설정치 이상의 레벨에 있는 과전류를 검출하는 과전류 검출부와; 상기 소비 전류 검출부의 그 검출신호와 상기 과전류 검출부의 그 검출신호 간의 AND를 상기 제어 논리부에 출력하는 AND 회로; 및 자기-진단 신호로서 상기 자기-진단 단자로부터의 콜렉터 신호를 전달하기 위하여, 상기 AND 회로의 출력을 기초로한 상기 논리 제어부로부터 전달된 이상 상태 신호를 기초로하여 베이스-구동-제어되는 트랜지스터를 더 구비하는 것을 특징으로 하는 반도체 집적회로.
제1항에 있어서, 상기 소비 전류 검출부는: 그의 에노드가 상기 제1접지단자에 접속되고 그의 캐소드는 상기 제2접지단자에 접속되는 제1다이오드와; 그의 에노드는 상기 제2접지단자에 접속되고 그의 캐소드는 상기 제1접지단자에 접속되는 제2다이오드와; 상기 제1다이오드의 그 순방향 전압을 기준 전압과 비교하는 제1비교기; 및 상기 제2다이오드의 그 순방향 전압을 기준 전압과 비교하는 제2비교기를 구비하고, 상기 제1 및 제2비교기의 그 비교 출력이 검출신호로서 출력되는 것을 특징으로 하는 반도체 집적회로.