KR0176130B1 - 서브 필터를 이용한 인터폴레이션 필터 - Google Patents

Abstract

N개의 필터 계수를 갖는 인터폴레이션 필터 구현시 N/4개의 필터 계수를 갖는 4개의 서브필터를 이용하여 필터 연산 회수를 대폭 감축한다. 이를 위하여 제1전송 속도로 수신되는 데이타를 멀티플렉싱하여 제1서브 필터에서 제4서브 필터로 각각 인가한다. 그러면 각각의 서브 필터는 수신 데이타를 N/4개의 필터 계수와 각각 연산하여 여파된 최종 데이타를 출력한다. 그러면 제1서브 필터에서 제4서브 필터에서 처리되는 최종 데이타를 각각 제2전송 속도로 인터폴레이션하여 출력한다.

Description

서브 필터를 이용한 인터폴레이션 필터

제1도는 ISI를 발생하지 않는 저역 필터의 특성도.

제2도는 ISI를 발생하지 않는 기수대칭 필터의 특성도.

제3도는 레이즈드 코사인 필터의 특성도.

제4도는 인터폴레이션 FIR필터의 입출력 특성도.

제5도는 종래의 FIR필터의 구성도.

제6도는 여파기 계수가 64일시의 종래 FIR필터의 구성도.

제7도는 본 발명에 따라 서브필터를 이용한 인터폴레이션 필터의 구성도.

제8도는 본 발명에 따른 인터폴레이션 서브 필터시의 처리흐름도.

제9도는 여파기 계수가 64일시의 본 발명에 따른 FIR필터의 구성도.

본 발명은 인터폴레이션 필터에 관한 것으로, 특히 서브 필터 기법을 이용하여 효율을 향상시킬 수 있는 인터폴레이션 필터 및 그 처리 방법에 관한 것이다.

일반적으로 디지탈 통신 시스템에서 대역폭이 제한된 선로를 통하여 디지탈 신호를 전송하는 경우, t = ±/T, ±2T, ±3T,...에서 임펄스 응답이 0이 되지 않으며, 이때의 현상은 심볼간의 간섭(Inter symblo Interference: 이하 ISI라 칭함)에 의해 발생된다. 상기 ISI를 제거하기 위해서 요구되는 선로여파기의 특성은 다음과 같은 이상적인 저역여파 특성을 가져야 한다.

제1도는 W=1/2T인 ISI를 발생시키지 않는 이상적인 저역여파기를 나타내고 있다. 그러나 상기 제1도에 나타난 이상적인 저역여파기는 실현이 불가능하며, 사이드 로브(side love)의 감쇄속도가 느려 상기 ISI가 여러 샘플에 넓게 퍼지는 단점이 있다.

이러한 단점을 보완하기 위해 제2도와 같이 x(f)를 f=1/2T를 중심으로 기수대칭하게 설계하면 특성은 다음과 같이 표현된다.

여기서 상기 x(f)는 상기 제1도의 이상적 저역여파기의 특성과 동일하다. 상기 제2도와 같은 기수 대칭 여파기는 상기 제1도와 같은 이상적인 저역여파기 보다 대역폭이 넓어지는 단점이 있으나, 임펄스 응답의 사이드 로브(side love)가 줄어들어 ISI가 미치는 샘플수가 줄어든다. 상기와 같은 기수대칭인 여파기의 한 종류로서, 레이즈드 코사인 필터(raised cosine filter)가 이용되며, 이 필터의 특성은 다음과 같다.

이때 상기 β를 롤 오프 파라메터(roll off parameter)라 하며, 이의 값은 0 β 1이다. 상기 제3도는 레이즈드 코사인 여파기의 특성을 나타내고 있다. 상기 제3도의 필터에서는 β가 커질수록 사이드 로브는 줄어드나 대역폭이 넓어짐을 알 수 있다.

V.29팩시밀리 모뎀(V.29 FAX MODEM)은 공중전화망을 통하여 교신하며 선로 특성이 300HZ-3300HZ으로 제한되므로, 1800HZ로 변조되었을 경우 사용 가능한 주파수 대역폭은 1500HZ가 된다. 이때 상기 팩시밀리 모뎀의 심볼 레이트(symbol rate)는 2400bps(bit per sec)(T = 1/2400)가 되고, 1/2T = 1200이므로 β= 25%인 레이즈드 코사인 여파기를 사용한다. 상기와 같은 팩시밀리 모뎀에서 디지탈 여파기로 송신여파기를 구현할 때, 여파기의 입력이 2400bps이고 출력이 9600bps이므로, 입력 데이타를 4배로 업-샘플링(Up-Sampling)한다. 이때 상기 여파기의 구조는 선형위상 특성을 갖도록 하기 위하여 FIR여파기를 사용한다. 이와 같은 업-샘플링(Up-Sampling)을 인터폴레이션(interpolation)이라 하며, 2400bps에서 9600bps로 인터폴레이션(interpolation)하는 경우에는 제4도에 도시된 바와 같이 입력신호사이에 3개의 0값이 필요하게 된다.

제5도는 상기 제4도와 같은 인터폴레이션 FIR필터의 입출력 특성을 고려하여 여파기능을 수행하는 종래의 FIR필터의 구성도로서, 탭(tap)수가 N인 경우의 일반적인 FIR여파기의 구조를 나타내고 있다. 상기 제5도와 같은 FIR필터에서의 입력과 출력의 샘플레이트(Sample rate)는 T가 된다. 상기와 같은 종래의 FIR필터를 이용하여 수신되는 2400bps의 X(n)데이타가 9600bps의 속도로 업 샘플링되어 출력되는 Y(n)은 하기와 같은 연산에 의해 수행된다.

그러나 상기와 같은 종래의 FIR 인터폴레이션 필터를 구성할 경우에는 상기한 바와 같이 연속되는 4개의 샘플중 3개가 0의 값을 가지므로, 특정 순간에서 전체 여파기계수 N개중 N/4개 만의 입력 데이타와 계수와의 곱연산이 필요하게 된다. 이는 곧 (3N)/4개의 불필요한 계산이 수행됨을 의미하는 것이다.

제6도는 전체 여파기의 계수가 64개(C0-C63)일시의 FIR필터의 구성도로서, 상기 구성으로 연산되어 출력되는 Y(n) 데이타는 하기와 같이 표현된다.

이 경우 상기 입력 데이타 X(n)이 유효한 데이타를 가진다면, 유효한 데이타들은 X_(n), X_(n-4), X_(n-8), X_(n-12), X_(n-16),..., X_(n-56), X_(n-60)이 되며, 나머지 입력 데이타들은 모두 0의 값을 갖는 입력 데이타들이 된다. 따라서 수신되는 입력 데이타에서 16개의 입력 데이타만 유효한 데이타이며, 나머지 48개의 입력 데이타는 0의 값을 가지게 되므로 1회 연산시 48번의 불필요한 연산이 수행되는 것이다.

이로인해 종래의 FIR필터를 사용하는 경우에는 연산 시간이 길어져 필터의 효율을 저하시키게 되고, 또한 불필요한 메모리 영역을 많이 차지하게 되는 문제점이 있었다.

따라서 본 발명의 목적은 인터폴레이션 필터 구현시 서브 필터기법을 이용하여 필터 동작을 고속으로 수행할 수 있는 필터 및 그 처리 방법을 제공함에 있다.

본 발명의 또 다른 목적은 인터폴레이션 필터의 연산기능을 효율적으로 수행하여 간단하게 구현할 수 있는 필터 및 그 처리 방법을 제공함에 있다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제7도는 본 발명에 따른 인터폴레이션 필터의 구성도로서, 제1서브 필터-제4서브필터로 구성되며, 데이타 수신시 수신 데이타들을 각각 대응되는 필터 계수들과 연산하여 여파기능을 수행하는 연산부(72)와, 제1전송 속도를 갖는 입력 데이타를 수신하며, 제1전송 속도 주기로 수신된 데이타를 멀티플렉싱하여 상기 연산부(72)의 제1서브 필터에서 제4서브 필터의 데이타 입력단에 순차적으로 인가하는 제1스위치부(71)와, 상기 연산부(72)의 제1서브필터-제4서브필터의 출력단과 각각 연결되며, 제2전송속도 주기로 상기 제1서브 필터에서 제4서브 필터까지의 출력단을 순차적으로 연결하여 여파처리된 출력데이타를 제2전송속도로 업 샘플링하여 출력하는 제2스위치부(73)로 구성된다.

제8도는 본 발명에 따른 인터폴레이션 필터의 처리 흐름도로서, 수신되는 입력데이타 X_(n)을 제1서브필터에서 제4서브필터에 제1전송 속도 주기로 순차적으로 인가하며, 제1서브필터-제4서브 필터에서는 제1전송속도 주기로 수신되는 입력 데이타를 필터 계수와 연산하여 여파 처리하고, 여파 처리된 최종 출력데이타를 제2전송 속도로 업샘플링하여 출력한다. 그러므로 입력 데이타가 0인 경우의 연산과정이 생략되므로 고속으로 인터폴레이션 필터를 구현할 수 있다.

제9도는 필터계수가 64개일 경우 본 발명에 따른 인터폴레이션 필터의 구성도이다.

상술한 구성에 의거 본 발명을 제7도 - 제9도를 참조하여 상세히 설명한다.

먼저 본 발명에 의한 터는 N개의 필터 계수를 제7도와 같이 (C₀,C₄,C₈,...,C_N-4), (C₁,C₅,C₉,...,C_N-1), (C₂,C₆,C₁₀,...,C_N-2), (C₃,C₇,C₁₁,...,C_N-1)의 4개 소그룹으로 분리하고, 2400bps로 수신되는 입력 데이타X_(n)는 제1스위치(71)를 이용하여 제1서브필터에서 제4서브 필터까지 순차적으로 멀티플렉싱시켜 인가한다. 따라서 2400bps로 수신되는 데이타 X_(n)은 먼저 제1서브필터(91)로 인가하고, 두번째에는 제2서브필터(92)로 인가되며, 세번째에는 제3서브필터(93)로 인가되고, 네번째는 제4서브필터(94)로 인가된다. 이후 수신되는 입력데이타 X_(n)은 다시 제1서브필터(91)로 인가되어 상기와 같은 동작을 반복 수행한다. 이때 상기 서브필터(91-94)에 인가되는 입력데이타 X_(n)은 실제 유효값을 갖는 데이타들이며, 0값을 갖는 데이타들은 스위칭에 의해 상기 서브필터(91-94)영역에 인가되지 않는다.

그러면 상기 제1서브필터(91)-제4서브필터(94)는 각각 수신되는 입력 데이타들을 상기와 같이 분리되어 각각 1:1로 대응되는 필터 계수들과 연산되어 최종 출력데이타 Y_(n)으로 산출된다. 그러면 제2스위치(73)는 9600bps로 스위칭되며 상기 제1서브필터(91)-제4서브필터(94)의 출력데이타 Y_(n)들은 X_(n)들이 9600bps로 여파 처리되어 출력되는 것이다.

상기 과정을 제8도 및 제9도를 참조하여 상세히 설명한다. 상기 제9도는 전체 필터 계수가 64개 C₀-C₆₃인 경우의 인터폴레이션 필터이 구성도로서, 먼저 제1서브필터(91)-제4서브필터(94)의 필터 계수 저장영역에 각 분리시켜 저장시킨다. 이때 필터계수 C₀-C₆₃의 분리 방법은 제9도에 도시된 바와 같이 한다. 여기서 연산부(72)에서 수행되는 연산하는 산출식은 하기와 같다.

이때 j는 제1스위치(71)에서 스위칭되어 상기 제1서브필터(91)-제4서브필터(94)를 선택하는 변수로서 j = 4가 된다. 또한 필터계수를 의미하는 k는 0에서이 되고, N= 64가 되므로 k=15가 된다. 따라서 상기 산출식은 N=64개 일시 하기와 같이 표현된다.

먼저 인터폴레이션 필터의 동작을 개시할시, (81)단계에서 j=0으로 세트한다. 그러면 제1스위치(71) 및 제2스위치(73)는 연산부(72)의 제1서브필터(91)로 스위칭되며, 이로인해 2400bps로 수신되는 입력데이타 X_(n)은 (82)단계에서 제1서브 필터(91)에 저장 된다. 그러면 제1서브 필터(91)는의 연산을 수행한다. 이 경우 연산은 하기와 같다.

이때 여기서 X_{(n) -}X_(n-15)는 j=0에서 실제유효 값을 갖는 입력 데이타들이 되며, 상기와 같이 (83)단계에서 연산되어 처리된 최종 출력데이타 Y_(n)을 (84)단계에서 처리 데이타를 쉬프트시키며, 이로인해 Y_(n)데이타는 제2스위치(73)를 통해 출력된다.

이후 (85)단계에서 j=j+1을 수행하여 제1스위치(71) 및 제2스위치(73)를 제어하는데, 이전 상태가 j=0이므로 j=1이 된다. 상기와 같이 j변수를 변화시키고, (86)단계에서 j=4가 되었는가 검사하는데, j=4이면 제4서브필터(94)까지 입력데이타 X_(n)이 인가된 상태이므로, 다시 제1서브필터(91)로 입력데이타 X_(n)를 출력하기 위하여 j=)으로 세트한다.

상기와 같이 j = 01로 세트되면, 상기 제1스위치(71) 및 제2스위치(73)는 연산부(72)의 제1서브필터(91)로 스위칭되며, 이로인해 2400bps로 수신되는 입력데이타 X_(n)은 (82)단계에서 제1서브 필터(91)에 저장 된다. 그러면 제1서브 필터(91)의 연산을 수행한다. 이 경우 연산은 하기와 같다.

이때 여기서 X_{(n) -}X_(n-15)는 j=1에서 실제유효 값을 갖는 입력 데이타들이 되며, 상기와 같이 (83)단계에서 연산되어 처리된 최종 출력데이타 Y_(n)을 역시 (84)단계에서 처리 데이타를 쉬프트 되며, 이로인해 Y_(n)데이타는 제2스위치(73)를 통해 출력된다.

이후 j = 2로 세트되며, 그리고 다시 상기 제1스위치(71) 및 제2스위치(73)는 연산부(72)의 제3서브필터(93)로 스위칭되며, 이로인해 2400bps로 수신되는 입력데이타X_(n)은 (82)단계에서 제3서브필터(93)에 저장된다. 그러면 제1서브 필터(91)의 연산을 수행한다. 이 경우 연산은 하기와 같다.

상기와 같이 제3서브필터(93)를 통해 Y_(n)데이타를 연산하면, (84)단계에서 역시 쉬프트되어 제2스위치(73)로 출력되며, 이후 j=3으로 세트된다. 그러면 다시 상기 제1스위치(71) 및 제2스위치(73)는 제4서브필터(94)로 스위칭되며, 따라서 상기 제4서브필터(94)에서 연산과정을 하기와 같이 수행한다.

따라서 상기와 같이 2400bps로 수신되는 입력데이타 X_(n)를 역시 2400bps주기로 멀티플렉싱시켜개의 여파계수를 각각 갖는 제1서브필터(94)에 순차적으로 인가하며, 상기 제1서브필터(91)-제4서브필터(94)는 수신되는 입력데이타 X_(n)을 연산하여 인터폴레이션 시키므로서, 연사처리 시간을 4배 단축시킬 수 있다. 즉, 필터계수가 64개인 필터를 구현할 시 제6도에 도시된 종래의 FIR필터와 제9도에 도시된 본 발명의 필터구성을 살펴보면, 1회 X_(n)데이타 입력시 48회(3N/4; 여기서 N=15)의 곱셈 횟수를 줄일 수 있다.

상술한 바와 같이 인터폴레이션 필터를 구현할시, 결과적으로 N개의 여파기 계수를 4개의개의 계수를 갖는 서브필터(Sub filter)로 구성하게 되면, 여파과정에개의 곱셈과 덧셈만을 필요로 하게 되므로 N개의 여파과정에 비해 75%의 연산 시간을 감축시킬 수 있으며, 이로인해 시스템 효율을 증가시킬 수 있는 효과가 있다.

Claims (2)

1. N개의 필터 계수를 갖는 인터폴레이션 필터에 있어서, 제1전송 속도를 갖는 입력 데이타들을 순차적으로 수신하며, 상기 입력 데이타 수신시 마다 스위칭되어 수신되는 입력 데이타들을 순차적으로 제1단자-제4단자로 멀티플렉싱 출력하는 수단과, 상기 제1단자-제4단자에 각각 대응되어 제1서브필터-제4서브필터가 연결되고, 상기 서브필터들이 N/4개의 고유 필터 계수들을 저장하고 있으며, 수신되는 상기 입력데이타를 N/4회 연산하여 여파된 출력 데이타를 발생하는 필터 수단과, 상기 제1서브필터-제4서브필터의 출력단과 각각 연결되며, 제2전송속도로 스위칭되 상기 제1서브필터-제4필터로 부터 순차적으로 출력되는 출력 데이타를 업-샘플링하여 출력하는 수단으로 구성된 것을 특징으로 하는 인터폴레이션 필터.
2. N/4개의 필터 계수를 갖는 제1서브필터-제4서브필터를 구비하며, 제1전송 속도를 갖는 입력 데이타를 제2전송 속도로 인터폴레이션하여 필터하는 방법에 있어서, 제1전송 속도를 갖는 입력데이타 X_(n)를 수신하는 과정과, 상기 수신된 입력데이타 X_(n)를 이용하여 하기와 같은 출력데이타 Y_(n)을 발생하여 여파하는 과정과,

   상기 여파된 출력데이타 Y_(n)을 제2전송 속도로 인터폴레이션하여 출력하는 과정과, 상기 과정 수행후 현 서브필터 영역에서 다음 서브필터 영역으로 스위칭되어 다음 입력데이타 X_(n)을 대기하는 과정으로 이루어져 제1전송 속도를 갖는 입력 데이타를 상기 제1서브필터-제4서브필터 영역으로 순차적으로 스위칭시켜 제2전송 속도로 인터폴레이션 필터링 함을 특징으로 하는 방법.