KR0175392B1 - Motor protection circuit - Google Patents

Motor protection circuit Download PDF

Info

Publication number
KR0175392B1
KR0175392B1 KR1019950024825A KR19950024825A KR0175392B1 KR 0175392 B1 KR0175392 B1 KR 0175392B1 KR 1019950024825 A KR1019950024825 A KR 1019950024825A KR 19950024825 A KR19950024825 A KR 19950024825A KR 0175392 B1 KR0175392 B1 KR 0175392B1
Authority
KR
South Korea
Prior art keywords
motor
output
current command
signal
unit
Prior art date
Application number
KR1019950024825A
Other languages
Korean (ko)
Other versions
KR970013580A (en
Inventor
민병운
김용호
이영식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950024825A priority Critical patent/KR0175392B1/en
Priority to US08/700,568 priority patent/US5721474A/en
Priority to DE19632235A priority patent/DE19632235A1/en
Priority to CN96113292A priority patent/CN1043393C/en
Priority to JP8212879A priority patent/JPH09117055A/en
Publication of KR970013580A publication Critical patent/KR970013580A/en
Application granted granted Critical
Publication of KR0175392B1 publication Critical patent/KR0175392B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02—Providing protection against overload without automatic interruption of supply
    • H02P29/032—Preventing damage to the motor, e.g. setting individual current limits for different drive conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
    • H02H7/0833—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for electric motors with control arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02—Providing protection against overload without automatic interruption of supply
    • H02P29/024—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
    • H02P29/028—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load the motor continuing operation despite the fault condition, e.g. eliminating, compensating for or remedying the fault
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Direct Current Motors (AREA)
  • Protection Of Generators And Motors (AREA)

Abstract

이 발명은 모터 구속시 모터 소손 방지회로에 관한 것으로서, 더욱 상세하게 말하자면 모터에 흐르는 전류를 전류 검출부에서 검출하여 모터내의 코일에 과전류가 흐를 경우, 자동적으로 모터에 흐르는 전류를 제한하는, 모터 구속시 모터 소손 방지회로에 관한 것으로, 모터 주변의 환경적인 문제 또는 과부하의 상태등으로 모터의 회전이 구속되면 모터의 코일에 과전류가 흐르며 결국에는 모터가 소손되기에 이른다. 이와 같이 모터가 소손되면 모터의 용량에 비례하여 모터를 동력원으로 사용하는 기계 설비에 있어서 때로는 막대한 손실을 초래하는 경우가 발생할 수 있으며, 상기한 바와 같은 문제가 발생하는 경우에, 모터를 보호하기 위하여, 모터의 코일에 흐르는 전류를 검출하고, 제한하는 회로를 구성하며, 이 발명의 실시예인 모터 구속시 모터 소손 방지회로를 참조해 보면, 전류 검출부에서 모터의 과전류를 검출할 경우, 비교부에 과전류 신호를 입력하고, 전류 명령의 전위를 전류 명령 제한 회로에 의해 낮추어 줌으로써, 모터가 주변의 상황에 의하여 구속이 되어도, 그 구속되는 정도에 따라 전류를 조절하여, 모터를 구동할 수 있으며, 모터가 정지되었을 경우에는 모터의 권선에 흐르는 전류를 최소화 하여 모터를 보호할 수 있는 효과가 있다.The present invention relates to a motor burnout prevention circuit when the motor is restrained. More specifically, the current detection unit detects a current flowing in the motor and automatically limits the current flowing to the motor when an overcurrent flows in the coil in the motor. It relates to a motor burnout prevention circuit. When the rotation of the motor is constrained due to environmental problems or overload conditions around the motor, overcurrent flows to the coil of the motor and eventually the motor burns out. As such, when the motor is burned out, sometimes a huge loss may occur in a mechanical facility that uses the motor as a power source in proportion to the capacity of the motor, and in order to protect the motor when the problem described above occurs. The circuit for detecting and limiting the current flowing through the coil of the motor is configured. Referring to the motor burnout prevention circuit during the motor restraint, which is an embodiment of the present invention, when the current detecting unit detects the overcurrent of the motor, the comparator By inputting a signal and lowering the potential of the current command by the current command limiting circuit, even if the motor is constrained by the surrounding situation, it is possible to drive the motor by adjusting the current according to the degree of confinement. When stopped, there is an effect to protect the motor by minimizing the current flowing in the winding of the motor.

Description

모터 구속시 모터 소손 방지회로Motor burnout prevention circuit when motor is locked

제1도는 종래의 모터 제어 회로의 상세 회로도이고,1 is a detailed circuit diagram of a conventional motor control circuit,

제2도는 제1도의 주요 부분에 대한 파형도이고,2 is a waveform diagram of the main part of FIG.

제3도는 이 발명의 실시예에 따른 모터 구속시 모터 소손 방지회로의 상세 회로도이고,3 is a detailed circuit diagram of the motor burnout prevention circuit when the motor is restrained according to the embodiment of the present invention.

제4도는 제3도의 주요 부분에 대한 파형도이고,4 is a waveform diagram of the main part of FIG.

제5도는 직류 모터의 전기적인 결선도이다.5 is an electrical connection diagram of the DC motor.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

60 : 전류 명령부 70 : 펄스폭 비교부60: current command unit 70: pulse width comparison unit

80 : 출력 로직 회로부 90 : 출력 구동부80: output logic circuit 90: output driver

100 : 전류 명령 제한부 110 : 전류 검출부100: current command limiting unit 110: current detection unit

이 발명은 모터 구속시 모터 소손 방지회로에 관한 것으로서, 더욱 상세하게 말하자면 외부에서 제공되는 전류 명령을, 모터에 과전류가 흐를 경우 상기 과전류에 해당하는 만큼 낮춤으로써, 모터에 흐르는 전류를 자동적으로 제한하는 모터 구속시 모터 소손 방지회로에 관한 것이다.The present invention relates to a motor burnout prevention circuit for restraining a motor. More specifically, the present invention provides a method for automatically limiting a current flowing through a motor by lowering an externally provided current command as much as the overcurrent when an overcurrent flows to the motor. The present invention relates to a motor burnout prevention circuit.

일반적으로, 모터의 회전자가 구속될 경우, 전류의 흐름을 이론적으로 간략하게 설명한다.In general, the flow of current is theoretically briefly described when the rotor of the motor is constrained.

제5도는 직류 모터(직권 전동기)의 일반적인 전기 결선도이다.5 is a general electric connection diagram of a direct current motor (stationary motor).

제5도를 참조해보면, V는 외부에서 가해지는 전압이고, Ra는 전기자 권선의 저항성분이고, Ia는 전기자 전류이고, La는 전기자 권선의 인덕턴스 성분이고, Eb는 전기자의 역기전력이다.Referring to FIG. 5, V is an externally applied voltage, R a is a resistance component of the armature winding, I a is an armature current, L a is an inductance component of the armature winding, and E b is the counter electromotive force.

V=(Ra×Ia)+La×(dIa/dt)+Eb의 식에 의해, Eb=K×W(K:비례정수)가 된다.Eb = K × W (K: proportionality constant) by the formula V = (R a × I a ) + L a × (dI a / dt) + E b .

모터가 구속되면 W=0가 되므로, Eb=0이 되어 실제적으로도 인가되는 전압에 따라 모터의 권선이 소손될 수 있을 정도의 큰 전류가 흐른다.When the motor is constrained, W = 0, so that E b = 0 so that a large current flows enough to burn out the winding of the motor according to the applied voltage.

상기한 내용에 따라, 모터 주변의 환경적인 문제 또는 과부하의 상태등으로 모터의 회전이 구속되면 모터에 과전류가 흐르며 결국에는 모터가 소손되기에 이른다. 이와 같이 모터가 소손되면 모터의 용량에 비례하여 모터를 동력원으로 사용하는 기계설비에 있어서 때로는 막대한 손실을 초래하는 경우가 발생할 수 있다. 이와 같이 문제가 발생하는 경우에 모터를 보호하기 위하여, 모터의 코일에 흐르는 전류를 제한하는 회로를 구성하여 모터를 보호한다.According to the above, if the rotation of the motor is constrained due to environmental problems or overload condition around the motor, overcurrent flows to the motor and eventually the motor is burned out. As such, when the motor is burned out, it may sometimes cause a huge loss in a machine that uses the motor as a power source in proportion to the capacity of the motor. In order to protect the motor in the event of such a problem, a circuit is configured to limit the current flowing in the coil of the motor to protect the motor.

이하, 첨부된 도면을 참조로 하여 종래의 모터 제어 회로에 대하여 설명한다.Hereinafter, a conventional motor control circuit will be described with reference to the accompanying drawings.

제1도는 종래의 기술인 모터 제어 회로의 상세 회로도이다.1 is a detailed circuit diagram of a conventional motor control circuit.

제2도는 제1도의 주요 부분에 대한 파형도이다.2 is a waveform diagram of the main part of FIG.

제1도에 도시되어 있듯이; 종래의 기술인 모터 구속시 모터 소손 방지회로의 구성은, 외부에서 0V-5V의 전압을 버퍼(Buffer)로 사용하는 오피 앰프(Operational Amplifier)에 입력하여 전류 제어의 기준을 만들어 주는 전류 명령부(10)와, 전류 명령부(10)의 출력을 입력받고, 전류 검출부(50)의 출력을 입력받아, 상기 두 신호를 비교하여 출력하는 펄스폭 비교부(20)와, 펄스폭 비교부(20)의 출력을 입력으로 받고, 클럭 펄스를 입력으로 받아, 상기 두 신호를 비교하여 제어 신호를 만들어 주는 출력 로직 회로부(30)와, 출력 로직 회로부(30)의 제어 신호를 입력받아 모터를 구동할 수 있는 전력 신호로 발생시켜 모터를 구동하는 출력 구동부(40)와, 출력 구동부(40)에 흐르는 전류 신호를 입력받아 상기 전류 파형을 검출하여 펄스폭 비교부(20)로 출력을 하는 전류 검출부(50)로 이루어진다.As shown in FIG. 1; The configuration of the motor burnout prevention circuit when the motor is bound in the related art is a current command unit 10 which inputs a voltage of 0V-5V to an operational amplifier using a buffer from outside to make a reference for current control. ), A pulse width comparison unit 20 for receiving the output of the current command unit 10, an output of the current detection unit 50, and comparing the two signals and outputting the two signals, and a pulse width comparison unit 20. The output logic circuit unit 30 receives a clock pulse as an input, compares the two signals to generate a control signal, and receives a control signal from the output logic circuit unit 30 to drive a motor. An output driver 40 generating a power signal to drive the motor, and a current detector 50 receiving the current signal flowing through the output driver 40 to detect the current waveform and outputting the current waveform to the pulse width comparator 20. )

상기한 구성에 의한, 종래의 기술인 모터 제어 회로 작용은 다음과 같다.The motor control circuit function of the prior art by the above structure is as follows.

전류 명령부(10)에서 버퍼로 사용하는 오피 앰프(OP11, 이하 버퍼로 명칭한다)의 입력단에 전류 명령(COM)이 주어지면 버퍼(OP11)에서 전류 명령(COM)는 안정화되고, 출력된 신호는 펄스폭 비교부(20)의 저항(R21,R22)에서 분압되어 비교기(CP23)의 입력단(+)에 입력된다. 비교기(CP23)의 입력단(-)은 다음과 같은 작용으로 발생하는 신호가 입력이 된다. 모터에 전원(Vcc)이 인가되면, 모터 내부의 유도성 리액턴스 성분에 의하여 모터 양단의 전압은 시간의 변화에 의한 전류의 변화량이므로, 모터 양단의 전압은 일정한 기울기를 갖고 증가한다. 상기한 바와 같은 전압은 저항(R55)에 의해 검출되고, 저항(R54)를 통하여 비반전 증폭기(OP52)의 비반전 입력단에 입력된다.When the current command COM is given to an input terminal of an op amp (OP11, hereinafter referred to as a buffer) used as a buffer in the current command unit 10, the current command COM is stabilized at the buffer OP11, and the output signal is output. Is divided by the resistors R21 and R22 of the pulse width comparator 20 and input to the input terminal (+) of the comparator CP23. The input terminal (-) of the comparator CP23 receives a signal generated by the following operation. When the power source Vcc is applied to the motor, the voltage across the motor is increased by a change in time due to the inductive reactance component inside the motor, so that the voltage across the motor increases with a constant slope. The voltage as described above is detected by the resistor R55 and is input to the non-inverting input terminal of the non-inverting amplifier OP52 through the resistor R54.

비반전 증폭기(OP52)에 입력되는 저항(R55) 양단의 전압은, 펄스폭 비교부(20)에 입력(+)되는 전류 명령(COM)과 비교하기 적당한 크기의 전압으로 증폭되어 펄스폭 비교부(20)의 비교기(CP23)의 입력단(-)에 입력된다.The voltage across the resistor R55 input to the non-inverting amplifier OP52 is amplified to a voltage of a magnitude suitable for comparison with the current command COM input (+) to the pulse width comparator 20 and the pulse width comparator It is input to the input terminal (-) of the comparator CP23 of (20).

상기 두 신호 전압을 입력받는 비교기(CP23)는, 전류 명령(COM)이 전류 검출부(50)의 출력 전압보다 높을 경우 하이 레벨의 전압을 출력하고, 전류 명령(COM)이 전류 검출부(50)의 출력 전압보다 낮을 경우 로우 레벨의 전압을 출력하는데, 전류 명령(COM)은 직류 전압이고 전류 검출부(50)의 출력 전압은 일정 레벨까지는 단조 증가하는 전압이며, 초기에는 전류 명령(COM)이 전류 검출부(50)의 출력 전압보다 높으므로, 비교기(CP23)의 출력은 하이 레벨의 전위를 출력한다.The comparator CP23 receiving the two signal voltages outputs a high level voltage when the current command COM is higher than the output voltage of the current detector 50, and the current command COM is configured to output the voltage of the current detector 50. When the output voltage is lower than the output voltage, a low level voltage is output. The current command COM is a DC voltage, and the output voltage of the current detector 50 is a monotonically increasing voltage up to a predetermined level, and initially the current command COM is a current detector. Since it is higher than the output voltage of 50, the output of the comparator CP23 outputs a high level potential.

다시 말해서, 전류 검출부(50)의 출력 전압은 단조 증가하는 형태의 신호 전압, 즉, 포지티브 엣지(Positive edge) 부분의 전위는 낮고 네거티브 엣지(Negetive edge) 부분은 높은 전위를 갖는 신호 파형이므로 직류 전압인 전류 명령(COM)과 네거티브 엣지 부분에서 만난다. 이와 같이 상기 두 전압이 만나는 점을 비교 포인트라고 하며 상기 비교 포인트에서 비교기(CP23)의 출력은 로우 레벨로 반전한다.In other words, since the output voltage of the current detector 50 is a monotonically increasing signal voltage, that is, a signal waveform having a low potential at the positive edge portion and a high edge at the negative edge portion, the DC voltage is generated. Meets the in-current command (COM) and the negative edge part. As such, the point where the two voltages meet is called a comparison point, and the output of the comparator CP23 is inverted to a low level at the comparison point.

제2도(d)는 상기한 바와 같은 설명의 예시이다.2 (d) is an illustration of the above description.

펄스폭 비교부(20)의 출력 신호는 출력 로직 회로부(30) 낸드 게이트(NAND31)의 입력단(1)에 입력되고, 또한 낸드 게이트(NAND32)의 입력단(2)에는 듀티비가 큰 클럭 신호가 입력된다.The output signal of the pulse width comparison unit 20 is input to the input terminal 1 of the NAND gate NAND31 of the output logic circuit unit 30, and a clock signal having a large duty ratio is input to the input terminal 2 of the NAND gate NAND32. do.

참고로, 낸드 게이트(NAND31,NAND32)는 알에스 플립플롭과 동일한 작용을 하는 논리 조합 회로이다. 즉 낸드 게이트(NAND31)의 입력단(1)의 입력이 1 또는 하이 상태가 입력이 되고, 낸드 게이트(NAND32)의 입력단(2)의 입력이 0 또는 로우 상태가 입력이 되면, 낸드 게이트(NAND31)의 입력단(3)에서는 0 또는 로우 상태가 출력이 되며, 낸드 게이트(NAND31)의 입력단(1)의 입력이 0 또는 로우 상태가 입력이 되고, 낸드 게이트(NAND32)의 입력단(2)의 입력이 1 또는 하이 상태가 입력이 되면, 낸드 게이트(NAND31)의 출력단(3)에서는 1 또는 하이 상태가 출력이 된다.For reference, the NAND gates NAND31 and NAND32 are logic combination circuits which have the same function as that of the flip flip flops. That is, when the input of the input terminal 1 of the NAND gate is 1 or the high state is input, and when the input of the input terminal 2 of the NAND gate is 0 or the low state is input, the NAND gate NAND31 is input. 0 or low state is outputted at the input terminal 3 of NAND31, the input of the input terminal 1 of the NAND gate is 0 or the low state is inputted, and the input of the input terminal 2 of the NAND gate NAND32 is inputted. When the 1 or high state is input, the 1 or high state is output at the output terminal 3 of the NAND gate NAND31.

상기한 바와 같은 작용으로, 낸드 게이트(NAND31)의 출력단(3)에서는 제2도(c)의 파형과 같은 제어 신호가 나타난다.By the above-described operation, a control signal similar to the waveform of FIG. 2C appears at the output terminal 3 of the NAND gate NAND31.

상기 제어 신호는 낸드 게이트(NAND33)의 입력단(2)에 입력되고, 입력단(1)에는 비교기(CP17)의 출력 신호가 입력된다.The control signal is input to the input terminal 2 of the NAND gate NAND33, and the output signal of the comparator CP17 is input to the input terminal 1.

비교기(CP17)는, 기준 전압(Vref)이 직렬 저항(R14,R15,R16)에 인가되고 따라서 저항(R15,R16)의 양단에 발생하는 하이 레벨의 전압을 입력단(-)에 입력하고, 전류 명령인 전압은 입력단(+)에 입력하여, 전류 명령이 저항(R15,R16) 양단의 전압보다 높아지면 로우 전압을 출력하고, 상기 전압은 낸드 게이트(33)의 입력단(1)에 입력된다.The comparator CP17 inputs a high level voltage generated at both ends of the resistors R15 and R16 to the input terminal (-) by applying the reference voltage Vref to the series resistors R14, R15 and R16. The command voltage is input to the input terminal (+), and when the current command is higher than the voltage across the resistors R15 and R16, a low voltage is output, and the voltage is input to the input terminal 1 of the NAND gate 33.

또한, 낸드 게이트(NAND34)의 입력단(2)에는 비교기(CP18)의 출력이 입력된다.The output of the comparator CP18 is input to the input terminal 2 of the NAND gate NAND34.

비교기(CP18)의 입력단(+)에는 전류 명령인 전압이 입력되고, 입력단(+)에는 저항(R16) 양단의 전압이 입력된다. 전류 명령(COM)이 일정 이상 상승할 겨우, 비교기(CP17)은 로우 전압을 출력하여, 낸드 게이트(NAND33)의 입력단(1)에 입력된다.A voltage serving as a current command is input to an input terminal (+) of the comparator CP18, and a voltage across the resistor R16 is input to an input terminal (+). When the current command COM rises more than a certain level, the comparator CP17 outputs a low voltage and is input to the input terminal 1 of the NAND gate NAND33.

참고로, 낸드 게이트의 일반적인 작용은 제1입력과 제2입력, 두 입력이 있는 낸드 게이트일 경우, 제1입력과 제2입력 모두 하이 상태일 경우는 로우 상태를 출력하고, 다른 남은 상태는 모두 하이 상태를 출력한다.For reference, the general operation of the NAND gate is a NAND gate having a first input and a second input, and a NAND gate. The NAND gate outputs a low state when the first input and the second input are both high, and all other remaining states. Output a high state.

상기한 바와 같은 낸드 게이트의 작용에 의하여, 낸드 게이트(NAND33)의 출력은 하이 레벨의 신호 전위를 출력하며, 전류 명령이 일정치 이상 올라가면 비교기(CP18)은 하이 레벨의 전위 신호를 출력하므로, 낸드 게이트(NAND34)의 출력은 로우 레벨의 전위 신호를 출력한다. 또한, 전류 명령이 설정치 이하로 내려갈 경우에는 비교기(CP17)는 로우 레벨의 신호 전위를 출력하고, 비교기(CP18)은 하이 레벨의 전위 신호를 출력하므로 낸드 게이트(NAND33)의 출력(3)은 낸드 게이트(NAND31)의 출력 파형의 반전된 파형이 출력이 되고, 낸드 게이트(NAND34)의 출력(3)의 전위는 하이 레벨의 전위 신호를 출력한다.By the action of the NAND gate as described above, the output of the NAND gate NAND33 outputs a high level signal potential, and when the current command rises above a certain value, the comparator CP18 outputs a high level potential signal. The output of the gate NAND34 outputs a low level potential signal. When the current command falls below the set value, the comparator CP17 outputs a low-level signal potential, and the comparator CP18 outputs a high-level potential signal, so that the output 3 of the NAND gate NAND33 is NAND. The inverted waveform of the output waveform of the gate NAND31 is output, and the potential of the output 3 of the NAND gate NAND34 outputs a potential signal of a high level.

상기한 바와 같은 비교기의 작용(CP17,CP18)은, 전류 명령(COM)이 일정값 이상 올라가면 모터의 회전 속도는 크게 차이가 없으며, 또한 전류 명령이 일정값 이하로 내려가면 필요한 회전 속도를 내지 못하기 때문에 일정 이상값과 일정 이하의 값은 의미가 없으므로, 비교기(C17)는 전류 명령(COM)이 일정값 이상으로 상승하였을 경우 모터를 전 회전을 하도록 하는 명령을 내리며, 비교기(C18)는 전류 명령이 일정값 이하로 내려갈 경우에는 모터의 회전을 정지하도록 하는 전류 명령(COM)을 내리는 작용을 한다.As described above, the operation of the comparator (CP17, CP18), if the current command (COM) goes up by a certain value, the rotational speed of the motor is not significantly different, and if the current command goes below a certain value, it does not achieve the required rotation speed. Therefore, since the value above the predetermined value and below the value is meaningless, the comparator C17 issues a command to make the motor rotate all the time when the current command COM rises above the certain value, and the comparator C18 receives the current. When the command falls below a certain value, it acts to issue the current command (COM) to stop the rotation of the motor.

다음으로, 출력 로직 회로부(30)에서 출력하는 제어 신호가 저항(R41)을 통하여 출력 구동부(40)의 트랜지스터(Q43)의 베이스에 입력이 되면, 즉, 입력 신호가 하이 상태일 경우 트랜지스터(Q43)은 턴온되고, 전원(Vcc)에 의한 전류는 저항(R42), 트랜지스터(Q43)을 통하여 접지로 흐른다.Next, when the control signal output from the output logic circuit unit 30 is input to the base of the transistor Q43 of the output driver 40 through the resistor R41, that is, when the input signal is high, the transistor Q43. ) Is turned on, and the current by the power supply Vcc flows to ground through the resistor R42 and the transistor Q43.

전원(Vcc)에 의한 전류가 저항(R42), 트랜지스터(Q43)을 통하여 접지로 흐르면, 트랜지스터(Q44) 베이스의 전위는 로우 레벨의 전위가 되어 오프 상태이고, 저항(R42) 양단의 전위는 트랜지스터(Q45)의 베이스에 에미터 양단에 바이어스 전위를 제공하므로, 저항(R46) 양단의 전위 및 트랜지스터(Q48) 게이트의 전위는 로우 상태가 되어 모터는 동작하지 않는다.When the current from the power supply Vcc flows to the ground through the resistor R42 and the transistor Q43, the potential of the transistor Q44 base becomes a low level potential and is in an off state, and the potential across the resistor R42 is a transistor. Since the bias potential is provided across the emitter at the base of Q45, the potential across the resistor R46 and the potential of the gate of the transistor Q48 are low and the motor does not operate.

다음으로, 입력 신호가 로우 상태일 경우에는, 트랜지스터(Q43)은 오프 상태가 되며, 트랜지스터(Q43) 콜렉터와 에미터 양단의 전위는 트랜지스터(Q44)의 베이스와 에미터 양단에 바이어스 전위를 제공하여, 트랜지스터(Q44)는 턴온되고, 트랜지스터(Q45)는 턴오프되며 전원(Vcc)에 의한 전류는 트랜지스터(Q44), 저항(R46)을 통하여 트랜지스터(Q48)의 게이트에 입력이 되고, 트랜지스터(Q48)은 턴온되고, 따라서 모터는 구동한다.Next, when the input signal is in a low state, transistor Q43 is turned off, and a potential across transistor Q43 collector and emitter provides a bias potential across base and emitter of transistor Q44. The transistor Q44 is turned on, the transistor Q45 is turned off, and the current from the power supply Vcc is input to the gate of the transistor Q48 through the transistor Q44 and the resistor R46, and the transistor Q48 ) Is turned on, so the motor is driven.

그러나, 상기한 종래의 기술인 모터 제어 회로는 외부에서 제공되는 전류 명령(COM)에 의하여 모터에 흐르는 전류를 제한하여, 모터의 속도를 제어하지만, 오부의 환경에 의하여 모터가 구속되거나 과부하에 의하여 모터의 권선에 큰 전류가 흐르게 되면 모터는 소손되는 단점이 있다.However, the above-described conventional motor control circuit controls the speed of the motor by limiting the current flowing to the motor by the current command COM provided from the outside, but the motor is constrained by the environment of the faulty part or the motor is overloaded. If a large current flows through the winding, the motor is burned down.

따라서 본 발명의 목적은 상기한 바와 같은 단점을 해결하기 위한 것으로서, 전류 명령 제한 회로를 구성하여 출력 구동부의 출력단의 신호를 입력받아 일정한 전위를 갖게하며, 이 신호를 전류 명령부의 출력단에 연결하여, 전류 명령 회로부 출력단의 전위를 듀티비에 의해 자동적으로 가감하게 함으로써, 전류 명령부의 출력에 관계없이 자동으로 전류 명령의 레벨을 낮추는 모터가 구속이 되어도 자동으로 전류 명령을 제한함으로써, 모터의 소손을 방지할 수 있는 모터 구속시 모터 소손 방지회로를 제공하는데 있다.Therefore, an object of the present invention is to solve the above-mentioned disadvantages, by configuring a current command limiting circuit to receive a signal from the output terminal of the output driver to have a constant potential, by connecting this signal to the output terminal of the current command unit, The potential of the output of the current command circuit unit is automatically added or subtracted by the duty ratio, thereby automatically limiting the current command even when the motor that automatically lowers the level of the current command is restricted regardless of the output of the current command unit, thereby preventing the motor from burning out. It is to provide a motor burnout prevention circuit when the motor can be restrained.

상기한 목적을 이루기 위한 본 발명의 구성은, 일정한 전압을 신호원으로 입력받아 상기 신호원을 전류 명령으로 안정시켜 전류 명령 신호를 출력하는 전류 명령부와, 상기 전류 명령 신호를 입력받고, 전류 검출 신호를 입력받아, 상기 두 신호를 비교하여 출력하는 펄스폭 비교부와, 상기 펄스폭 비교부의 출력 신호를 입력받고, 클럭 신호를 입력받아 일정한 듀티비를 갖는 신호 파형을 출력하고, 모터가 구속을 받아 과전류가 흐를 경우 신호 파형의 듀티비를 줄여 모터의 권선에 흐르는 전류를 제어하는, 제어 신호를 발생하는 출력 로직 회로부(80)와, 상기 출력 로직 회로부의 출력인 제어 신호를 입력받아 큰 전력 용량의 모터를 구동시키기 위한 신호를 발생하여 모터를 구동하는 출력 구동부와, 상기 출력 구동부의 제어 신호를 입력받아, 안정화한 전압을 출력하고, 상기 전압과 상기 전류 명령부 출력의 전압을 비교하여 상기 전류 명령 회로부의 전위가 높을 경우에 상기 전류 명령부의 전위를 감소하고, 상기 안정화된 전압이 높을 경우에는 정류 소자를 사용하여 역전류가 흐르지 않도록 하는 전류 명령 제한부와, 모터에서 흐르는 전류 파형을 검출받아 상기 펄스폭 비교부에서 비교하기 적절한 전압의 크기로 증폭한, 전류 검출 신호를 출력하는 전류 검출부로 이루어진다.According to an aspect of the present invention, a current command unit receives a constant voltage as a signal source and stabilizes the signal source with a current command to output a current command signal, and receives the current command signal and detects a current. A pulse width comparator that receives a signal, compares the two signals, and outputs the signal, and an output signal of the pulse width comparator, receives a clock signal and outputs a signal waveform having a constant duty ratio. When the overcurrent flows, the output logic circuit unit 80 for generating a control signal for controlling the current flowing through the winding of the motor by reducing the duty ratio of the signal waveform and receiving a control signal that is an output of the output logic circuit unit have a large power capacity. An output driver for driving the motor by generating a signal for driving the motor of the motor and a control signal of the output driver; Outputs a voltage, compares the voltage with the voltage of the current command section output, decreases the potential of the current command section when the potential of the current command circuit section is high, and uses a rectifying element when the stabilized voltage is high. And a current command limiter which prevents reverse current from flowing, and a current detector that detects the current waveform flowing through the motor and amplifies the current waveform to an appropriate magnitude for comparison by the pulse width comparison unit.

상기한 구성에 의하여, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.With the above configuration, the most preferred embodiment which can be easily carried out by those skilled in the art to which the present invention pertains will be described in detail with reference to the accompanying drawings.

제3도는 이 발명의 실시예에 따른 모터 구속시 모터 소손 방지회로의 상세 회로도이고, 제4도는 제3도의 주요 부분에 대한 파형도이다.3 is a detailed circuit diagram of the motor burnout prevention circuit when the motor is restrained according to the embodiment of the present invention, and FIG. 4 is a waveform diagram of the main part of FIG.

제3도에 도시되어 있듯이, 이 발명의 실시예에 따른 모터 구속시 모터 소손 방지회로의 구성은, 일정 전압을 버퍼(OP61)에서 입력받아, 상기 일정 전압을 전류 명령으로 안정시켜 출력시키며, 전류 명령의 상한 하한값을 제한하는 작용을 하는 전류 명령부(60)와, 비교기(CP73)에 상기 전류 명령부(70)의 출력을 입력받고, 전류 검출 신호를 입력받아, 상기 두 신호를 비교하여 출력하는 펄스폭 비교부(70)와, 상기 펄스폭 비교부(70)의 출력을 입력받고, 클럭 신호를 입력받아 낸드 게이트(NAND81) 입력단(1)의 입력이 1 또는 하이 상태가 입력이 되고, 게이트(NAND82) 입력단(2)의 입력이 0 또는 로우 상태가 입력이 되면, 게이트(NAND81) 출력단(3)에서는 0 또는 로우 상태가 출력이 되며, 게이트(NAND81) 입력단(1)의 입력이 0 또는 로우 상태가 입력이 되고, 게이트(NAND82) 입력단(2)의 입력이 1 또는 하이 상태가 입력이 되면, 게이트(NAND81) 출력단(3)에서는 1 또는 하이 상태가 출력이 되는 논리 조합 회로와 전류 명령의 불필요한 상한값과 하한값을 제한하는 출력 로직 회로부(80)와, 출력 로직 회로부(80)의 제어 신호를 입력받아, 모터를 구동하기 위한 신호원인 구동 제어 신호로 발생시켜 모터를 구동하는 출력 구동부(90)와, 모터에서 흐르는 전류 파형을 검출받아 펄스폭 비교부(70)에서 비교하기 적절한 전압의 크기로 증폭한, 전류 검출 신호를 출력하는 전류 검출부(110)와, 출력 구동부(90)의 제어 신호를 입력받아, 콘덴서를 이용하여 직류에 가까운 전압으로 평활한 다음 버퍼(OP102)에서 안정화한 전압 출력은 전류 명령부(60)의 출력 전압과 비교하여 정상적인 경우에는 전류 명령부(60)의 출력 전압과 동전위가 되고 과전류가 검출될 경우에는, 전압이 낮아짐에 따라 전류 명령부(60)의 출력 전압을 낮춤으로써 전류 명령을 제한하는 전류 명령 제한부(100)로 이루어진다.As shown in FIG. 3, the configuration of the motor burnout prevention circuit in the motor restraint according to the embodiment of the present invention receives a constant voltage from the buffer OP61, stabilizes the constant voltage with a current command, and outputs the current. The current command unit 60 and the comparator CP73 receive the output of the current command unit 70 and the current detection signal, and compare the two signals. The pulse width comparator 70 and the output of the pulse width comparator 70 are input, the clock signal is input, and the input of the NAND gate input terminal 1 is 1 or a high state. When the input of the gate NAND82 input terminal 2 is 0 or the low state is input, the gate NAND81 output terminal 3 outputs 0 or the low state, and the input of the gate NAND81 input terminal 1 is 0. Alternatively, the low state is input and the gate (NAND82) input terminal When the input of (2) is 1 or the high state is input, the gate NAND81 output stage 3 outputs a logic combination circuit in which the 1 or high state is output and an output logic circuit portion for limiting unnecessary upper and lower limits of the current command ( 80 and a control signal of the output logic circuit unit 80, the output drive unit 90 for driving the motor by generating a drive control signal which is a signal source for driving the motor, and the current waveform flowing from the motor is detected and pulsed The voltage comparator 70 receives the control signal of the current detector 110 and the output driver 90 for outputting the current detection signal, amplified to a magnitude of a voltage suitable for comparison, and uses a capacitor to obtain a voltage close to DC. The voltage output stabilized in the buffer OP102 is smooth compared to the output voltage of the current command unit 60, and in the normal case, becomes equal to the output voltage of the current command unit 60 and an overcurrent is detected. In this case, the current command limiter 100 limits the current command by lowering the output voltage of the current command unit 60 as the voltage decreases.

상기 전류 명령부(60)는, 비반전 입력단에는 외부에서 제공되는 전류 명령(COM)이 입력되고, 반전 입력단과 출력단이 연결되어 버퍼 역할을 하는 오피 앰프(OP61)와, 오피 앰프(OP61)의 출력과 일측단이 연결되는 저항(R62)과, 저항(R62)의 타측단과 접지 사이에 연결되는 저항(R63)과, 기준 전압(Vref)와 일측단이 연결되는 저항(R64)과, 저항(R64)의 타측단과 일측단이 연결되는 저항(R65)과, 저항(R65)의 타측단과 접지 사이에 연결되는 저항(R66)과, 저항(R64)의 타측단과 입력단(-)이 연결되고, 저항(R62)의 타측단과 입력단(+)이 연결되어 전류 명령의 최대값을 제한하는 비교기(CP67)와, 저항(R66)의 일측단과 입력단(-)이 연결되고, 저항(R62)의 타측단과 입력단(+)이 연결되어 전류 명령의 최소값을 제한하는 비교기(CP68)로 이루어진다.In the current command unit 60, an external current command COM is input to a non-inverting input terminal, and an inverting input terminal and an output terminal are connected to act as a buffer to operate an op amp OP61 and an op amp OP61. A resistor R62 connected to one end of the output, a resistor R63 connected between the other end of the resistor R62 and ground, a resistor R64 connected to the reference voltage Vref and one end, and a resistor ( A resistor R65 connected to the other end and one end of R64, a resistor R66 connected between the other end of the resistor R65 and the ground, and the other end and an input terminal (-) of the resistor R64 are connected, and a resistor A comparator CP67 is connected to the other end of R62 to limit the maximum value of the current command, and one end of the resistor R66 and an input terminal (-) are connected, and the other end and the input terminal of the resistor R62 are connected. A positive (+) connection is made to the comparator (CP68) to limit the minimum value of the current command.

상기 펄스폭 비교부(70)는, 저항(R62)의 타측단과 일측단이 연결되는 저항(R71)과, 저항(R71)의 타측단과 접지 사이에 연결되는 저항(R72)과, 저항(R71)의 타측단과 입력단(+)이 연결되는 비교기(CP73)으로 이루어진다.The pulse width comparison unit 70 includes a resistor R71 connected to the other end and one end of the resistor R62, a resistor R72 connected between the other end of the resistor R71 and the ground, and a resistor R71. It consists of a comparator (CP73) that is connected to the other end of the input terminal (+).

상기 출력 로직 회로부(80)는, 비교기(CP73)의 출력이 입력단(1)에 연결되는 낸드 게이트(NAND81)와, 낸드 게이트(NAND81)의 출력단의 출력단(3)은 입력단에 연결되고, 듀티비가 큰 클럭 펄스는 입력단(2)에 연결되고, 출력단(3)은 낸드 게이트(NAND81)의 입력단(2)에 연결되는 낸드 게이트(NAND82)와, 비교기(CP67)의 출력단은 입력단(1)에 연결되고, 낸드 게이트(NAND81)의 출력단(3)은, 입력단(2)에 연결되는 낸드 게이트(NAND83)와, 낸드 게이트(NAND83)의 출력단(3)은 입력단(1)에 연결되고, 비교기(CP68)의 출력단은 입력단(2)에 연결되는 낸드 게이트(NAND84)로 이루어진다.The output logic circuit unit 80 may include a NAND gate NAND81 having an output of the comparator CP73 connected to the input terminal 1, and an output terminal 3 of an output terminal of the NAND gate NAND81 connected to an input terminal, and having a duty ratio of the NAND gate NAND81. The large clock pulse is connected to the input terminal 2, the output terminal 3 is connected to the NAND gate NAND82 connected to the input terminal 2 of the NAND gate NAND81, and the output terminal of the comparator CP67 is connected to the input terminal 1. The output terminal 3 of the NAND gate NAND81 is connected to the NAND gate NAND83 connected to the input terminal 2, and the output terminal 3 of the NAND gate NAND83 is connected to the input terminal 1, and the comparator CP68 is used. ) Is composed of a NAND gate (NAND84) connected to the input terminal (2).

상기 출력 구동부(90)는, 낸드 게이트(NAND84)의 출력단과 일측단이 연결되는 저항(R91)과, 저항(R91)의 타측단과 베이스가 연결되고, 에미터는 접지되는 트랜지스터(Q93)와, 트랜지스터(Q93)의 콜렉터와 일측단이 연결되는 저항(R92)와, 저항(R92)의 일측단과 베이스가 연결되고, 타측단과 콜렉터가 연결되는 트랜지스터(Q94)와, 트랜지스터(Q93)의 콜렉터와 베이스가 연결되고, 트랜지스터(Q94)의 에미터와 에미터가 연결되고, 콜렉터는 접지되는 트랜지스터(Q95)와, 트랜지스터(Q94)의 베이스와 베이스가 연결되고, 트랜지스터(Q94)의 콜렉터와 콜렉터가 연결되는 트랜지스터(Q96)와, 트랜지스터(Q94)의 에미터와 일측단이 연결되는 저항(R97)과, 저항(R97)의 타측단과 게이트가 연결되는 트랜지스터(Q99)와, 전원(Vcc)와 캐소드가 연결되고 트랜지스터(Q99)의 드레인에 애노드가 연결되는 다이오드(D98)로 이루어진다.The output driver 90 includes a resistor R91 connected to an output terminal of the NAND gate and one end thereof, a transistor Q93 connected to the other end of the resistor R91 and a base, and an emitter connected to a ground. A resistor R92 connected to the collector and one end of the Q93, a transistor Q94 connected to one end and a base of the resistor R92, a collector connected to the other end, and a collector and a base of the transistor Q93 The emitter and the emitter of the transistor Q94 are connected, and the collector is connected to the transistor Q95 which is grounded, the base and the base of the transistor Q94 are connected, and the collector and the collector of the transistor Q94 are connected. A transistor Q96, a resistor R97 connected at one end of the emitter of the transistor Q94, a transistor Q99 at which the other end of the resistor R97 is connected to a gate, a power supply Vcc, and a cathode are connected to each other. And an anode at the drain of the transistor Q99 Comprises a diode (D98) is determined.

상기 전류 검출부(110)는, 트랜지스터(Q99)의 소스와 접지사이에 연결되어 있는 저항(R115)과, 트랜지스터(Q99)의 소스와 일측단이 연결되어 있는 저항(R114)과, 저항(R113)의 일측단은 접지되는 저항(R113)과, 저항(R114)의 타측단과 비반전 입력단이 연결되고, 저항(R113)의 타측단과 반전 입력단이 연결되고, 출력단은 비교기(CP73)의 입력단(+)과 연결되는 오피 앰프(OP112)와, 오피 앰프(OP112)의 반전 입력단과 일측단이 연결되고, 출력단과 타측단이 연결되는 저항(R111)로 이루어진다.The current detector 110 includes a resistor R115 connected between the source of the transistor Q99 and ground, a resistor R114 connected at one end of the source of the transistor Q99, and a resistor R113. One end of the resistor R113 is connected to ground, the other end of the resistor R114 and the non-inverting input terminal are connected, the other end of the resistor R113 is connected to the inverting input terminal, and the output terminal of the comparator CP73 is input (+). Op amp (OP112) is connected to, and the inverting input terminal and one end of the op amp (OP112) is connected, the output terminal and the other end is composed of a resistor (R111) connected.

상기 전류 명령 제한부(100)는, 트랜지스터(Q96)의 에미터와 일측단이 연결되는 저항(R105)와, 저항(R105)의 타측단과 접지 사이에 연결되는 저항(R104)와, 저항(R104)의 일측단과 접지 사이에 연결되어 있는 콘덴서(C103)와, 저항(R104)의 일측단과 비반전 입력단이 연결되고, 반전 입력단과 출력이 연결되는 오피 앰프(OP102)와, 오피 앰프(OP102)의 출력단과 캐소드가 연결되고, 비교기(CP68)의 입력단(+)과 애노드가 연결되는 다이오드(D101)로 이루어진다.The current command limiter 100 includes a resistor R105 connected to an emitter of the transistor Q96 and one end thereof, a resistor R104 connected between the other end of the resistor R105 and a ground, and a resistor R104. Of the op amp (OP102) and the op amp (OP102), which are connected between one end of the circuit and ground, and one end of the resistor (R104) and a non-inverting input terminal, and an inverting input terminal and an output. An output terminal and a cathode are connected to each other, and an input terminal (+) of the comparator CP68 and an anode are connected to each other.

상기한 구성에 의한, 이 발명의 실시예에 따른 모터 구속시 모터 소손 방지회로의 작용은 다음과 같다.According to the above configuration, the action of the motor burnout prevention circuit when the motor is restrained according to the embodiment of the present invention is as follows.

모터가 정상적으로 동작할 경우, 전류 명령 제한부(100)의 출력 신호 전위와 전류 명령(COM)은 동전위를 이루거나, 전류 명령 제한부(100)의 출력 신호 전위가 더 높은 상태이다.When the motor operates normally, the output signal potential of the current command limiting unit 100 and the current command COM are coincident or the output signal potential of the current command limiting unit 100 is higher.

전류 명령부(60)에서 버퍼로 사용하는 오피 앰프(OP61)의 입력단에 전류 명령이 주어지면 버퍼(OP61)에서 전류 명령 신호(COM)는 안정화되고, 저항(R62,R63)에 의해 적절한 전압으로 분압하여 출력된 신호는 펄스폭 비교부(70)의 저항(R71,R72)에서 분압되어 비교기(CP73)의 입력단(+)에 입력된다.When a current command is given to the input terminal of the operational amplifier OP61 used as a buffer in the current command unit 60, the current command signal COM is stabilized in the buffer OP61, and the resistors R62 and R63 are applied to appropriate voltages. The divided and output signal is divided by the resistors R71 and R72 of the pulse width comparator 70 and input to the input terminal (+) of the comparator CP73.

비교기(CP73)의 입력단(-)은 다음과 같은 작용으로 발생하는 신호가 입력된다.The input terminal (-) of the comparator CP73 receives a signal generated by the following action.

모터에 전원(Vcc)이 인가되면, 모터 내부의 유도성 리액턴스 성분에 의하여 모터 양단의 전압은, 시간의 변화에 의한 전류의 변화량이므로, 모터 양단의 전압은 일정한 기울기를 갖고 증가한다. 상기한 바와 같은 전압은 저항(R115)에 의해 검출되고, 저항(R114)를 통하여 비반전 증폭기(OP112)의 비반전 입력단에 입력된다.When the power source Vcc is applied to the motor, the voltage across the motor is changed by the change of time due to the inductive reactance component inside the motor, so the voltage across the motor increases with a constant slope. The voltage as described above is detected by the resistor R115 and is input to the non-inverting input terminal of the non-inverting amplifier OP112 through the resistor R114.

비반전 증폭기(OP112)에 입력되는 저항(R115) 양단의 전압은 펄스폭 비교부에 입력(+)되는 전류 명령(COM)과 비교하기 적당한 크기의 전압으로 증폭되어 펄스폭 비교부(70)의 비교기(CP73)의 입력단(-)에 입력된다.The voltage across the resistor R115 input to the non-inverting amplifier OP112 is amplified to a voltage of a magnitude sufficient to be compared with the current command COM inputted to the pulse width comparator (+) to the pulse width comparator 70. It is input to the input terminal (-) of the comparator CP73.

상기 두 신호 전압을 입력받는 비교기(CP73)는, 전류 명령(COM)이 전류 검출부(110)의 출력 전압보다 높을 경우 하이 레벨의 전압을 출력하고, 전류 명령(COM)이 전류 검출부(110)의 출력 전압보다 낮을 경우 로우 레벨의 전압을 출력하는데, 전류 명령(COM)은 직류 전압이고 전류 검출부(110)의 출력 전압은 일정 레벨 이상 단조 증가하는 전압, 즉 제4도(d)의 a'파형과 같이 신호의 포지티브 엣지(Positive edge) 부분의 전위는 낮고 네거티브 엣지(Negetive edge) 부분은 높은 전위를 갖는 신호 파형이므로 직류 전압인 전류 명령(COM)과 네거티브 엣지 부분에서 만난다.The comparator CP73 receiving the two signal voltages outputs a high level voltage when the current command COM is higher than the output voltage of the current detector 110, and the current command COM is configured to output the voltage of the current detector 110. When the output voltage is lower than the output voltage, a low level voltage is output. The current command COM is a DC voltage and the output voltage of the current detector 110 is monotonically increased by a predetermined level or more, that is, the a 'waveform of FIG. As shown below, since the potential of the positive edge portion of the signal is low and the negative edge portion is a signal waveform having a high potential, it is met at the current command COM and the negative edge portion, which are DC voltages.

이와 같이 상기 두 전압이 만나는 점을 비교 포인트라고 하며 상기 비교 포인트에서 비교기(CP23)의 출력은 하이 레벨에서 로우 레벨로 반전한다. 펄스폭 비교부(70)의 출력 신호는 출력 로직 회로부(80) 낸드 게이트(NAND81)의 입력단(1)에 입력되고, 또한 낸드 게이트(NAND82)의 입력단(2)에는 듀티비가 큰 클럭 신호가 입력된다.As such, the point where the two voltages meet is called a comparison point, and the output of the comparator CP23 is inverted from the high level to the low level at the comparison point. The output signal of the pulse width comparison unit 70 is input to the input terminal 1 of the NAND gate NAND81 of the output logic circuit unit 80, and a clock signal having a large duty ratio is input to the input terminal 2 of the NAND gate NAND82. do.

참고로, 낸드 게이트(NAND81,NAND82)는 알에스 플립플롭과 동일한 작용을 하는 논리 조합 회로이다. 즉 낸드 게이트(NAND81)의 입력단(1)의 입력이 1 또는 하이 상태가 입력이 되고, 낸드 게이트(NAND82)의 입력단(2)의 입력이 0 또는 로우 상태가 입력이 되면, 낸드 게이트(NAND81)의 출력단(3)에서는 0 또는 로우 상태가 출력이 되면, 낸드 게이트(NAND81)의 입력단(1)의 입력이 0 또는 로우 상태가 입력이 되고, 낸드 게이트(NAND82)의 입력단(2)의 입력이 1 또는 하이 상태가 입력이 되면, 낸드 게이트(NAND81)의 출력단(3)에서는 1 또는 하이 상태가 출력이 된다.For reference, the NAND gates NAND81 and NAND82 are logic combination circuits which have the same function as that of the flip-flop. That is, when the input of the input terminal 1 of the NAND gate is 1 or the high state is input, and the input of the input terminal 2 of the NAND gate is 0 or the low state is input, the NAND gate NAND81 is input. In the output terminal 3 of the NAND gate, when the 0 or low state is output, the input of the input terminal 1 of the NAND gate is 0 or the low state is input, and the input of the input terminal 2 of the NAND gate NAND82 is When the 1 or high state is input, the 1 or high state is output at the output terminal 3 of the NAND gate NAND81.

상기한 바와 같은 작용으로, 낸드 게이트(NAND81)의 출력단에서는 제4도(c)의 a파형과 같은 제어 신호가 나타난다. 상기 제어 신호는 낸드 게이트(NAND83)의 입력단(2)에 입력되고, 입력단(1)에는 비교기(CP67)의 출력 신호가 입력된다.By the above-described operation, a control signal such as the a waveform in FIG. 4C appears at the output terminal of the NAND gate NAND81. The control signal is input to the input terminal 2 of the NAND gate, and the output signal of the comparator CP67 is input to the input terminal 1.

비교기(CP67)는, 기준 전압(Vref)이 저항(R64,R65,R66)에 인가되고 따라서 저항(R65,R66)의 양단에 발생하는 일정한 전압을 입력단(+)에 인가하고, 전류 명령인 전압은 입력단(-)에 입력되어, 전류 명령(COM)이 저항(R65,R66) 양단의 전압보다 높아지면 로우 전압을 출력하고, 상기 전압은 낸드 게이트(83)의 입력단(1)에 입력된다.The comparator CP67 applies a constant voltage generated at both ends of the resistors R64, R65, and R66 to the input terminal (+) by applying the reference voltage Vref to the resistors R64, R65, and R66. Is input to the input terminal (−), and outputs a low voltage when the current command COM is higher than the voltage across the resistors R65 and R66, and the voltage is input to the input terminal 1 of the NAND gate 83.

또한, 낸드 게이트(NAND84)의 입력단(2)에는 비교기(CP68)의 출력이 입력된다. 비교기(CP68)의 입력단(+)에는 전류 명령(COM)인 전압이 입력되고, 입력단(-)에는 저항(R115) 양단의 전압이 입력된다.The output of the comparator CP68 is input to the input terminal 2 of the NAND gate NAND84. A voltage, which is a current command COM, is input to the input terminal + of the comparator CP68, and a voltage across the resistor R115 is input to the input terminal (−).

전류 명령이 일정 이상 상승할 경우, 비교기(CP67)은 로우 전압을 출력하여, 낸드 게이트(NAND83)의 입력단(1)에 입력된다.When the current command rises more than a certain level, the comparator CP67 outputs a low voltage and is input to the input terminal 1 of the NAND gate NAND83.

참고로, 낸드 게이트의 일반적인 작용은 제1입력과, 제2입력, 두 입력이 있는 낸드 게이트일 경우 제1입력과 제2입력 모두 하이 상태일 경우는 로우 상태를 출력하고, 다른 남은 상태는 모두 하이 상태를 출력한다.For reference, a general operation of the NAND gate is a first input, a second input, and a NAND gate having two inputs. When the first input and the second input are both in a high state, the NAND gate outputs a low state. Output a high state.

상기한 바와 같은 낸드 게이트의 작용에 의하여, 낸드 게이트(NAND83)의 출력은 하이 레벨의 신호 전위를 출력하며, 전류 명령이 일정치 이상 올라가면 비교기(CP68)은 하이 레벨의 전위 신호를 출력하므로, 낸드 게이트(NAND84)의 출력은 로우 레벨의 전위 신호를 출력한다. 또한, 전류 명령이 설정치 이하로 내려갈 경우에는 비교기(CP67)은 하이 레벨의 신호 전위를 출력하여, 낸드 게이트(NAND83)의 출력(3)은 낸드 게이트(NAND81)의 출력 파형의 반전된 파형이 출력이 되고, 비교기(CP68)은 로우 레벨의 전위 신호를 출력하므로 낸드 게이트(NAND84)의 출력(3)의 전위는 하이 레벨의 전위 신호를 출력한다.By the operation of the NAND gate as described above, the output of the NAND83 outputs a high level signal potential, and when the current command rises above a certain value, the comparator CP68 outputs a high level potential signal. The output of the gate NAND84 outputs a low level potential signal. When the current command falls below the set value, the comparator CP67 outputs a high level signal potential, and the output 3 of the NAND gate NAND83 outputs the inverted waveform of the output waveform of the NAND gate NAND81. Since the comparator CP68 outputs a low level potential signal, the potential of the output 3 of the NAND gate NAND84 outputs a high level potential signal.

상기한 바와 같이 비교기의 작용은, 전류 명령(COM)이 일정값 이상 올라가면 모터의 회전 속도는 크게 차이가 없으며, 또한, 전류 명령이 일정값 이하로 내려가면 모터 필요한 회전 속도를 내지 못하기 때문에 일정 이상값과 일정 이하의 값은 의미가 없으므로, 비교기(C67)는 전류 명령이 일정값 이상으로 상승하였을 경우 전 회전을 하도록 하는 명령을 내리며, 비교기(C68)는 전류 명령이 일정값 이하로 내려갈 경우에는 모터의 회전을 정지하도록 하는 전류 명령을 내리는 역할을 한다.As described above, the operation of the comparator is not significantly different when the current command COM rises above a certain value, and the motor does not achieve the required rotation speed when the current command falls below a certain value. Since the ideal value and the value below a certain value are meaningless, the comparator C67 issues a command to make a full rotation when the current command rises above a certain value, and the comparator C68 commands the current command to fall below a certain value. It serves to issue a current command to stop the rotation of the motor.

다음으로, 출력 로직 회로부(80)에서 출력하는 제어 신호가 저항(R91)을 통하여 출력 구동부(90)으 트랜지스터(Q93)의 베이스에 입력이 되면, 즉 입력 신호가 하이 상태일 경우 트랜지스터(Q93)은 턴온되고, 전원(Vcc)에 의한 전류는 항(R91), 트랜지스터(Q93)을 통하여 접지로 흐른다.Next, when the control signal output from the output logic circuit unit 80 is input to the base of the transistor Q93 by the output driver 90 through the resistor R91, that is, when the input signal is high, the transistor Q93 Is turned on, and the current by the power supply Vcc flows to ground through the term R91 and the transistor Q93.

전원(Vcc)에 의한 전류가 저항(R91), 트랜지스터(Q93)을 통하여 접지로 흐르면, 트랜지스터(Q94) 베이스의 전위는 로우 레벨의 전위가 되어 오프 상태이고, 저항(R91) 양단의 전위는 트랜지스터(Q95)의 베이스와 에미터 양단에 바이어스 전위를 제공하므로, 저항(R96) 양단의 전위 및 트랜지스터(Q98)의 전위는 로우 상태가 되어 모터는 동작하지 않는다.When a current from the power supply Vcc flows to the ground through the resistor R91 and the transistor Q93, the potential of the transistor Q94 base becomes a low level potential and is off, and the potential across the resistor R91 is a transistor. Since the bias potential is provided across the base and emitter of Q95, the potential across the resistor R96 and the potential of the transistor Q98 are low, and the motor does not operate.

입력 신호가 로우 상태일 경우에는, 트랜지스터(Q93)은 오프 상태가 되며, 트랜지스터(Q93) 콜렉터와 에미터 양단의 전위는 트랜지스터(Q94)의 베이스와 에미터 양단에 바이어스 전위를 제공하여, 트랜지스터(Q94)는 턴온되고, 트랜지스터(Q95)는 턴오프되며 전원(Vcc)에 의한 전류는 트랜지스터(Q94), 저항(R96)을 통하여 트랜지스터(Q98)의 게이트에 입력이 되고, 트랜지스터(Q98)은 턴온되고, 따라서 모터는 구동한다. 또한, 상기한 바와 같이, 모터가 정상적인 경우에는 전류 명령 제한부(100)의 출력 신호 전위와, 전류 명령부(60)의 전류 명령(COM)은 동전위를 이루거나, 전류 명령 제한부(100)의 출력 전위가 높도록 유지한다.When the input signal is in the low state, the transistor Q93 is turned off, and the potential across the transistor Q93 collector and the emitter provides a bias potential across the base and emitter of the transistor Q94, thereby providing a transistor ( Q94 is turned on, transistor Q95 is turned off, and current from power source Vcc is input to the gate of transistor Q98 through transistor Q94 and resistor R96, and transistor Q98 is turned on. Thus, the motor is driven. In addition, as described above, when the motor is normal, the output signal potential of the current command limiting unit 100 and the current command COM of the current commanding unit 60 form coincidence or the current command limiting unit 100. Keep the output potential of

모터가 외부의 환경적인 영향이나 과부하에 의하여 과전류가 흐를 경우에는, 모터의 유도성 리액턴스가 작아지며, 따라서 전류가 증가하는 기울기는 커지고 비교기(CP73)에서 전류 명령(COM)과 기울기가 증가한 전류 검출부(110) 출력 파형의 교차점, 즉 비교 포인트는 정상적으로 동작할 때와 비교하여 좌측으로 이동하며, 펄스폭이 줄어드는 방향으로 이동을 하고, 비교기(CP73)의 출력 신호는 제4(b)도와 같이 나타난다.When the overcurrent flows due to external environmental influence or overload of the motor, the inductive reactance of the motor decreases, so that the current increase slope becomes larger and the current detector COM and slope increase in the comparator CP73. (110) The intersection point of the output waveform, that is, the comparison point, moves to the left side in comparison with the normal operation, moves in the direction of decreasing the pulse width, and the output signal of the comparator CP73 appears as shown in FIG. 4 (b). .

상기 출력 신호는, 낸드 게이트(NAND81)의 입력단(1)의 입력이 1 또는 하이 상태가 입력이 되고, 낸드 게이트(NAND82)의 입력단(2)의 입력이 0 또는 로우 상태가 입력이 되면, 낸드 게이트(NAND81)의 출력단(3)에서는 0 또는 로우 상태가 출력이 되며, 낸드 게이트(NAND81)의 입력단(1)의 입력이 0 또는 로우 상태가 입력이 되고, 낸드 게이트(NAND82)의 입력단(2)의 입력이 1 또는 하이 상태가 입력이 되면, 낸드 게이트(NAND81)의 출력단(3)에서는 1 또는 하이 상태가 출력이 되는 작용에 의하여 제4도(c)의 a파형, 즉 듀티비가 줄어든 제어 신호가 출력이 되고, 낸드 게이트(NAND83,NAND84)를 통하여 출력 구동부에 입력이 된다. 상기한 바와 같이 낸드 게이트(NAND83,NAND84)은 전류 명령의 최대값과 최소값을 제한한다.The output signal is NAND when the input of the input terminal 1 of the NAND gate is 1 or a high state, and the input of the input terminal 2 of the NAND gate NAND82 is 0 or a low state. In the output terminal 3 of the gate NAND81, 0 or a low state is output, the input of the input terminal 1 of the NAND gate is 0 or a low state, and the input terminal 2 of the NAND gate NAND82 is input. When the input of 1) or the high state is input, the a-waveform, that is, the duty ratio of FIG. 4 (c) is reduced by the action of outputting the 1 or high state at the output terminal 3 of the NAND81 NAND81. The signal is output and input to the output driver through the NAND gates NAND83 and NAND84. As described above, the NAND gates NAND83 and NAND84 limit the maximum and minimum values of the current command.

출력 구동부(90)에서는, 상기한 바와 같이 모터를 구동하고, 또한 듀티비가 줄어든 제어 신호를 전류 명령 제한부(100)에 제공한다. 상기 제어 신호는 전류 명령 제한부(100)에서 콘덴서(C103) 저항(R104,R105)에 의하여 직류에 가까운 전압이 발생하고, 상기 신호 파형은 전류 명령(COM)과 상기 전압을 비교한다. 상기 전류 명령 제한부(100)의 출력 전압은 제어 신호의 듀티비가 감소함으로, 낮아지며 상기 전류 명령의 전위와 상기 전류 명령 제한부(100)의 출력 전압 사이에는 듀티비가 감소한 만큼 전위차가 발생하며, 상기 전위차에 의한 전류가 다이오드(D101)을 통하여 흘러, 제4(d)도와 같이 전류 명령의 전위를 낮추어 준다. 낮아진 전류 명령의 전위는 펄스폭 비교부에서 전류 검출부(110)의 출력 신호와 비교하여 비교 포인트가 좌측으로 이동하며, 상기한 바와 같이 출력 로직 회로부(80)의 출력 신호인 제어 신호의 듀티비를 줄여 결론적으로 모터에 흐르는 전류를 제한한다.The output driver 90 drives the motor as described above, and provides the current command limiter 100 with a control signal having a reduced duty ratio. The control signal generates a voltage close to a direct current by the capacitors C103 resistors R104 and R105 in the current command limiter 100, and the signal waveform compares the current command COM with the voltage. The output voltage of the current command limiting unit 100 decreases as the duty ratio of the control signal decreases, and a potential difference occurs as the duty ratio decreases between the potential of the current command and the output voltage of the current command limiting unit 100. The current caused by the potential difference flows through the diode D101, lowering the potential of the current command as shown in FIG. 4 (d). The lowered electric potential of the current command is compared with the output signal of the current detector 110 in the pulse width comparator, and the comparison point moves to the left. As described above, the duty ratio of the control signal which is the output signal of the output logic circuit 80 is adjusted. In short, it limits the current through the motor.

이후에, 모터가 계속 구속을 받아 과전류가 흐를 경우, 상기한 바와 같이 전류 명령 제한부(100)에서 전류 명령인 전압을 낮추고, 펄스폭 비교부(70)와 출력 로직 회로부(80)에서 듀티비를 감소시킨 제어 신호를 발생시키는 궤환 작용을 계속하여 모터에 흐르는 전류를 제한한다. 즉 모터를 과전류에서 소손되는 것을 방지한다.Subsequently, when the motor continues to be constrained and an overcurrent flows, the voltage of the current command is lowered in the current command limiting unit 100 as described above, and the duty ratio in the pulse width comparing unit 70 and the output logic circuit unit 80 is reduced. Continue the feedback action to generate a reduced control signal to limit the current through the motor. That is, the motor is prevented from being burned out from overcurrent.

제4(c)도의 a, b, c, d 신호 파형과, 제4도(d)의 a', b', c', d' 신호 파형은 모터가 구속을 받아 모터의 권선에 과전류가 흐를 경우, 출력 로직 회로부(80)의 제어 신호의 듀티비가 줄어들고, 전류 명령 제한부(100)에 의해 전류 명령의 전위가 자동으로 감소하는 것을 보여준다.The signal waveforms a, b, c, and d of FIG. 4 (c) and the signal waveforms a ', b', c ', and d' of FIG. 4 (d) are constrained by the motor so that overcurrent flows through the windings of the motor. In this case, the duty ratio of the control signal of the output logic circuit unit 80 is reduced, and the potential of the current command is automatically reduced by the current command limiter 100.

또한, 모터가 완전히 정지하였을 경우에도, 모터에 흐르는 전류를 최소한으로 제한하여 모터에 흐르는 과전류를 제한하여 불필요한 전력 손실을 줄일 뿐 아니라, 과전류로 인한 소손의 위험 요소를 제거할 수 있으며, 이후에 모터가 구속에서 벗어나 정상적인 상태로 환원되면, 모터의 유도성 리액턴스 성분은 다시 증가하며, 따라서 듀티비는 증가하고, 전류 명령 제한부(100)의 출력 전위는 사승하고 제한된 전류 명령은 상승한다.In addition, even when the motor is completely stopped, the current flowing through the motor is limited to the minimum to limit the overcurrent flowing to the motor, thereby reducing unnecessary power loss and eliminating the risk of burnout caused by the overcurrent. When is released from the restraint and reduced to the normal state, the inductive reactance component of the motor is increased again, thus the duty ratio is increased, the output potential of the current command limiting unit 100 rises and the limited current command rises.

제4도(c)의 d, e, f, g의 신호 파형과, 제4도(d)의 d', e', f', g'의 신호 파형은 모터의 외부 구속 요소가 제거되는 경우, 신호가 원상태로 회복되는 상태를 보여준다.The signal waveforms of d, e, f, and g of FIG. 4 (c) and the signal waveforms of d ', e', f ', and g' of FIG. , The signal is returned to its original state.

이상에서와 같이 이 발명의 실시예에서, 전류 명령 제한부(100)는, 출력 구동부(90)에서 제어 신호를 제공받아 상기 제어 신호의 듀티비에 해당하는 만큼 전류 명령을 제한하며, 따라서 모터에 흐르는 전류를 제한하여 모터가 소손되는 것을 방지하여 모터를 보호하는 효과가 있다.As described above, in the embodiment of the present invention, the current command limiting unit 100 receives the control signal from the output driver 90 to limit the current command as much as the duty ratio of the control signal, and thus to the motor. By limiting the current flowing to prevent the motor from being burned has the effect of protecting the motor.

이 발명의 이러한 효과는 직류 모터를 사용하는 기계 설비나, 자동차의 온풍기, 에어컨 겸용의 팬 블로워와 자동차의 냉각팬 모터와 같은 직류 모터의 보호 회로로 폭넓게 이용될 수 있다.This effect of the present invention can be widely used as a protection circuit for DC motors such as mechanical equipment using a DC motor, a fan blower for an automobile, a fan blower for an air conditioner, and a cooling fan motor for an automobile.

Claims (7)

일정한 전압을 신호원으로 입력받아 상기 신호원을 전류 명령으로 안정시켜 전류 명령 신호를 출력하는 전류 명령부와, 상기 전류 명령 신호를 입력받고, 전류 검출 신호를 입력받아, 상기 두 신호를 비교하여 출력하는 펄스폭 비교부와, 상기 펄스폭 비교부의 출력 신호를 입력받고, 클럭 신호를 입력받아 일정한 듀티비를 갖는 신호 파형을 출력하고, 모터가 구속을 받아 과전류가 흐를 경우 신호 파형의 듀티비를 줄여 모터의 권선에 흐르는 전류를 제어하는, 제어 신호를 발생하는 출력 로직 회로부와, 상기 출력 로직 회로부의 출력인 제어 신호를 입력받아 큰 전력 용량의 모터를 구동시키기 위한 신호를 발생하여 모터를 구동하는 출력 구동부와, 상기 출력 구동부의 제어 신호를 입력받아, 안정화한 전압을 출력하고, 상기 전압과 상기 전류 명령부 출력의 전압을 비교하여 상기 전류 명령 회로부의 전위가 높을 경우에 상기 전류 명령부의 전위를 감소하고, 상기 안정화된 전압이 높을 경우에는 정류 소자를 사용하여 역전류가 흐르지 않도록 하는 전류 명령 제한부와, 상기 출력 구동부의 구동 제어 신호를 입력받아, 상기 펄스폭 비교부의 타측단에 입력되는 전류 명령과 비교하기 적당한 전압의 크기로 발생시켜 상기 펄스폭 비교부로 출력하는 전류 검출부로 이루어지는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.A current command unit which receives a constant voltage as a signal source and stabilizes the signal source with a current command and outputs a current command signal, receives the current command signal, receives a current detection signal, and compares the two signals to output the current command signal The pulse width comparator and the output signal of the pulse width comparator are input, the clock signal is input to output a signal waveform having a constant duty ratio, and when the motor is constrained and an overcurrent flows, the duty ratio of the signal waveform is reduced. An output logic circuit unit for generating a control signal for controlling a current flowing in a winding of the motor, and an output for driving a motor by generating a signal for driving a motor having a large power capacity by receiving a control signal that is an output of the output logic circuit unit. A driving unit and a control signal of the output driving unit are input to output a stabilized voltage, and the voltage and the current command unit A current command limiting unit for comparing the voltage of an output to reduce the potential of the current command unit when the potential of the current command circuit unit is high, and prevent a reverse current from flowing by using a rectifying element when the stabilized voltage is high; A motor restraining unit comprising a current detecting unit which receives a driving control signal of the output driving unit, generates a voltage of a voltage suitable for comparison with a current command input to the other end of the pulse width comparing unit, and outputs it to the pulse width comparing unit. Motor burnout prevention circuit. 제1항에 있어서, 상기 전류 명령부는, 외부의 전류 명령을 안정화한 신호원으로 출력을 하는 버퍼와, 기준 전압과, 상기 기준 전압과 접지 사이에 다수의 저항을 직렬 연결하여, 일정 전압을 유지하고, 상기 직렬 저항의 일단에서 분압되는 하이 레벨의 일정 전압과 전류 명령을 비교하여 상기 전류 명령의 전위가 상기 하이 레벨의 일정 전압보다 높아지면 로우 레벨의 전위를 출력하여 모터를 전전압 구동하도록 하는 비교기(CP67)와, 상기 직렬 저항의 타단에서 분압되는 로우 레벨의 일정 전압과 전류 명령을 비교하여 상기 전류 명령이 상기 로우 레벨의 일정 전압보다 낮아지면 하이 레벨의 전위를 출력하여 모터를 정지하게 하는 비교기(CP68)로 이루어지는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.The current command unit of claim 1, wherein the current command unit maintains a constant voltage by serially connecting a plurality of resistors in series between a buffer for outputting an external current command as a stabilized signal source, a reference voltage, and the reference voltage and ground. And comparing a constant voltage of a high level divided by one end of the series resistor with a current command and outputting a low level potential to drive the motor at full voltage when the potential of the current command becomes higher than the constant voltage of the high level. Comparing the comparator CP67 with a constant voltage of a low level divided by the other end of the series resistor and a current command, when the current command is lower than the constant voltage of the low level, a high level potential is output to stop the motor. A motor burnout prevention circuit when the motor is restrained, comprising a comparator (CP68). 제1항에 있어서, 상기 출력 로직 회로부는, 상기 펄스폭 비교부의 비교 신호를 입력받고, 듀티비가 큰 클럭 신호를 입력받아 상기 비교 신호에 따라 펄스폭을 가감하여 제어신호를 출력하는 논리 조합 회로의 작용을 하며, 비교기(CP73)의 출력이 입력단(1)에 전기적으로 연결되는 낸드 게이트(NAND81)와, 낸드 게이트(NAND81)의 출력단은 입력단에 연결되고, 듀티비가 큰 클럭 펄스는 입력단에 연결되는 낸드 게이트(NAND82)를 포함하는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.The logic combination circuit of claim 1, wherein the output logic circuit unit receives a comparison signal of the pulse width comparison unit, receives a clock signal having a large duty ratio, and outputs a control signal by adding or subtracting a pulse width according to the comparison signal. A NAND gate NAND81 having an output of the comparator CP73 electrically connected to the input terminal 1, an output terminal of the NAND gate NAND81 is connected to an input terminal, and a clock pulse having a large duty ratio is connected to the input terminal. Motor burnout prevention circuit when the motor restraining, characterized in that it comprises a NAND82 (NAND82). 제1항에 있어서, 상기 출력 구동부는, 상기 출력 로직 회로부의 제어 신호를 입력신호가 베이스에 전기적으로 연결되고, 에미터는 접지되는 트랜지스터(Q93)와, 트랜지스터(Q93)의 콜렉터와 일측단이 연결되는 저항(R92)과, 저항(R92)의 일측단과 베이스가 연결되고, 타측단과 콜렉터가 연결되는 트랜지스터(Q94)와, 트랜지스터(Q93)의 콜렉터와 베이스가 연결되고, 트랜지스터(Q94)의 에미터와 에미터가 연결되고, 콜렉터는 접지되는 트랜지스터(Q95)와, 트랜지스터(Q94)의 베이스와 베이스가 연결되고, 트랜지스터(Q94)의 콜렉터와 콜렉터가 연결되는 트랜지스터(Q96)와, 트랜지스터(Q94)의 에미터와 게이트가 연결되는 저항(Q99)로, 이루어지는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.The transistor of claim 1, wherein the output driver connects a control signal of the output logic circuit to an input signal electrically connected to a base, and an emitter is grounded, and a collector of the transistor Q93 is connected to one end. A resistor (R92), a transistor (Q94) having one end and a base connected to the resistor (R92) and a collector connected with the other end, a collector and a base of the transistor (Q93) are connected, and an emitter of the transistor (Q94). And emitter are connected, and the collector is grounded transistor Q95, the base and base of transistor Q94 are connected, the transistor Q96 is connected to the collector and collector of transistor Q94, and transistor Q94 Motor anti-burnout circuit, characterized in that made of a resistor (Q99) is connected to the emitter and the gate of the motor. 제1항에 있어서, 상기 전류 명령 제한부는, 트랜지스터(Q96)의 에미터에는 플러스극이 접지에는 마이너스극이 연결되는 콘덴서(C103)와, 콘덴서의 플러스극과 비반전 입력단이 연결되고, 반전 입력단과 출력이 연결되는 오피 앰프(OP102)와, 오피 앰프(OP102)의 출력단과 캐소드가 연결되고, 비교기(CP68)의 입력단(+)과 애노드가 연결되는 다이오드(D101)로 이루어지는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.The inverting input terminal of claim 1, wherein the current command limiting unit is connected to a capacitor C103 having a positive pole connected to an emitter of transistor Q96 and a negative pole connected to ground, a positive pole of the capacitor, and a non-inverting input terminal. A motor comprising an op amp (OP102) connected to and an output, a diode (D101) connected to an output terminal of the op amp (OP102) and a cathode, and an input terminal (+) of the comparator (CP68) to an anode. Motor burnout prevention circuit when restrained. 제1항에 있어서, 상기 출력 로직 회로부는, 비교기(CP67)의 출력단은 입력단(1)에 연결되고, 낸드 게이트(NAND81)의 출력단(3)은 입력단(2)에 연결되는 낸드 게이트(NAND83)와, 낸드 게이트(NAND83)의 출력단(3)은 입력단(1)에 연결되고, 비교기(CP68)의 출력단은 입력단(2)에 연결되는 낸드 게이트(NAND84)로 더 포함하는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.The NAND gate of claim 1, wherein the output logic circuit unit has an output terminal of the comparator CP67 connected to an input terminal 1, and an output terminal 3 of the NAND gate NAND81 connected to an input terminal 2. And the output terminal 3 of the NAND gate NAND83 is connected to the input terminal 1, and the output terminal of the comparator CP68 further includes a NAND gate NAND84 connected to the input terminal 2. Motor burnout prevention circuit. 제1항에 있어서, 상기 출력 구동부는, 모터의 전원을 차단할 경우 모터의 인덕턴스 성분에 의해 축적된 전류를 방전시키기 위한 회로를 제공하는 프리휠링 다이오드(D126)을 더 포함하는 것을 특징으로 하는 모터 구속시 모터 소손 방지회로.2. The motor restraint of claim 1, wherein the output driving unit further includes a freewheeling diode D126 that provides a circuit for discharging the current accumulated by the inductance component of the motor when the power of the motor is cut off. Motor burnout prevention circuit.
KR1019950024825A 1995-08-11 1995-08-11 Motor protection circuit KR0175392B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950024825A KR0175392B1 (en) 1995-08-11 1995-08-11 Motor protection circuit
US08/700,568 US5721474A (en) 1995-08-11 1996-08-07 Method and apparatus for preventing excessive current flow in a motor
DE19632235A DE19632235A1 (en) 1995-08-11 1996-08-09 Method and device for preventing excessive current flow in a motor
CN96113292A CN1043393C (en) 1995-08-11 1996-08-11 Method and apparatus for preventing excessive current flow in motor
JP8212879A JPH09117055A (en) 1995-08-11 1996-08-12 Motor control circuit with motor burning preventive functionat the time of motor constraint

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024825A KR0175392B1 (en) 1995-08-11 1995-08-11 Motor protection circuit

Publications (2)

Publication Number Publication Date
KR970013580A KR970013580A (en) 1997-03-29
KR0175392B1 true KR0175392B1 (en) 1999-05-01

Family

ID=19423339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024825A KR0175392B1 (en) 1995-08-11 1995-08-11 Motor protection circuit

Country Status (1)

Country Link
KR (1) KR0175392B1 (en)

Also Published As

Publication number Publication date
KR970013580A (en) 1997-03-29

Similar Documents

Publication Publication Date Title
US5933573A (en) Method of controlling an electric motor and apparatus for carrying out the method
US7843675B2 (en) Overcurrent protection circuit, load driving device, motor driving device, electric appliance, power supply device
EP0534447A1 (en) D.C. fan control circuit for linearly variable cooling
US6759820B2 (en) Arrangement for supplying a user, especially a D.C motor, that consumes power in a non-continuous manner from a D.C. system
US5721474A (en) Method and apparatus for preventing excessive current flow in a motor
US5453669A (en) Motor current detection circuit
US5220258A (en) Drive circuit for a brushless direct-current motor
US6256179B1 (en) Switching power supply apparatus
US4926283A (en) Temperature protected transistor circuit and method of temperature protecting a transistor
JPH1042586A (en) Motor drive circuit
KR0175392B1 (en) Motor protection circuit
US5939850A (en) Circuit for driving polyphase motor
KR0175394B1 (en) Motor protection circuit
GB2247999A (en) Brushless DC motor monitor
JP3708187B2 (en) Driving device for power antenna having safety function
JPS627781B2 (en)
JP2624524B2 (en) Motor overload detection device
JP2873643B2 (en) Series regulator protection circuit
JP3306698B2 (en) Overvoltage prevention circuit and power supply
KR0120545B1 (en) Overload protection circuit of dc servo motor
JPH0441371Y2 (en)
JP3080526B2 (en) Current detection circuit
JP3114251B2 (en) Power supply circuit
JPH0112546Y2 (en)
JPH0729708Y2 (en) Power protection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee