KR0174636B1 - Non-reciprocal circuit element - Google Patents
Non-reciprocal circuit element Download PDFInfo
- Publication number
- KR0174636B1 KR0174636B1 KR1019950700468A KR19950700468A KR0174636B1 KR 0174636 B1 KR0174636 B1 KR 0174636B1 KR 1019950700468 A KR1019950700468 A KR 1019950700468A KR 19950700468 A KR19950700468 A KR 19950700468A KR 0174636 B1 KR0174636 B1 KR 0174636B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit element
- center electrode
- electrode
- center
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/18—Waveguides; Transmission lines of the waveguide type built-up from several layers to increase operating surface, i.e. alternately conductive and dielectric layers
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 정합용 커패시턴스의 용량치의 크기에 관계없이, 소형화할 수 있는 비가역 회로 소자를 얻는 것을 목적으로 한다.An object of the present invention is to obtain an irreversible circuit element which can be miniaturized regardless of the magnitude of the capacitance value of the matching capacitance.
시큘레이터 1은 중심전극 16a와 정합용 커패시턴스를 구성하는 다층기판 3을 구비하고 있다. 다층기판 3은 중심전극들 또는 정합용 용량전극들이 형성된 복수개의 유전체 시트를 적층하고 이를 일체로 소성하여 형성한다. 정합용 커패시턴스는 상호 평행하게 배열된 한쌍의 용량전극에 의해 지지된 유전체 시트를 복수개 적층하여 얻은 적층형 용량부를 병렬, 접속하여 구성한다.The sequencer 1 is provided with the multilayer board 3 which comprises the center electrode 16a and the matching capacitance. The multilayer board 3 is formed by stacking a plurality of dielectric sheets on which center electrodes or matching capacitor electrodes are formed and firing them integrally. The matching capacitance is formed by connecting the stacked capacitors obtained by laminating a plurality of dielectric sheets supported by a pair of capacitor electrodes arranged in parallel with each other in parallel and in parallel.
다층기판 3의 상면에는, 중심전극 16a에 대면하는 위치에 페라이트 4를 수용하기 이한 제1 오목부 26과 영구자적 5를 수용하기 위한 제2 오목부 25가 형성되어 있으며, 이들 오목부 내부에 페라이트 4 및 영구자석 5가 각각 정착되어 있다.On the upper surface of the multilayer substrate 3, a first concave portion 26 for accommodating ferrite 4 and a second concave portion 25 for accommodating permanent magnets 5 are formed at positions facing the central electrode 16a, and ferrites are formed inside the concave portions. 4 and 5 permanent magnets are fixed.
Description
[발명의 명칭][Name of invention]
비가역 회로 소자Irreversible circuit elements
[발명의 상세한 설명]Detailed description of the invention
[기술 분야][Technical Field]
본 발명은 VHF,UHF,SHF 대역(帶域)에서 사용하는 서큘레이터(circulator)나 아이솔레이터(isolator)와 같은 비가역 회로 소자(非可逆 回路 素子)에 관한 것으로, 더욱 상세하게는 소형화 및 경량화를 꾀할 수 있으며, 부품 비용을 감소시킬 수 있는 구조를 갖는 비가역 회로 소자에 관한 것이다.The present invention relates to an irreversible circuit element such as a circulator or isolator for use in the VHF, UHF, and SHF bands, and more particularly, to reduce its size and weight. And an irreversible circuit element having a structure capable of reducing component costs.
[배경 기술]Background Technology
일반적으로 아이술레이터나 서큘레이터 등과 같은 비가역 회로 소자를 전송방향으로만 통과시키고, 역방향에의 전송을 저지하는 기능을 갖고 있어, 휴대전화 또는 자동차전화 등의 이동통신 기기의 송신회로부에 불가결한 부품이다. 이런 용도에서 비가역 회로 소자는 부품의 소형화, 경량화가 요구되고 있다. 또, 수요를 증가시키기 위하여 부품의 저가격화가 요구되고 있다. 이러한 요구에 부응하기 위하여, 유전체 기판(dielectric substrates)에 중심전극, 정합회로용 전극들을 집약배치한 구조를 갖는 비가역 회로 소자가 제안되고 있다.Generally, a non-reversible circuit element such as an isolator or a circulator passes in the transmission direction, and has a function of preventing transmission in the reverse direction, and thus, an integral part of the transmission circuit part of a mobile communication device such as a mobile phone or an automobile phone. to be. In this application, the irreversible circuit element is required to reduce the size and weight of components. In addition, in order to increase demand, the cost of components is lowered. In order to meet these demands, an irreversible circuit element having a structure in which center electrodes and matching circuit electrodes are arranged on dielectric substrates has been proposed.
제8도 및 9도는 이와 같은 구조를 갖는 서큘레이터의 일례를 보여준다. 제 9도는 서큘레이터의 단면구조를 나타내며, 제8도는 유전체 기판의 구성을 주로 나타낸다.8 and 9 show an example of a circulator having such a structure. 9 shows the cross-sectional structure of the circulator, and FIG. 8 mainly shows the structure of the dielectric substrate.
종래의 서큘레이터 100은, 금속제 요크(yoke) 101 내부에 배치된 유전체 기판 107~109, 페라이트(ferrite) 104 및 106을 구비하고 있다. 페리아트 104는 접지판(earth plate) 105를 개재하여 요크 101의 저면에 접속되어 있다. 유전체 기판 107~109는, 기판상에 형성된 중심전극 102가 페라이트 104에 대면하도록 하는 위치에 배치되어 있다. 자석 106은 중심전극 102를 향하게 요크 101의 내부상면에 접착되어 있다. 이 자석 106은 페라이트 104에 직류 자계(dcmagnetic field)를 인가(印加)한다.The conventional circulator 100 includes dielectric substrates 107 to 109, ferrites 104 and 106 disposed inside a metal yoke 101. Ferriart 104 is connected to the bottom of York 101 via an earth plate 105. The dielectric substrates 107 to 109 are arranged at positions such that the center electrode 102 formed on the substrate faces the ferrite 104. The magnet 106 is bonded to the inner top surface of the yoke 101 facing the center electrode 102. This magnet 106 applies a direct current magnetic field to the ferrite 104.
제8도에 나타난 바와 같이, 중심전극 102, 용량전극(capacitive electrodes) 110 및 접지전극(earth electrodes) 111은 3개의 유전체 기판 107~109의 적층체(laminate) 중에 형성되어 있다.As shown in FIG. 8, the central electrode 102, the capacitive electrodes 110, and the ground electrodes 111 are formed in a laminate of three dielectric substrates 107 to 109.
상기한 적층기판은 다음과 같은 공정으로 제조되고 있다.The laminated substrate is manufactured by the following process.
우선, 세라믹 그린 시트(ceramic green sheets)를 소성(燒成)하여 각각의 기판 107~109를 형성하고, 각 기판 107~109의 한쪽면에 중심적극 102, 용량전극 110 및 접지전극 111을 패턴형성하고, 다른쪽 면에는 접지전극 112를 패턴형성한 후, 용접하여 부착한다. 전극이 형성된 각 유전체 기판 107~109를 적층하여 압착한다. 각각의 접지전극 111와 112를 관통-홀 전극(through-hole electrodes) 113을 이용하여 접속시킨다. 각각의 용량전극 110에는 입출력 단자와 접속되는 외부전극 114가 형성되어 있다. 이러한 적층구조에 있어서, 용량전극 110, 각각의 유전체 기판 107~109 및 접지전극 112에 의하여 정합용 커패시턴스가 구성된다.First, ceramic green sheets are fired to form respective substrates 107 to 109, and the center active 102, the capacitor electrode 110, and the ground electrode 111 are patterned on one surface of each of the substrates 107 to 109. On the other side, the ground electrode 112 is patterned and welded thereto. Each dielectric substrate 107 to 109 on which electrodes are formed is laminated and pressed. Each ground electrode 111 and 112 is connected using a through-hole electrode 113. Each capacitor electrode 110 is formed with an external electrode 114 connected to the input / output terminal. In such a stacked structure, a matching capacitance is formed by the capacitor electrodes 110, each of the dielectric substrates 107 to 109, and the ground electrode 112.
이러한 종래의 서큘레이터는 서로 교차하는 3개의 중심전극 102의 주위에 정합용 커패시턴스를 구성함으로써, 부품전체의 소형화를 꾀하고 있다.Such a conventional circulator attempts to miniaturize the whole part by forming a matching capacitance around three center electrodes 102 crossing each other.
그러나, 상기와 같은 구조는 정합용 커패시턴스의 용량 확보 면에서 소형화가 제약된다는 문제가 있다. 즉, 정합용 커패시턴스의 용량치는, 용량전극 110과 접지전극 112와의 대향면적(對向面積)에 의하여 규정된다. 이 때문에, 필요한 용량치가 커지면, 용량전극 110이 전극면적을 증가시켜야 한다. 따라서, 각 유전체 기판 107~109의 기판 면적이 증대하고, 그 결과로서 부품전체가 대형화된다. 다시 말하면, 요구되는 용량치에 의하여 부품의 크기가 제약받는다.However, such a structure has a problem that miniaturization is restricted in terms of securing the capacity of the matching capacitance. That is, the capacitance value of the matching capacitance is defined by the opposing area between the capacitor electrode 110 and the ground electrode 112. For this reason, when the required capacitance value becomes large, the capacitance electrode 110 must increase the electrode area. Therefore, the substrate area of each dielectric substrate 107-109 increases, and as a result, the whole component becomes large. In other words, the size of the part is limited by the required capacity value.
또, 종래의 구조에서는, 세라믹 그린 시트를 소성하는 공정과, 기판상에 패턴화된 각 전극을 용접하여 부착하는 공정의 2회의 소성 공정을 필요로 하기 때문에, 제조비용이 높아진다는 문제도 있었다. 또 제조비용의 측면에서, 자석 106, 페라이타 104 등의 요크 101 내에서의 위치를 개별적으로 결정하고 고정하는 등의 복잡한 조립작업도 제조비용을 증가시키는 요인이 되고 있다.Moreover, in the conventional structure, since the baking process of baking a ceramic green sheet and the process of welding and attaching each patterned electrode on a board | substrate are required, there also existed a problem that manufacturing cost became high. In addition, in terms of manufacturing cost, complicated assembling work such as individually determining and fixing positions in the yoke 101 such as the magnet 106 and the ferrite 104 is also a factor in increasing the manufacturing cost.
[발명의 목적][Purpose of invention]
본 발명의 목적은, 부품의 소형화가 가능한 비가역 회로 소자를 제공하는 것이다.An object of the present invention is to provide an irreversible circuit element capable of miniaturization of components.
[발명의 개시][Initiation of invention]
본 발명의 넓은 측면에 의하면, 비가역 회로 소자는, 복수개의 유전체층(dielectric layers)을 적층한 다층기판; 다층기판 중에 서로 전기적으로 졀연된 상태에서 교차하도록 형성되어 있는 복수개의 중심전극; 다층기판 중에 적층되어 매 중심전극마다 접속되어 있는 복수개의 용량부를 갖는 정합용 커패시턴스; 중심전극과 대면하여 배치된 자성체(磁性體; magnetic body); 및 상기 자성체에 직류자계를 인가하기 위한 자석을 포함하는 구성으로 되어 있다.According to a broad aspect of the present invention, an irreversible circuit element comprises: a multilayer substrate in which a plurality of dielectric layers are stacked; A plurality of center electrodes formed to cross each other in an electrically isolated state of the multilayer substrate; A matching capacitance having a plurality of capacitors stacked in a multilayer substrate and connected to each center electrode; A magnetic body disposed to face the center electrode; And a magnet for applying a DC magnetic field to the magnetic material.
이와 같은 구성에 의하면, 정합용 커패시턴스는 다층기판 중에 적층된 용량부의 적층수를 알맞게 설정함으로써 필요한 용량치를 확보할 수 있다. 이 때문에 다층기판의 평면 영역내의 면적을 증대함이 없이 정합용 커패시턴스의 용량치를 증대시킬 수 있다. 그 결과, 비가역 회로 소자의 평면적인 크기를 축소할 수 있고, 부품의 소형화를 꾀할 수 있다.According to such a configuration, the matching capacitance can ensure a necessary capacitance value by setting the number of stacked capacitor portions stacked in the multilayer substrate appropriately. For this reason, the capacitance value of the matching capacitance can be increased without increasing the area in the planar region of the multilayer substrate. As a result, the planar size of the irreversible circuit element can be reduced, and the size of the component can be reduced.
본 발명의 다른 목적은 부품의 소형화가 가능하고, 또한 부품 비용의 저감을 꾀할 수 있는 비가역 회로 소자를 제공하는 것이다.Another object of the present invention is to provide an irreversible circuit element capable of miniaturizing parts and reducing component costs.
본 발명의 다른 측면에 따른 비가역 회로 소자는, 서로 적층되어 있는 복수개의 유전체층을 일체로 소성함으로써 형성된 다층기판을 사용하고 있다.An irreversible circuit element according to another aspect of the present invention uses a multilayer substrate formed by integrally firing a plurality of dielectric layers stacked on each other.
이와 같은 구성에 의하여, 다층기판은 단 한 번의 소성공정에 의하여 일체적으로 형성할 수 있다. 따라서 전술한 종래의 비가역 회로 소자에 비하여 소성 공정이 감소하고, 제조비용이 낮아진다.With this configuration, the multilayer board can be formed integrally by only one firing step. Therefore, the firing process is reduced and manufacturing cost is lowered as compared with the above-mentioned conventional irreversible circuit element.
본 발명에 따른 상기한 비가역 회로 소자는, 소성체를 중심전극에 마주보는 위치에 유지시키기 위한 제1 유지부(first holding portion)를 다층기판 중에 형성함으로써, 자성체를 이 제1 유지부에 의해 유지시키고 있다.In the above irreversible circuit element according to the present invention, the first holding portion is formed in the multilayer board for holding the fired body at a position facing the center electrode, whereby the magnetic body is held by the first holding portion. I'm making it.
이와 같은 구성에 의하면, 자성체를 다층기판의 제1 유지부에 장착함으로써 자성체와 중심전극과의 상대위치가 자동적으로 설정된다. 따라서, 복잡한 위치 결정 공정을 생략할 수 있으며, 제조비용을 감소시킬 수 있다.According to such a structure, the relative position of the magnetic body and the center electrode is automatically set by attaching the magnetic body to the first holding part of the multilayer board. Therefore, complicated positioning process can be omitted, and manufacturing cost can be reduced.
또, 상기한 비가역 회로 소자는, 자석을 중심전극에 마주보는 위치에 유지시키기 위한 제2 유지부(second holding portion)를 다층기판 중에 형성함으로써, 자석을 이 제2 유지부에 의해 유지시키고 있다.In addition, the above irreversible circuit element holds a magnet by the second holding portion by forming a second holding portion in the multilayer substrate for holding the magnet at a position facing the center electrode.
이와 같은 구성에 의하면, 자석을 다층기판의 제2 유지부에 장착함으로써 자석과 중심전극과의 상대위치가 자동적으로 설정된다. 따라서, 복잡한 위치결정 공정을 생략할 수 있으며, 제조비용을 감소시킬 수 있다.According to this structure, the relative position of the magnet and the center electrode is automatically set by attaching the magnet to the second holding portion of the multilayer board. Therefore, complicated positioning process can be omitted, and manufacturing cost can be reduced.
본 발명에 있어서, 상기한 복수개의 중심전극들을 다층기판내에서, 다른 높이의 위치에 형성할 수도 있다. 이러한 구성은 일체 소성법(integral firing technique)을 이용하여 다층기판을 구성할 때, 상기한 복수개의 중심전극들을 다른 유전체층의 표면에 형성함으로써 가능하다.In the present invention, the plurality of center electrodes may be formed at different heights in the multilayer substrate. This configuration is possible by forming the plurality of center electrodes described above on the surface of another dielectric layer when constructing the multilayer substrate using the integral firing technique.
또, 전기한 중심전극들은, 기판내의 한 유전체층의 일면에 배치된 제1 중심전극부(first central electrede portions); 다른면에 배치된 제2 중심전극부(second central electrede portions); 및 동일 유전체층에 형성되어 있으며, 상기 제1, 재2 중심전극부를 상호 전기적으로 접속시키기 위한 관통-홀 도전부(through-hole conductive portions)를 포함하도록 구성될 수도 있다. 이러한 구성은, 일체 소성법을 이용하여 다층기판을 구성할 때, 상기한 관통-홀 도전부를 한 유전체층에 형성한 후, 그 유전체층의 상면 및 하면에 제1, 제2 중심전극부를 형성하여 구성할 수도 있고, 또는 관통-홀 도전부가 형성된 유전체층의 한면에 제1 중심전극부를 형성한 후, 이 유전체층의 다른 면과 접촉해 있는 다른 유전체층의 한면에 제2 중심전극부를 형성하여 구성할 수도 있다.The center electrodes described above may include first central electrede portions disposed on one surface of a dielectric layer in the substrate; Second central electrode portions disposed on the other surface; And through-hole conductive portions formed in the same dielectric layer and electrically connecting the first and second center electrode portions to each other. Such a structure can be configured by forming the through-hole conductive portion in one dielectric layer, and then forming the first and second center electrode portions on the upper and lower surfaces of the dielectric layer when the multilayer substrate is formed using the integral firing method. Alternatively, the first center electrode portion may be formed on one surface of the dielectric layer on which the through-hole conductive portion is formed, and then the second center electrode portion may be formed on one surface of the other dielectric layer in contact with the other surface of the dielectric layer.
[도면의 간단한 설명][Brief Description of Drawings]
제1도는 본 발명의 실시에 1에 의한 서큘레이터의 구성을 보여주는 분해 사시도이다.1 is an exploded perspective view showing the configuration of a circulator according to the first embodiment of the present invention.
제2도는 제1도에 나타낸 서큘레이터의 구조를 보여주는 단면도이다.2 is a cross-sectional view showing the structure of the circulator shown in FIG.
제3도는 실시예 1에 의한 서큘레이터의 다층기판의 구성을 보여주는 분해 사시도이다.3 is an exploded perspective view showing the configuration of a multilayer board of the circulator according to the first embodiment.
제4도는 제3도에 나타낸 다층기판의 구성을 설명하기 위한 설명도이다.4 is an explanatory diagram for explaining the configuration of the multilayer substrate shown in FIG.
제5도는 본 발명의 실시예 2에 의한 서큘레이터의 구성을 보여주는 분해 사시도이다.5 is an exploded perspective view showing the configuration of a circulator according to a second embodiment of the present invention.
제6도는 실시예 2에 의한 서큘레이터의 구조를 보여주는 단면도이다.6 is a cross-sectional view showing the structure of the circulator according to the second embodiment.
제7도는 본 발명의 일변형예의 서큘레이터의 요부를 설명하기 위한 사시도이다.7 is a perspective view for explaining the main parts of a circulator of a modification of the present invention.
제8도는 종래의 서큘레이터의 적층기판의 구성을 보여주는 분해 사시도이다.8 is an exploded perspective view showing the configuration of a laminated substrate of a conventional circulator.
제9도는 종래의 서큘레이터의 구조를 보여주는 단면도이다.9 is a cross-sectional view showing the structure of a conventional circulator.
[발명을 실시하기 위한 최량의 형태]Best Mode for Carrying Out the Invention
이하, 본 발명에 따른 비가역 회로 소자의 실시예를 도면을 참조로하여 설명함으로써, 본 발명을 보다 명료하게 밝힌다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more clearly by explaining embodiments of the non-reciprocal circuit element according to the present invention with reference to the drawings.
[실시예 1]Example 1
제1도 내지 제4도는 본 발명의 실시예 1에 따른 집중 정수형(集中 定數型; iumped parameter) 서큘레이터의 구조를 나타낸 것이다. 제1도를 참고하면, 서큘레이터 1은 다층기판 3, 하부 요크 2 및 상부 요크 6을 구비하고 있다. 하부 요크 2 및 상부 요크 6을 구비하고 있다. 하부 요크 2 및 상부 요크 6은 자성체 금속으로 이루어지면, 상하방향에서 다층기판 3을 감싸는 모양의 상자 형상을 갖고 있다.1 to 4 show the structure of the concentrated integer type circulator according to the first embodiment of the present invention. Referring to FIG. 1, circulator 1 includes a multilayer board 3, a lower yoke 2, and an upper yoke 6. Lower yoke 2 and upper yoke 6 are provided. When the lower yoke 2 and the upper yoke 6 are made of a magnetic metal, the lower yoke 2 and the upper yoke 6 have a box shape that surrounds the multilayer board 3 in the vertical direction.
상부 요크 6에 가까운 다층기판 3의 상부에는 페라이트 4을 삽입하기 위한 제1 오목부(部)의 26과 영구자석 5를 수용하기 위한 제2 오목부 25가 형성되어 있으며, 하부 요크 2에 가까운 다층기판 3의 양단부에는 블록부(部) 7, 7이 형성되어 있다. 이 블록부 7,7은 상부 요크 6과 하부 요크 2 사이에 돌출해 있으며, 이에 의해 각각 입출력단자 및 접지단자로 사용되는 외부전극 8a~8c 및 9a~9c가 외부에 노출해 있다. 이때, 서큘레이터 1이 기판상에 실장(實裝)된 경우, 상기 외부전극 8a~8c 및 9a~9c는 회로기판의 전극라인에 접속되게 된다.The upper part of the multilayer board 3 close to the upper yoke 6 has a second concave portion 25 for accommodating the permanent magnet 5 and a second concave portion 25 for inserting the ferrite 4 formed therein. Block portions 7, 7 are formed at both ends of the substrate 3. The block portions 7,7 protrude between the upper yoke 6 and the lower yoke 2, thereby exposing the external electrodes 8a to 8c and 9a to 9c to be used as input / output terminals and ground terminals, respectively. At this time, when the circulator 1 is mounted on the substrate, the external electrodes 8a to 8c and 9a to 9c are connected to the electrode lines of the circuit board.
페라이트 4는 다층기판 3중의 제1 오목부 26내에 장착된다. 또, 영구자석 5는 접지판 27을 개재하여 페라이트 4의 상부의 제2 오목부 25 내에 장착된다.The ferrite 4 is mounted in the first recess 26 of the multilayer substrate 3. In addition, the permanent magnet 5 is mounted in the second recessed portion 25 of the upper part of the ferrite 4 via the ground plate 27.
다층기판 3은, 제3도 및 제4도에 나타낸 바와 같이, 복수개의 유전체층을 일체소성법에 의해 형성된 소결체(燒結體 ; sintered body)이며, 이 소결체의 내부에 각각의 전극들이 매설되어 있다. 여기에서는, 설명의 편의상, 소결전의 내부에 각각의 전극들이 매설되어 있다. 여기에서는, 설명의 편의상, 소결전의 각 유전체층마다 참조번호를 붙여서 각부의 구성을 설명한다. 우선, 제4도를 참고하면, 다층기판 3은 크게 L1~L6의 6개의 층으로 구분된다. 제 1층인 L1은, 영구자석 5를 수용하기 위한 제2 오목부 25를 구비하고 있으며, 예를 들어, 2장의 제1유전체 시트 12로 구성되어 있다. 제 1 유전체 시트 12의 중앙부에는, 영구자석5를 수용할 수 있는 크기의 홀 12a가 형성되어 있다.As shown in FIG. 3 and FIG. 4, the multilayer board 3 is a sintered body in which a plurality of dielectric layers are formed by an integrated firing method, and respective electrodes are embedded in the sintered body. Here, for convenience of explanation, the respective electrodes are embedded inside before sintering. Here, for convenience of explanation, the structure of each part is demonstrated by attaching a reference number to each dielectric layer before sintering. First, referring to FIG. 4, the multilayer board 3 is largely divided into six layers of L1 to L6. L1 which is a 1st layer is equipped with the 2nd recessed part 25 for accommodating the permanent magnet 5, For example, it is comprised from two 1st dielectric sheets 12. As shown in FIG. In the center portion of the first dielectric sheet 12, a hole 12a is formed in which the permanent magnet 5 can be accommodated.
제 2층인 L2는 페라이트 4를 수용하기 위한 제 1오목부 26을 구비하고 있으며, 예를 들어, 2장의 제2 유전체 시트 13으로 구성되어 있다. 제2 유전체 시트 13의 중앙부에는, 페라이트 4를 삽입할 수 있는 크기의 홀 13a가 형성되어 있다.L2 which is a 2nd layer is equipped with the 1st recessed part 26 for accommodating the ferrite 4, For example, it is comprised from two 2nd dielectric sheets 13. As shown in FIG. In the center portion of the second dielectric sheet 13, a hole 13a having a size into which ferrite 4 can be inserted is formed.
제3 층인 L3은, 주로 정합용 커패시턴스를 형성하기 위한 것으로, 접지전극 14a가 형성된 제3 유전체 시트 14와, 용량전극 15a~15c가 형성된 제4 유전체 시트 15가 교대로 적층되어 복수층을 형성하고 있다. 접지전극 14a는, 제3 유전체 시트 14의 중앙부를 제외한 거의 전면에 형성되어 있고, 제3 유전체 시트 14의 한쪽면 가장자리에 외부도출부(外部導出部 ; externally derived portion) 14b가 형성되어 있으며, 다른쪽 편 가장자리에는 2개의 외부 도출부 14b가 형성되어 있다. 이들 외부도출부 14b는, 각각 외부전극 8a, 9a, 9b에 접속된다.The third layer L3 is mainly for forming a matching capacitance, and the third dielectric sheet 14 having the ground electrode 14a and the fourth dielectric sheet 15 having the capacitor electrodes 15a to 15c are alternately stacked to form a plurality of layers. have. The ground electrode 14a is formed almost on the entire surface of the third dielectric sheet 14 except for the center portion, and an externally derived portion 14b is formed on one side edge of the third dielectric sheet 14. Two outer lead portions 14b are formed at the side edges. These external lead portions 14b are connected to external electrodes 8a, 9a, 9b, respectively.
용량전극 15a~15c는, 각각의 제 4유전체 시트 15의 표면상에, 서로 120。의 간격으로 균등하게 배치되어 있다. 그리고, 1개의 용량전극, 예를 들어 15a는, 1개의 유전체 시트 14 또는 15, 1개의 접지전극 14a와 조합하여, 1개의 용량부를 구성한다. 상기 제3 층인 L3에는, 이러한 용량부가 다수층으로 적층되어 있다. 그리고, 이 용량부의 적층수는, 필요한 정합용 커패시턴스의 용량치에 따라 설정된다.The capacitor electrodes 15a to 15c are evenly arranged on the surface of each of the fourth dielectric sheets 15 at intervals of 120 ° to each other. And one capacitor electrode, for example, 15a, combines with one dielectric sheet 14 or 15, and one ground electrode 14a to constitute one capacitor. In L3 which is the said 3rd layer, these capacitance parts are laminated | stacked in multiple layers. The number of stacked portions of the capacitor portion is set according to the capacitance value of the necessary matching capacitance.
제4 층인 L4는, 중심전극 16a가 형성된 3장의 제5 유전체 시트 16으로 구성되어 있다. 이 제5 유전체 시트 16은 상기한 용량부를 구성하는 유전체 시트를 겸용하고 있다. 각 중심전극 16a는, 제5 유전체 시트 16 표면상의 중앙부에 평행하게 뻗어 있는 2개의 라인을 갖는다. 3장의 제5 유전체인 시트 16~16에 형성된 중심전극 16a 각각은, 서로 120。의 각도를 갖고 교차한 상태로 각 유전체 시트 위에 배치되어 있다 또, 각 중심전극 16a가 접속되어 있고, 중심전극 16a의 다른쪽 끝에는, 접지전극 16c가 접속되어 있다.L4 which is a 4th layer is comprised from three 5th dielectric sheets 16 with which the center electrode 16a was formed. The fifth dielectric sheet 16 also serves as the dielectric sheet constituting the capacitive portion described above. Each center electrode 16a has two lines extending parallel to the center portion on the surface of the fifth dielectric sheet 16. Each of the center electrodes 16a formed on the sheets 16 to 16, which are three fifth dielectrics, is disposed on each dielectric sheet in a state of crossing each other at an angle of 120 degrees, and the center electrodes 16a are connected to each other. The other end of the ground electrode 16c is connected.
용량전극 16b 각각에는 외부도출전극 16d가 형성되어 있으며, 이들 도출 전극 16d 각각의 외부 전극 8a, 8c, 9b에 각각 접속되어 있다. 또, 접지전극 16c에 형성된 외부도출부 16e는 외부전극 8b, 9a, 9c에 각각 접속되어 있다.The external lead electrodes 16d are formed in each of the capacitor electrodes 16b, and are connected to the external electrodes 8a, 8c, and 9b of each of the lead electrodes 16d, respectively. The external lead portion 16e formed on the ground electrode 16c is connected to the external electrodes 8b, 9a, and 9c, respectively.
제5 층인 L5는, 접지전극 14a가 형성된 제4 유전체 시트 14가 여러 장 적층되어 있다. 최하부의 제4 유전체 시트 14는, 접지전극 14a가 아래쪽으로 향하게끔 적층되어 있다.In the fifth layer L5, a plurality of fourth dielectric sheets 14 having a ground electrode 14a are stacked. The lowermost fourth dielectric sheet 14 is laminated with the ground electrode 14a facing downward.
제6 층인 L6은 2개의 블록부 7, 7을 구성하는 부분으로, 복수개의 띠상 세라믹 시트 23, 24가 서로 적층되어 있다. 상기 띠상의 세라믹 시트 23,24의 외측면에는 각각 외부전극 8a~8c 및 9a~9c에 대응하는 전극 8a'~8c', 9a'~9c'가 형성되어 있다.L6 which is a 6th layer is a part which comprises two block parts 7, 7, and several strip-shaped ceramic sheets 23 and 24 are laminated | stacked on each other. Electrodes 8a'-8c 'and 9a'-9c' corresponding to the external electrodes 8a-8c and 9a-9c are formed on the outer surfaces of the band-shaped ceramic sheets 23, 24, respectively.
상기한 구성에 있어, 제3 층인 L3에 형성되어 있는 복수의 용량전극 15a, 16b는 관통-홀 전극 20을 통해 적층방향으로 접속되어 있다. 또 마찬가지로 용량전극 15b, 16b도 관통-홀 전극 20을 통해, 용량전극 15c, 16b도 관통-홀 전극 20을 통해 적층방향으로 접속되어 있다. 또, 복수개의 접지전극 14a는 관통-홀 저층 21을 통해 서로 적층방향으로 접속되어 있다. 이러한 접속에 의하여, 제3 층인 L3에 구성된 각 용량부는 각각의 중심전극 16a에 병렬로 접속되어, 각 정합용 커패시턴스를 구성한다.In the above configuration, the plurality of capacitor electrodes 15a and 16b formed in L3 as the third layer are connected in the stacking direction via the through-hole electrode 20. Similarly, the capacitor electrodes 15b and 16b are also connected through the through-hole electrode 20 and the capacitor electrodes 15c and 16b are connected through the through-hole electrode 20 in the stacking direction. The plurality of ground electrodes 14a are connected to each other in the stacking direction via the through-hole bottom layer 21. By this connection, each capacitor portion formed in L3 as the third layer is connected in parallel to the respective center electrodes 16a to form respective matching capacitances.
또, 제6 층인 L6에 형성된 전극 8a, 8c, 9b는 각각 용량전극 16d~16d에 접속되어 있다.In addition, electrodes 8a, 8c, and 9b formed in L6 as the sixth layer are connected to capacitor electrodes 16d to 16d, respectively.
상기와 같은 구성을 갖는 다층기판 3은 다음과 같이 제조된다. 먼저, 유전체 세라믹 분말과 유기바인더 등을 혼합하여 얻은 슬러리로부터, 예를 들어 압출성형(extrusion molding)에 의하여 가요성(可撓性 ; flexibility)을 갖는 세라믹 그린 시트를 형성하고, 소정의 치수로 절단한다. 그런 다음, 수십 ㎛정도의 두께를 갖는 직사각형상의 세라믹 그린 시트의 표면에, 구리(Cu), 팔라듐(pd), 백금(pt), 은(ag) 등의 전극을 인쇄법 또는 증기증착법(vapor depositio) 등을 이용하여 패턴을 만든다. 그리고, 각 유전체 시트를 제3도 또는 제4도에 나타낸 순으로 적층하여 압착한 후 적층체를 고온 소성하여 형성한다. 이때, 블록부 7, 7을 구성하는 세라믹 시트 23, 24도에 동시에 소성된다. 이것에 의해, 유전체 시트와 각 전극이 일체로 소성된 다층기판 3이 형성된다.The multilayer board 3 having the above configuration is manufactured as follows. First, from the slurry obtained by mixing the dielectric ceramic powder and the organic binder, a ceramic green sheet having flexibility is formed, for example, by extrusion molding, and cut into predetermined dimensions. do. Then, an electrode such as copper (Cu), palladium (pd), platinum (pt), silver (ag), or the like is printed on the surface of the rectangular ceramic green sheet having a thickness of about several tens of micrometers, or vapor depositio ) To make a pattern. Each dielectric sheet is laminated and pressed in the order shown in FIG. 3 or 4, and the laminate is formed by high temperature baking. At this time, it fires simultaneously to the ceramic sheets 23 and 24 degrees which comprise the block parts 7,7. As a result, a multilayer substrate 3 in which the dielectric sheet and each electrode are baked together is formed.
또, 영구자석 5 및 페라이트 4를 삽입하기 위한 제1 및 제2 오목부 25, 26,을 세라믹 그린 시트에 미리형성한 후에 소성할 수도 있고, 또 일체로 소성된 다층기판 3의 상면을 깍아 가공하여 형성할 수도 있다.In addition, the first and second recesses 25 and 26 for inserting the permanent magnets 5 and ferrite 4 may be pre-formed in the ceramic green sheet and then fired. It may be formed by.
상기한 구조를 갖는 서큘레이터 1은, 조립공정에서, 먼저 다층기판 3의 제1 및 제2 오목부 25,26안에 페라이트 4, 접시판 27 및 영구자석 5를 삽입한 후, 하부 요크 2 및 상부 요크 6을 조립함으로써 완성된다. 그리고 페라이트 4 및 영구자석 5는 미리 형성된 제1 및 제2 오목부 25, 26,에 의해 중심전극 16a에 대면하는 소정의 위치에 자동적으로 배치된다. 그리고, 영구자석 5는 페라이트 4에 대하여 직류자계를 인가한다.In the circulator 1 having the above-described structure, the ferrite 4, the plate 27 and the permanent magnet 5 are first inserted into the first and second recesses 25 and 26 of the multilayer board 3, and then the lower yoke 2 and the upper Completed by assembling yoke 6. The ferrites 4 and the permanent magnets 5 are automatically arranged at predetermined positions facing the center electrode 16a by the first and second recesses 25 and 26 formed in advance. The permanent magnet 5 applies a direct current magnetic field to the ferrite 4.
본 실시예의 서큘레이터 1은 다음과 같은 특징을 갖는다.Circulator 1 of this embodiment has the following characteristics.
(1) 정합용 커패시턴스는 다층기판 3의 제3 층인 L3 중에 적층된 복수개의 용량부를 병렬 접속시킴으로써 형성된다. 따라서, 필요한 용량치가 증대한 경우에는, 용량부의 적층수를 증대시킴으로써 대응할 수 있다. 이때, 용량부를 구성하는 각 유전체 시트는 그 두께가 수십㎛ 정도이기 때문에, 적층수가 증대해도 다층기판 3 전체의 두께가 증대하는 비율은 매우 작다. 따라서 용량부를 구성하는 용량전극 15a, 16b의 평면 면적을 줄이는 효과가 부품의 소형화에 크게 이바지한다.(1) The matching capacitance is formed by connecting a plurality of capacitors stacked in L3 which is the third layer of the multilayer substrate 3 in parallel. Therefore, when the required capacitance value increases, it is possible to cope by increasing the number of stacked portions of the capacitance portion. At this time, since each dielectric sheet constituting the capacitor portion has a thickness of about several tens of micrometers, even if the number of laminated layers increases, the rate at which the thickness of the entire multilayer substrate 3 increases is very small. Therefore, the effect of reducing the planar area of the capacitor electrodes 15a and 16b constituting the capacitor portion greatly contributes to the miniaturization of the component.
(2) 다층기판 3은 복수개의 세라믹 그린 시트 평면상에 소정의 전극의 패턴 형성한 후, 일체로 소성하여 제조된다. 따라서, 전술한 종래예에 있어서는 2회의 소성공정을 필요로 하는 것에 비하여, 소성공정을 감소할 수가 있고 제조비용을 저감할 수가 있게 된다.(2) The multilayer board 3 is manufactured by forming a predetermined electrode pattern on a plurality of ceramic green sheet planes and then firing them integrally. Therefore, in the above-described conventional example, the firing step can be reduced and the manufacturing cost can be reduced as compared with requiring two firing steps.
(3) 페라이트 4 및 영구자석 5는 다층기판 3의 상면에 미리 형성된 제1 및 제2 오목부 25,26에 삽입하는 것만으로 위치가 결정된다. 이 때문에, 종래예에 있어서 필요했던 페라이트 또는 영구자석의 위치결정 공정을 실질상 생략할 수 있고, 조립공정이 간략화된다. 이로써도 제조비용을 저감할 수 있다.(3) The ferrites 4 and the permanent magnets 5 are positioned only by inserting the first and second recesses 25 and 26 formed in advance on the upper surface of the multilayer board 3. For this reason, the positioning process of the ferrite or permanent magnet which was necessary in the prior art can be substantially omitted, and the assembly process is simplified. As a result, the manufacturing cost can be reduced.
(4) 페라이트 4를 수용하기 위한 제 1 오목부 26과, 영구자석 5를 수용하기 위한 제2 오목부 25가 다층기판 3의 상면에 동축으로 연속하여 형성되어 있다. 이 때문에, 영구자석 5와 페라이트 4가 근접배치 되었다. 일반적으로 영구자석 5의 자계는 바깥의 향하여 퍼지는 형상을 갖기 때문에, 자석과 페라이트와의 거리가 떨어질수록 자속(magnetic flux)은 성기고, 가까울수록 자속은 촘촘해진다. 이 때문에, 영구자석 5와 페라이트 4와의 거리가 근접한 본 실시예에의 구성에서는 자속이 조밀해지고, 종래예와 비교하여 자력이 약한 영구자석 5를 사용하여도 동등한 작용을 할 수 있다.(4) A first concave portion 26 for accommodating ferrite 4 and a second concave portion 25 for accommodating the permanent magnet 5 are formed coaxially and continuously on the upper surface of the multilayer substrate 3. For this reason, the permanent magnets 5 and ferrite 4 were closely arranged. In general, since the magnetic field of the permanent magnet 5 spreads outwardly, the magnetic flux becomes coarse as the distance between the magnet and the ferrite decreases, and the closer the magnetic flux is, the closer the magnetic flux becomes. For this reason, in the structure of this embodiment in which the distance between the permanent magnets 5 and the ferrite 4 is close, the magnetic flux becomes dense, and even if the permanent magnets 5 with weak magnetic force are used as compared with the conventional example, the same effect can be obtained.
[실시예 2]Example 2
실시예 2에 의한 서큘레이터는 실시예 1와 비교하여, 페라이트 4 및 영구자석 5의 배치상태가 다르다. 즉, 제5도 및 제6도에 나타낸 바와 같이, 이 서큘레이터 50은, 다층기판 53의 중심전극 (도면에 도시하지 않았음)과 대면하는 위치에 상면 및 하면에 각각 영구자석 5를 수용하기 위한 제2오목부 55,55와, 페라이트 4를 수용하기 위한 제1 오목부 56,56을 구비하고 있다. 그리고, 각 제2 오목부 55안에는 영구자석 5,5가 장착되고, 제1 오목부 56안에는 접지판 27에 개재하여 페라이트 4,4가 장착된다. 이와 같은 구성에 의하여, 다층기판 53안의 중심전극 각각은, 한쌍의 페라이트 4에 의하여 상하방향에서 지지되고, 또 한쌍의 영구자석 5에 의하여 상하 양면에서 바이어스 자계(bias magnetic fields)가 인가되도록 형성되어 있다. 이러한 구성에 의하면, 특히 실시예 1의 서큘레이터와 비교하여, 삽입손실(insertion loss)을 보다 더 저감할 수 있는 효과를 얻을 수 있다. 또, 실시예 1에서 설명한 효과도 마찬가지로 얻을 수 있다.In the circulator according to the second embodiment, the arrangement state of the ferrite 4 and the permanent magnet 5 is different from that of the first embodiment. That is, as shown in FIGS. 5 and 6, the circulator 50 accommodates the permanent magnets 5 on the upper and lower surfaces, respectively, at positions facing the center electrode of the multilayer substrate 53 (not shown). And a second recess 55, 55 and a first recess 56, 56 for accommodating ferrite 4. The permanent magnets 5 and 5 are mounted in each of the second recesses 55, and the ferrites 4 and 4 are mounted in the first recesses 56 via the ground plate 27. With this configuration, each of the center electrodes in the multi-layer substrate 53 is supported in a vertical direction by a pair of ferrites 4 and is formed so that bias magnetic fields are applied on both sides of the top and bottom by a pair of permanent magnets 5. have. According to such a structure, especially compared with the circulator of Example 1, the effect which can further reduce insertion loss can be acquired. Moreover, the effect demonstrated in Example 1 can also be acquired similarly.
상술한 실시예 1 및 2에서는, 비가역 회로 소자로서 서큘레이터를 예로 설명했지만, 본 발명의 구성을 아이솔레이터에 적용하는 것도 가능하다. 아이솔레이터에 적용하는 경우에는, 3개의 중심전극 16a의 도출적극 16d 중 어느 하나에 종단저항(terminating resistance)을 접속함으로써 실현할 수 있다.In Example 1 and 2 mentioned above, although the circulator was demonstrated as an example of an irreversible circuit element, it is also possible to apply the structure of this invention to an isolator. In the case of application to an isolator, it can be realized by connecting a terminating resistance to any one of the lead electrodes 16d of the three center electrodes 16a.
또, 상술한 실시예에 있어서는, 다층기판 3중에 형성된 용량전극, 접지전극 각각은 서로 관통-홀 전극을 통해 접속되었지만, 관통-홀 전극 대신에 유전체 시트의 측면에 전극을 형성하여 각 전극간을 접속할 수도 있다.In addition, in the above-described embodiment, each of the capacitor electrode and the ground electrode formed in the multilayer substrate 3 is connected to each other through the through-hole electrode, but instead of the through-hole electrode, an electrode is formed on the side of the dielectric sheet to form a space between the electrodes. You can also connect.
[변형예][Modification]
실시예 2에서는, 복수개의 중심전극들이 서로 다른 유전체 층상에 형성되어 있었지만, 본 발명에 있어서의 복수개의 중심전극들은 동일한 유전체 시트를 사용하여 형성할 수도 있다. 이와 같은 변형예를 제7도를 참조하여 설명한다.In Example 2, although the plurality of center electrodes were formed on different dielectric layers, the plurality of center electrodes in the present invention may be formed using the same dielectric sheet. Such a modification will be described with reference to FIG.
제7도의 유전체 시트 61은, 제3도에 나타낸 3장의 제5 유전체 시트 16을 대신하여 사용된 구조에 상당한다.The dielectric sheet 61 in FIG. 7 corresponds to the structure used in place of the three fifth dielectric sheets 16 shown in FIG.
유전체 시트 61의 상부면 중앙영역에는, 제1 중심전극부 62a~67a가 형성되어 있다. 이 6개의 제1 중심전극부 62a~67a는 서로 평행으로 뻗어 있는 한쌍의 제1 중심전극부를 1개의 그룹으로하여 3개의 그룹으로 분류된다. 예를 들어, 제1 중심전극부 62a와 63a가 1개의 그룹을 구성하고 있고, 이 그룹을 구성하고 있는 제1 중심전극부 62a는 다른 제1 중심전극부 63a와 비교하여 그 길이가 더 길다.First center electrode portions 62a to 67a are formed in the central region of the upper surface of the dielectric sheet 61. The six first center electrode portions 62a to 67a are classified into three groups using one pair of first center electrode portions extending in parallel to each other as one group. For example, the first center electrode portions 62a and 63a constitute one group, and the length of the first center electrode portion 62a constituting the group is longer than that of the other first center electrode portions 63a.
또, 각 그룹을 구성하고 있는 한쌍의 제1 중심전극부는 중심측이 빠진 부채꼴 형상의 전극부 68~70에 전기적으로 접속되어 있다. 또 유전체 시트 61에는 관통-홀 도전부 71~73이 형성되어 있다. 관통-홀 도전부 71~73은 관통홀에 도전성 재료를 충전함으로써 형성된다. 전극부 68~70은 관통-홀 도전부 71~73에 의해 유전체 시트 61의 하면상으로 끌려나와 있다.Moreover, the pair of 1st center electrode parts which comprise each group are electrically connected to the fan-shaped electrode parts 68-70 which removed the center side. In the dielectric sheet 61, through-hole conductive portions 71 to 73 are formed. The through-hole conductive portions 71 to 73 are formed by filling the through hole with a conductive material. The electrode portions 68 to 70 are drawn onto the lower surface of the dielectric sheet 61 by the through-hole conductive portions 71 to 73.
상기한 복수개의 제1 중심전극부 62a~67a의 선단에는 각기 관통-홀 도전부 74가 형성되어 있다.Through-hole conductive portions 74 are formed at the front ends of the plurality of first center electrode portions 62a to 67a, respectively.
한편, 하부면의 전극형상을 명백하게 하기 위하여, 제7도는 아랫방향으로 투영하는 방법으로 하부면의 전극형상을 보여주고 있다. 유전체 시트 61의 하부면에는, 중앙에 제2 중심전극부 62b~67b가 형성되어 있다. 제2 중심전극부 62b~67b 각각은 전술한 관통-홀 도전부 74를 통하여 대응하는 제1 중심전극부에 전기적으로 접속되어 있다. 예를 들어, 제2 중심전극부 62b는 관통-홀 도전부 74를 통하여 상부면의 제1 중심전극부 62a와 전기적으로 접속되어 1개의 중심전극을 구성하고 있다. 나머지 제1, 제2의 중심전극부들도 마찬가지로 관통-홀 도전부를 통하여 전기적으로 접속되어 각각 중심전극을 구성하고 있다.On the other hand, in order to clarify the electrode shape of the lower surface, FIG. 7 shows the electrode shape of the lower surface by a method of projecting downward. On the lower surface of the dielectric sheet 61, second center electrode portions 62b to 67b are formed in the center. Each of the second center electrode portions 62b to 67b is electrically connected to the corresponding first center electrode portion through the through-hole conductive portion 74 described above. For example, the second center electrode portion 62b is electrically connected to the first center electrode portion 62a on the upper surface through the through-hole conductive portion 74 to form one center electrode. The remaining first and second center electrode portions are similarly electrically connected through the through-hole conductive portion to form the center electrode.
따라서, 제7도에 나타낸 변형예에서는 중심전극 각각이 하나의 유전체 시트61의 상면 및 하면을 관통하여 형성되어 있고, 유전체 시트 61의 중앙영역에서 교차되는 복수개의 중심전극들 중 어느 것도 하나의 유전체 시트 61의 상면 및 하면을 관통하여 형성되어 있다. 즉, 복수개의 중심전극들은 다층기판의 유전체층에 의해 분리되어 있지 않다.Therefore, in the modification shown in FIG. 7, each of the center electrodes is formed through the upper and lower surfaces of one dielectric sheet 61, and any one of the plurality of center electrodes intersecting in the central region of the dielectric sheet 61 is one dielectric. It is formed through the upper and lower surfaces of the sheet 61. That is, the plurality of center electrodes are not separated by the dielectric layer of the multilayer board.
또, 제7도에 있어서, 관통-홀 도전부 74에 접속된 선단부분의 반대편인 제2 중심전극부 62b~67b의 부분은, 그 주변에 형성된 접지전극 77에 전기적으로 접속되고 있다. 또, 접지전극 77에서는 중앙영역을 향하여 열려 있는 복수개의 노치(notch) 78이 형성되어 있다. 노치 78 각각은, 전극부 68~70에 전기적으로 접속된 관통-홀 도전부 71~73과 접지전극 77과의 전기적 접속을 방지하기 위하여 설치되어 있다. 한편, 접지전극 77은 파선의 원으로 나타낸 바와 같이, 하부면에 배치된 관통-홀 도전부 21(제3도 참조)에 전기적으로 접속된다.In FIG. 7, the portions of the second center electrode portions 62b to 67b, which are opposite to the tip portion connected to the through-hole conductive portion 74, are electrically connected to the ground electrode 77 formed at the periphery thereof. In the ground electrode 77, a plurality of notches 78 which are open toward the center region are formed. Each of the notches 78 is provided to prevent electrical connection between the through-hole conductive portions 71 to 73 electrically connected to the electrode portions 68 to 70 and the ground electrode 77. On the other hand, the ground electrode 77 is electrically connected to the through-hole conductive portion 21 (see FIG. 3) disposed on the lower surface, as indicated by the broken line circle.
상기한 전극 구조들은 제7도에 있어서는 1장의 유전체 시트 61의 상면 및 하면에 설치되어 있었는데, 유전체 시트 61의 하면의 전극 구조는 유전체 시트 61의 하부에 배치되는 다른 유전체 시트의 상면에 형성되어도 무방하다. 즉, 본형예에 있어서의 전극 구조는, 관통-홀 도전부에 의해 접속되는 한, 복수개의 유전체 시트상에 분리하여 형성할 수도 있다.The electrode structures described above are provided on the upper and lower surfaces of one dielectric sheet 61 in FIG. 7, and the electrode structures on the lower surface of the dielectric sheet 61 may be formed on the upper surfaces of other dielectric sheets disposed below the dielectric sheet 61. Do. That is, the electrode structure in this example can be formed separately on a plurality of dielectric sheets as long as they are connected by the through-hole conductive portion.
Claims (12)
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/078932 | 1993-06-16 | ||
| JP161736/1993 | 1993-06-30 | ||
| JP16173693 | 1993-06-30 | ||
| PCT/JP1994/001059 WO1995001659A1 (en) | 1993-06-30 | 1994-06-29 | Non-reciprocal circuit element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950703213A KR950703213A (en) | 1995-08-23 |
| KR0174636B1 true KR0174636B1 (en) | 1999-04-01 |
Family
ID=15740914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950700468A KR0174636B1 (en) | 1993-06-30 | 1994-06-29 | Non-reciprocal circuit element |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0664573B1 (en) |
| KR (1) | KR0174636B1 (en) |
| CN (1) | CN1041256C (en) |
| DE (1) | DE69428421T2 (en) |
| FI (1) | FI114584B (en) |
| NO (1) | NO311391B1 (en) |
| WO (1) | WO1995001659A1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239959B2 (en) * | 1992-08-05 | 2001-12-17 | 株式会社村田製作所 | Non-reciprocal circuit element for microwave |
| JP3264193B2 (en) * | 1995-11-27 | 2002-03-11 | 株式会社村田製作所 | Non-reciprocal circuit device |
| TW306106B (en) | 1996-04-03 | 1997-05-21 | Deltec New Zealand | Circulator and its components |
| JP3125693B2 (en) * | 1996-11-14 | 2001-01-22 | 株式会社村田製作所 | Non-reciprocal circuit device |
| US6731183B2 (en) | 2000-03-27 | 2004-05-04 | Hitachi Metals, Ltd. | Non-reciprocal circuit device and wireless communications equipment comprising same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626281B2 (en) * | 1989-02-01 | 1994-04-06 | 日立フェライト株式会社 | Lumped isolator |
| JPH02134711U (en) * | 1989-04-13 | 1990-11-08 | ||
| JPH0386608U (en) * | 1989-12-22 | 1991-09-02 | ||
| DE59005125D1 (en) * | 1990-05-12 | 1994-04-28 | Hegenscheidt Gmbh Wilhelm | Process for profiling or reprofiling railroad wheels by machining. |
| JPH0425302U (en) * | 1990-06-25 | 1992-02-28 | ||
| JP2803414B2 (en) * | 1991-11-15 | 1998-09-24 | 松下電器産業株式会社 | Method for manufacturing multilayer ceramic substrate |
| JP3211841B2 (en) * | 1992-04-17 | 2001-09-25 | 株式会社村田製作所 | Non-reciprocal circuit device and method of manufacturing the same |
-
1994
- 1994-06-29 KR KR1019950700468A patent/KR0174636B1/en not_active IP Right Cessation
- 1994-06-29 CN CN94190413A patent/CN1041256C/en not_active Expired - Fee Related
- 1994-06-29 EP EP94919825A patent/EP0664573B1/en not_active Expired - Lifetime
- 1994-06-29 WO PCT/JP1994/001059 patent/WO1995001659A1/en active IP Right Grant
- 1994-06-29 DE DE69428421T patent/DE69428421T2/en not_active Expired - Lifetime
-
1995
- 1995-02-27 FI FI950884A patent/FI114584B/en not_active IP Right Cessation
- 1995-02-27 NO NO19950729A patent/NO311391B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950703213A (en) | 1995-08-23 |
| FI950884A (en) | 1995-02-27 |
| EP0664573A1 (en) | 1995-07-26 |
| EP0664573A4 (en) | 1996-11-20 |
| CN1111075A (en) | 1995-11-01 |
| NO311391B1 (en) | 2001-11-19 |
| EP0664573B1 (en) | 2001-09-26 |
| WO1995001659A1 (en) | 1995-01-12 |
| NO950729D0 (en) | 1995-02-27 |
| FI950884A0 (en) | 1995-02-27 |
| DE69428421T2 (en) | 2002-05-23 |
| CN1041256C (en) | 1998-12-16 |
| FI114584B (en) | 2004-11-15 |
| NO950729L (en) | 1995-02-27 |
| DE69428421D1 (en) | 2001-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222427B1 (en) | Inductor built-in electronic parts using via holes | |
| US5379004A (en) | High frequency-use non-reciprocal circuit element | |
| US7542264B2 (en) | Capacitor block and laminated board | |
| JP3147615B2 (en) | Non-reciprocal circuit element for high frequency | |
| JPH0897070A (en) | Ceramic capacitor | |
| KR0174636B1 (en) | Non-reciprocal circuit element | |
| KR20010090579A (en) | Non-reciprocal circuit device and wireless communications equipment comprising same | |
| US5250915A (en) | Laminate type LC filter | |
| EP1309031B1 (en) | Nonreciprocal circuit device and communication apparatus | |
| KR100335877B1 (en) | Nonreciprocal Circuit Device and Method of Fabricating the same | |
| JP3467840B2 (en) | Non-reciprocal circuit device | |
| US5774024A (en) | Microwave non-reciprocal circuit element | |
| CN108010722A (en) | Composite electronic component | |
| US5786736A (en) | Non-reciprocal circuit element | |
| JPH04345201A (en) | Irreversible circuit component and center conductor for irreversible circuit component | |
| KR100310729B1 (en) | Microwave non-reciprocal circuit element | |
| JPH05304404A (en) | Nonreversible circuit element | |
| JP3178153B2 (en) | Non-reciprocal circuit element for microwave | |
| US6392505B1 (en) | Dielectric device | |
| JP3158793B2 (en) | Capacitor array | |
| CN117411452A (en) | Electronic component | |
| JP2693214B2 (en) | Capacitor and non-reciprocal circuit device | |
| JPH10308605A (en) | Dielectric filter device | |
| JPH08307111A (en) | Irreversible circuit element | |
| JPH04356801A (en) | Dielectric filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| FPAY | Annual fee payment |
Payment date: 20111019 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |