KR0173178B1 - 반도체 금속막 식각공정 - Google Patents

반도체 금속막 식각공정 Download PDF

Info

Publication number
KR0173178B1
KR0173178B1 KR1019960050298A KR19960050298A KR0173178B1 KR 0173178 B1 KR0173178 B1 KR 0173178B1 KR 1019960050298 A KR1019960050298 A KR 1019960050298A KR 19960050298 A KR19960050298 A KR 19960050298A KR 0173178 B1 KR0173178 B1 KR 0173178B1
Authority
KR
South Korea
Prior art keywords
film
photoresist
etching process
metal
forming
Prior art date
Application number
KR1019960050298A
Other languages
English (en)
Other versions
KR19980030819A (ko
Inventor
공경준
홍기석
Original Assignee
곽정소
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자주식회사 filed Critical 곽정소
Priority to KR1019960050298A priority Critical patent/KR0173178B1/ko
Publication of KR19980030819A publication Critical patent/KR19980030819A/ko
Application granted granted Critical
Publication of KR0173178B1 publication Critical patent/KR0173178B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

금속막 표면에 폴리머가 형성되는 것을 방지할 수 있는 금속막 식각공정이 개시되어 있다.
본 발명은, 반도체기판의 층간절연막 상부에 증착된 도전체막을 선택적으로 제거하여 전극배선을 형성하는 박막 식각공정에 있어서, 도전체막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 도전체막을 선택적으로 제거하여 전극배선을 형성하는 단계와, 상기 전극배선 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 한다.
따라서, 본 발명은 금속전극의 저항을 감소시킬 수 있을 뿐만 아니라 금속전극 간의 절연 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

반도체 금속막 식각공정
본 발명은 반도체 박막 식각공정에 관한 것으로서, 특히 금속막을 선택적으로 식각하여 전극 패턴을 형성하는 금속막 식각공정에 관한 것이다.
반도체 제조공정에 있어서, 전극배선을 형성하기 위한 금속막 형성공정은 공정의 안정성과 전극의 전기적 특성을 향상시키기 위하여 다층금속막을 사용하게 되는데, 통상적으로 배리어 메탈로 사용되는 타이타늄텅스텐막(TiW), 주전극 배선용으로 사용되는 구리막(Cu) 및 구리막의 표면이 산화되는 것을 방지하기 위한 금막(Au)으로 이루어진 TiW/Cu/Au 구조의 다층금속막을 형성하게 된다.
상기와 같은 다층금속막을 형성하고 난 후 사진 및 식각공정을 실시하여 전극 배선을 형성하게 되는데, Tiw/Cu/Au 구조의 다층금속박막 식각공정에서 상부막인 금막(Au)을 식각하는데에는 두 가지 방법이 사용된다. 첫번째 방법은 습식식각 방법으로서 KI:I2:H20 용액을 사용하는 방법인데, 이러한 습식식각방법은 금막의 불균일한 식각, 금막의 하부막과의 식각속도 차이로 인한 측벽 식각 문제, 부산물 잔류에 따른 식각시간 설정의 어려움 등 많은 문제점이 발생한다. 두번째 방법으로는 건식 식각공정중의 하나인 반응성이온식각(RIE)에 의한 방법인데, 이 방법은 플라즈마 상태에서 진행되므로 금막과 포토레지스트 사이에 상호반응을 유발하여 금막과 포토레지스트 계면에서 폴리머가 형성되기 때문에 포토레지스트 제거 공정시 금막 표면에 폴리머가 잔존하게 되는 문제점이 있다.
도 2 의 (a) 내지 (d) 는 종래의 금속전극배선 패턴을 형성하는 공정을 나타내는 개략적인 도면이다.
먼저, 도 2 (a) 를 참조하면, 각각의 소자들을 전기적으로 절연하기 위한 HTO, BPSG 등의 층간절연막(12)을 형성한 후 반도체기판 전면에 배리어 메탈로서 타이타늄텅스텐막(TiW)(14)을 증착하고 그 위에 구리막(16)을 증착한 후 구리막(16)의 산화를 방지하기 위하여 상기 구리막(16) 위에 산화 포텐셜이 높은 금막(Au)(18)을 증착하여 TiW/Cu/Au 구조의 다층금속막을 형성하게 된다.
그 다음, 도 2 (b) 에 도시된 바와 같이, 반도체 기판에 사진공정을 실시하여 상기 금막(18) 위에 포토레지스트(22) 패턴을 형성하게 되는데, 상기 사진공정에는 포토레지스트(22)의 식각에 대한 저항성을 증가시키기 위하여 열 또는 빛으로 포토레지스트(22)를 경화시키는 베이크공정이 포함된다.
이어서, 도 2 (c) 를 참조하면, 반도체기판에 건식식각공정을 실시하여 노출된 금막(18)을 선택적으로 제거하고 이때 노출되는 구리막(16)을 습식식각하며 다시 노출되는 타이타늄텅스텐막(14)을 습식식각함으로써 금속전극배선(24) 패턴을 형성하게 되는데, 상기 건식식각공정은 플라즈마 상태에서 실시된다.
상기 공정에서 상기 금막(18)과 상기 포토레지스트(22)의 계면 영역에는 상기 베이크공정과 상기 건식식각공정에서 가해지는 열로 인하여 다층금속막을 이루는 금막(18)이 포토레지스트(22)와 반응하여 폴리머(26)를 형성하게 된다.
이후, 상기 포토레지스트(22)를 제거하게 되는데, 금막(18) 표면에 형성된 상기 폴리머(26) 성분은 제거가 되지 않고, 도 2 (d) 에 도시된 바와 같이, 금막(18) 표면에 남게 되어 전극배선(24)의 전기적 특성에 악영향을 미치게 된다.
또한, 상기 건식식각공정에서 제거되는 금막(18)과 포토레지스트(22)가 반응하여 형성되는 폴리머가 금속전극배선들(24) 사이에 브리지를 형성하는 현상이 일어날 수 있다.
따라서, 종래의 금속막 식각공정은 금속전극의 저항을 증가시키며 각각의 금속전극들을 전기적으로 절연시키기 어려운 문제점이 있었다.
본 발명의 목적은 상기 문제점을 해결하기 위한 것으로서, 전극배선의 표면에 폴리머가 형성되는 것을 방지할 수 있는 반도체 금속막 식각공정을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 박막 식각공정은, 반도체기판의 층간절연막 상부에 증착된 도전체막을 선택적으로 제거하여 전극배선을 형성하는 박막 식각공정에 있어서, 도전체막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 도전체막을 선택적으로 제거하여 전극배선을 형성하는 단계와, 상기 전극배선 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 한다.
상기 박막 식각공정에 있어서, 상기 포토레지스트를 마스크로 사용하여 상기 보호막과 상기 도전체막을 선택적으로 연속 제거하는 것도 바람직하다.
도 1 의 (a) 내지 (c) 는 본 발명의 금속막 식각공정의 일 실시예를 설명하기 위한 도면.
도 2 의 (a) 내지 (d) 는 종래의 금속막 식각공정을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호 설명
10 : 반도체기판 12 : 층간절연막
14,20 : 타이타늄텅스텐막 16 : 구리막
18 : 금막 22 : 포토레지스트
24 : 금속전극배선 26 : 폴리머
이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.
도 1 의 (a) 내지 (c) 는 본 발명의 일 실시예에 따른 금속막 식각공정의 실시예를 설명하기 위한 도면이다.
먼저 도 1 (a) 를 참조하면, 반도체기판(10)에 각각의 소자들을 전기적으로 절연하기 위한 HTO, BPSG 등의 층간절연막(12)을 형성한 후 반도체기판 전면에 배리어 메탈로서 타이타늄텅스텐막(TiW)(14)을 증착하고 그 위에 구리막(16)을 증착한 후 구리막(16)의 산화를 방지하기 위하여 상기 구리막(16) 위에 산화 포텐셜이 높은 금막(18)을 증착하여 TiW/Cu/Au 구조의 다층금속막을 형성하며, 상기 금막(18)이 후속의 사진공정에서 도포되는 포토레지스트와 반응하는 것을 방지하기 위한 보호막으로서 습식식각법에 의해 쉽게 제거할 수 있는 타이타늄텅스텐막(20)을 상기 금막(18) 표면에 소정의 두께로 형성한다. 그 다음 반도체 기판에 사진공정을 실시하여 상기 타이타늄텅스텐막(20) 위에 포토레지스트(22) 패턴을 형성하게 되는데, 상기 사진공정에는 포토레지스트(22)의 식각에 대한 저항성을 증가시키기 위하여 열 또는 빛으로 포토레지스트(22)를 경화시키는 베이크공정이 포함된다.
그 다음, 도 1 (b) 에 도시된 바와 같이, 상기 포토레지스트(22)를 마스크로 사용하여 과산화수소수를 이용한 습식식각법으로 타이타늄텅스텐막(20) 하부의 금막(18)이 노출될 때까지 상기 타이타늄텅스텐막(20)을 제거한 후 상기 포토레지스트(22)를 제거한다.
이어서, 상기 타이타늄텅스텐막(20)을 마스크로 사용하여 노출된 금막(18)을 그 하부의 구리막(16)이 노출될 때까지 아르곤 스퍼터링 방식으로 제거하고 노출된 구리막(16)을 질산 및 초산으로 구성된 식각액을 사용한 습식식각법으로 제거한 후 이때 노출된 하부의 타이타늄텅스텐막(14)과 상기 마스크로 사용된 타이타늄텅스텐막(20)을 상기한 바의 방법으로 동시에 제거하여 도 1 (c) 에 도시된 바와 같은 전극배선(24)을 형성한다.
상기와 같이 이루어지는 본 발명의 금속막 식각공정에서는 다층금속막을 이루는 금막(18)과 포토레지스트(22) 사이에 타이타늄텅스텐막(20)이 삽입되어 금막(18)이 포토레지스트(22)와 반응하는 것이 방지되기 때문에 폴리머 형성이 억제되어 깨끗한 금속전극배선(24) 표면을 얻을 수 있으며 상기 타이타늄텅스텐막을 마스크로 사용한 금속막 제거공정에 있어서 금속막 표면에는 포토레지스트가 존재하지 않기 때문에 폴리머가 형성되지 않으므로 금속전극배선(24) 간에 브리지가 형성되는 것이 방지된다.
따라서, 본 발명은 금속전극의 저항을 감소시킬 수 있을 뿐만 아니라 금속전극 간의 절연 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 반도체기판의 층간절연막 상부에 증착된 도전체막을 선택적으로 제거하여 전극배선을 형성하는 박막 식각공정에 있어서, 도전체막 상부에 보호막을 형성하는 단계와, 상기 보호막 상부에 사진공정을 실시하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트를 마스크로 사용하여 상기 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 제거하고 상기 보호막을 마스크로 사용하여 상기 도전체막을 선택적으로 제거하여 전극배선을 형성하는 단계와, 상기 전극배선 상부의 보호막을 제거하는 단계로 구성됨을 특징으로 하는 박막 식각공정.
  2. 제 1 항에 있어서, 상기 보호막은 내화성 금속막인 타이타늄텅스텐막인 것을 특징으로 하는 박막 식각공정.
  3. 제 1 항에 있어서, 상기 보호막 제거 단계는 습식식각 방법으로 이루어지는 것을 특징으로 하는 박막 식각공정.
KR1019960050298A 1996-10-30 1996-10-30 반도체 금속막 식각공정 KR0173178B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960050298A KR0173178B1 (ko) 1996-10-30 1996-10-30 반도체 금속막 식각공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960050298A KR0173178B1 (ko) 1996-10-30 1996-10-30 반도체 금속막 식각공정

Publications (2)

Publication Number Publication Date
KR19980030819A KR19980030819A (ko) 1998-07-25
KR0173178B1 true KR0173178B1 (ko) 1999-03-20

Family

ID=19479867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050298A KR0173178B1 (ko) 1996-10-30 1996-10-30 반도체 금속막 식각공정

Country Status (1)

Country Link
KR (1) KR0173178B1 (ko)

Also Published As

Publication number Publication date
KR19980030819A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US20080145996A1 (en) Method for Manufacturing Dielectric Thin Film Capacitor
US5266519A (en) Method for forming a metal conductor in semiconductor device
US7541275B2 (en) Method for manufacturing an interconnect
KR900001834B1 (ko) 반도체장치의 제조방법
US5340773A (en) Method of fabricating a semiconductor device
JP5111745B2 (ja) コンデンサ及びその製造方法
KR0173178B1 (ko) 반도체 금속막 식각공정
KR940003566B1 (ko) 반도체 장치의 다층배선의 형성방법
JPS63122248A (ja) 半導体装置の製造方法
JPH0558653B2 (ko)
JPH07307550A (ja) 電子部品の製造方法
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JP2998454B2 (ja) 半導体装置の製造方法
JP2874216B2 (ja) 半導体装置およびその製造方法
KR100216730B1 (ko) 반도체 금속막 식각공정
JPH0569308B2 (ko)
JPH0799199A (ja) 半導体装置の製造方法
KR100802285B1 (ko) 반도체 소자의 제조 방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JPS62245650A (ja) 多層配線構造体の製造法
KR100255156B1 (ko) 반도체 소자의 금속배선 형성방법
KR100192553B1 (ko) 다층배선 형성방법
JP2929850B2 (ja) 半導体装置の製造方法
JPH077765B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040924

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee