KR0172884B1 - H-alignment circuit - Google Patents
H-alignment circuit Download PDFInfo
- Publication number
- KR0172884B1 KR0172884B1 KR1019950069306A KR19950069306A KR0172884B1 KR 0172884 B1 KR0172884 B1 KR 0172884B1 KR 1019950069306 A KR1019950069306 A KR 1019950069306A KR 19950069306 A KR19950069306 A KR 19950069306A KR 0172884 B1 KR0172884 B1 KR 0172884B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- field
- restart
- counter
- recording
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/03—Control of operating function, e.g. switching from recording to reproducing by using counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
본 발명은 하나의 트랙피치에 복수채널 기록 및 재생이 가능한 복수채널 자기기록 재생장치에서의 수평-얼라이먼트 회로에 관한 것으로서, 특히 제2수직동기신호를 클럭에 동기시켜 소정시간 카운트한 후 리스타트 라이트 신호를 발생하는 제1카운터, 제1수직동기신호를 클럭에 동기시켜 카운트하다가 제1헤드쌍이 제1TV신호를 기록하고 제2헤드쌍이 제2TV신호의 기록을 시작하려고 하는 시점에서 리스타트 리드 신호를 발생하는 제2카운터, 제2카운터의 출력을 논리조합에 의해 제2카운터의 출력인 RSTR1 신호 및 제2카운터의 출력을 0.5H 이동시킨 RSTR1+0.5H 신호를 발생하는 로직부, 선택 신호에 의해 로직부의 RSTR1 신호 또는 RSTR1+0.5H 신호를 선택하여 상기 필드 메모리로 출력하는 멀티플렉서, 및 기록을 위해 입력되는 제1,제2TV신호가 모두 같은 필드이거나 다른 필드일 경우에 해당하는 로직신호를 상기 멀티플렉서의 선택 신호로 출력하는 선택신호출력부로 구성되어, 복수채널 기록재생장치에서 제1,제2TV신호의 필드가 다른 경우에는 리스타트 리드 신호를 제1,제2TV신호의 필드가 같을 때 발생하는 라스타트 리드 신호보다 0.5H 이동시켜 발생함으로써, 제1,제2TV신호의 필드가 다른 경우에도 수평-얼라이먼트를 이루어 신호의 간섭을 제거하므로 화질의 열화를 막는다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal-alignment circuit in a multichannel magnetic recording and reproducing apparatus capable of multichannel recording and reproducing on one track pitch. In particular, the second vertical synchronization signal is synchronized with a clock to count a predetermined time and then restart write. The first counter, which generates the signal, counts the first vertical synchronization signal in synchronization with a clock, and then restarts the restart read signal when the first head pair records the first TV signal and the second head pair attempts to start recording the second TV signal. Logic combination of the generated second counter, the output of the second counter, and the logic unit for generating the RSTR1 signal, which is the output of the second counter, and the RSTR1 + 0.5H signal, which has moved the output of the second counter by 0.5H, and the selection signal. The multiplexer that selects the RSTR1 signal or the RSTR1 + 0.5H signal of the logic unit and outputs the same to the field memory, and the first and second TV signals input for recording are all the same field. And a selection signal output unit for outputting a logic signal corresponding to another field as a selection signal of the multiplexer. When the fields of the first and second TV signals are different in the multi-channel recording and reproducing apparatus, the restart read signal is output to the first signal. When the field of the second TV signal is the same, it is caused to move by 0.5H from the raster read signal, so that even when the fields of the first and second TV signals are different, horizontal-alignment is eliminated to eliminate signal interference. Prevent.
Description
제1도는 종래의 복수채널 기록재생장치에서 기록시의 신호처리를 나타낸 블럭도.1 is a block diagram showing signal processing at the time of recording in a conventional multi-channel recording and reproducing apparatus.
제2도는 홀수필드와 짝수필드일 때의 수직동기신호 발생위치를 나타낸 타이밍도.2 is a timing diagram showing a position of generating a vertical synchronization signal in odd and even fields.
제3도(a)는 복수채널 기록재생장치에서 수평-얼라이먼트가 된 트랙 패턴도.FIG. 3A is a track pattern diagram of horizontal alignment in a multi-channel recording and reproducing apparatus. FIG.
(b)는 복수채널 기록재생장치에서 수평-얼라이먼트가 되지 않은 트랙 패턴도.(b) is a track pattern not horizontally-aligned in the multi-channel recording and reproducing apparatus.
제4도는 본 발명에 따른 복수채널 기록재생장치에서의 수평-얼라이먼트 회로의 블럭도.4 is a block diagram of a horizontal-alignment circuit in the multi-channel recording and reproducing apparatus according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
401 : 제1카운터 402 : 제2카운터401: first counter 402: second counter
403 : 로직부 404 : 멀티플렉서403: logic unit 404: multiplexer
405 : 배타적 오아 게이트405: Exclusive Oa Gate
본 발명은 하나의 트랙피치에 복수채널 기록 및 재생이 가능한 복수채널 자기기록재생장치에 관한 것으로서, 특히 복수채널 자기기록재생장치에서 기록시 주 프로그램 신호(이하, 제1TV신호라 칭함.)와 부 프로그램 신호(이하, 제2TV신호라 칭함.)간의 수평동기신호의 시간을 일치시켜 제1TV신호의 트랙과 제2TV신호의 트랙간의 수평-얼라이먼트(H-Alignment)가 이루어지도록 하는 복수채널 기록재생장치에서의 수평-얼라이먼트 회로에 관한 것이다.The present invention relates to a multi-channel magnetic recording and reproducing apparatus capable of recording and reproducing multiple channels in one track pitch. In particular, the present invention relates to a main program signal (hereinafter referred to as a first TV signal) during recording in a multi-channel magnetic recording and reproducing apparatus. A multi-channel recording and reproducing apparatus for matching the time of the horizontal synchronization signal between program signals (hereinafter referred to as second TV signal) to achieve horizontal alignment between the track of the first TV signal and the track of the second TV signal. To a horizontal-alignment circuit in.
제1도는 복수채널 기록재생장치에서 기록시의 신호처리를 나타낸 블럭도로서, 제1TV신호에서 제1수직동기신호를 분리하는 제1동기분리부(101), 제2TV신호에서 제2수직동기신호를 분리하는 제2동기분리부(102), 상기 제2TV신호를 디지탈 신호로 변환하는 아날로그/디지탈 컨버터(Analog/Digital Converter; ADC)(104), 디지탈 신호로 변환된 제2TV신호의 라이트 및 리드를 위해 리스타트라이트 신호(Restart Write; RSTW) 및 리스타트 리드 신호(RSTR)를 발생하는 메모리 제어부(105), 상기 메모리 제어부(105)에서 출력되는 리스타트 라이트 신호(RSTW)에 의해 상기 디지탈 신호로 변환된 제2TV신호를 저장하거나 저장된 제2TV신호를 상기 리스타트 리드 신호(RSTR)에 의해 리드하여 출력하는 필드 메모리(106), 상기 필드 메모리(106)에서 리드되는 제2TV신호를 아날로그 신호로 변환하여 기록매체에 기록하는 디지탈/아날로그 컨버터(Digital/Analog Converter; DAC)(107), 및 상기 제2TV신호에 동기되는 클럭을 발생하여 상기 ACD(104), 메모리 제어부(105), 필드 메모리(106), 및 DAC(107)로 제공하는 클럭 발생부(103)으로 구성된다.FIG. 1 is a block diagram showing signal processing at the time of recording in a multi-channel recording / reproducing apparatus. The first synchronous separation unit 101 which separates the first vertical synchronous signal from the first TV signal, and the second vertical synchronous signal from the second TV signal. A second synchronous separation unit 102 for separating a signal, an analog / digital converter (ADC) 104 for converting the second TV signal into a digital signal, and writing and reading the second TV signal converted into a digital signal; The digital signal is generated by the memory controller 105 generating the restart write signal RSTW and the restart read signal RSTR, and the restart write signal RSTW output from the memory controller 105. A field memory 106 for storing a second TV signal converted into a second TV signal or reading the stored second TV signal by the restart read signal RSTR, and converting the second TV signal read from the field memory 106 into an analog signal Convert to flag A digital / analog converter (DAC) 107 for recording to a medium, and a clock synchronized with the second TV signal to generate the ACD 104, the memory controller 105, the field memory 106, And a clock generator 103 provided to the DAC 107.
이와같이 구성된 제1도에 독립된 제1TV신호와 제2TV신호를 테이프의 동일 트랙피치에 동시 기록하는 경우, 제1동기분리부(101)는 제1TV신호에서 수직동기신호를 분리하여 메모리 제어부(105)로 출력하고, 제2동기분리부(102)는 제2TV신호에서 수직동기신호를 분리하여 상기 메모리 제어부(105)로 출력한다.In the case where the first TV signal and the second TV signal independent of the above-described FIG. 1 are simultaneously recorded on the same track pitch of the tape, the first synchronous separation unit 101 separates the vertical synchronous signal from the first TV signal to control the memory. The second synchronous separator 102 separates the vertical synchronous signal from the second TV signal and outputs the vertical synchronous signal to the memory controller 105.
이때, 상기 메모리 제어부(105)는 제2수직동기신호에 동기되어 리스타트 라이트 신호(RSTW)를 필드 메모리(106)로 발생하고, 제1수직동기신호에 동기되어 리스타트 리드 신호(RSTR)를 상기 필드 메모리(106)로 발생한다.At this time, the memory controller 105 generates a restart write signal RSTW to the field memory 106 in synchronization with the second vertical synchronization signal, and generates a restart read signal RSTR in synchronization with the first vertical synchronization signal. To the field memory 106.
그리고, 클럭 발생부(103)는 발진에 의해 제2TV신호에 동기된 클럭을 발생시켜 ADC(104), 메모리 제어부(105), 필드 메모리(106), 및 DAC(107)로 출력한다.The clock generator 103 generates a clock synchronized with the second TV signal by oscillation, and outputs the clock to the ADC 104, the memory controller 105, the field memory 106, and the DAC 107.
또한, ADC(104)는 상기 클럭 발생부(103)에서 발생되는 클럭에 동기시켜 상기 제2TV신호를 디지탈 신호로 변환한다.In addition, the ADC 104 converts the second TV signal into a digital signal in synchronization with a clock generated by the clock generator 103.
따라서, 상기 ADC(104)에서 변환된 제2디지탈TV신호는 상기 메모리 제어부(105)에서 제2수직동기신호에 동기되어 발생하는 리스타트 라이트 신호(RSTW)에 의해 필드 메모리(106)로 라이트되고, 필드 메모리(106)에 라이트된 데이타는 상기 메모리 제어부(105)에서 제1수직동기신호에 동기되어 발생하는 리스타트 리드 신호(RSTR)에 의해 리드되어 DAC(107)로 출력된다.Accordingly, the second digital TV signal converted by the ADC 104 is written to the field memory 106 by the restart write signal RSTW generated in synchronization with the second vertical synchronization signal by the memory controller 105. The data written to the field memory 106 is read by the restart read signal RSTR generated in synchronization with the first vertical synchronization signal by the memory controller 105 and output to the DAC 107.
결과적으로 필드 메모리(106)는 제1수직동기신호에 동기된 제2디지탈TV신호를 출력하게 된다.As a result, the field memory 106 outputs the second digital TV signal synchronized with the first vertical synchronization signal.
따라서, DAC(107)는 제2디지탈TV신호를 제1디지탈TV신호에 동기된 제2아날로그TV신호로 변환한 후 상기 제1TV신호가 기록되는 동일 트랙피치에 기록된다.Therefore, the DAC 107 converts the second digital TV signal into a second analog TV signal synchronized with the first digital TV signal, and is then recorded in the same track pitch at which the first TV signal is recorded.
이때, 비데오 카셋트 레코더(Video Cassette Recorder; VCR)에서는 인접 트랙간의 휘도 간섭을 억제하기 위해서 수평-얼라이먼트를 하고 있다.At this time, the video cassette recorder (VCR) performs horizontal alignment to suppress luminance interference between adjacent tracks.
그리고, 상기 제1도와 같은 복수채널 기록재생장치에서는 제1TV신호와 제2TV신호가 비동기적으로 입력된다.In the multi-channel recording and reproducing apparatus as shown in FIG. 1, the first TV signal and the second TV signal are asynchronously input.
따라서, 두 TV신호간의 수평동기신호의 시간을 일치시켜 기록시 수평-얼라이먼트가 되도록 하여야 한다.Therefore, the time of the horizontal synchronizing signal between the two TV signals should be matched so as to be horizontal-aligned during recording.
이때, 제2TV신호의 수직동기신호 전방 6.5H 지점에서 메모리 제어부(105)는 리스타트 라이트 신호(RSTW)를 발생하는데, 이것은 제2TV신호의 수직동기신호가 짝수필드(Even Field)에서는 제2도(a)와 같이 수평동기신호와 수평동기신호 사이에서 발생되고, 홀수필드(Odd Field)에서는 제2도(c)와 같이 수평동기와 일치하는 지점에서 발생되는 것을 의미한다.At this time, the memory control unit 105 generates a restart write signal RSTW at the 6.5H point in front of the vertical synchronization signal of the second TV signal, which means that the vertical synchronization signal of the second TV signal is shown in FIG. It is generated between the horizontal synchronous signal and the horizontal synchronous signal as shown in (a), and in the odd field (Odd Field) it is generated at the point coinciding with the horizontal synchronous as shown in FIG.
즉, 짝수필드는 수직동기신호(V)와 수평동기신호(H)간에 0.5H의 시간축 거리가 있다는 것을 알 수 있다.That is, it can be seen that the even field has a time axis distance of 0.5H between the vertical synchronization signal V and the horizontal synchronization signal H.
이때, 제1TV신호와 제2TV신호는 하나의 트랙피치(Tp; 표준모드에서의 트랙피치)에 동시에 기록되므로 제3도에서와 같이 제1TV신호와 제2TV신호의 트랙이 인접하고 있다.At this time, since the first TV signal and the second TV signal are simultaneously recorded in one track pitch (Tp; track pitch in the standard mode), the tracks of the first TV signal and the second TV signal are adjacent as shown in FIG.
여기서, 제1TV신호와 제2TV신호간의 간섭을 막기위해 하나의 트랙피치내의 제1TV신호와 제2TV신호 트랙간은 아지무스 각이 다르게 되어 있다.Here, the azimuth angles are different between the first TV signal and the second TV signal track in one track pitch to prevent interference between the first TV signal and the second TV signal.
또한, 신호가 기록되지 않는 가드밴드(Gb)를 두어 휘도 신호의 크로스토크를 억압한다. 즉, 가드밴드(Gb)를 사이에 둔 제1TV신호와 제2TV신호 트랙간은 동 아지무스 각이 되어도 가드밴드(Gb)에 의해 신호간섭이 억압된다.In addition, a guard band Gb in which no signal is recorded is provided to suppress crosstalk of the luminance signal. That is, signal interference is suppressed by the guard band Gb even when the first TV signal and the second TV signal track between the guard bands Gb are at the same angle.
이와같이 동일 트랙피치내의 제1TV신호와 제2TV신호의 트랙이 인접하고 있으므로, 제1,제2TV신호간의 수평동기시간을 일치시켜 수평-얼라이먼트가 되도록 하여야 휘도 신호의 간섭을 억제할 수 있다.Thus, since the tracks of the first TV signal and the second TV signal in the same track pitch are adjacent to each other, the horizontal synchronization time between the first and second TV signals must be coincident so that the interference of the luminance signal can be suppressed.
이때, 제1,제2수직동기분리부(101,102)로 입력되는 제1,제2TV신호가 모두 짝수필드 또는 홀수필드이면 제3도(a)에서와 같이 수평-얼라이먼트가 되어 휘도 신호의 간섭을 억제할 수 있다.At this time, if the first and second TV signals input to the first and second vertical synchronization separators 101 and 102 are both even fields or odd fields, they become horizontally-aligned as shown in FIG. It can be suppressed.
그러나, 제1,제2수직동기분리부(101,102)로 입력되는 제1,제2TV신호가 각기 다른 필드 즉, 제1TV신호가 짝수필드이고 제2TV신호가 홀수필드이거나, 제1TV신호가 홀수필드이고 제2TV신호가 짝수필드이면, 제2도(a) 및 (c)에서와 같이 홀수필드와 짝수필드 사이에는 수직동기(V)로부터 수평동기(H)의 거리가 0.5H 차이가 나고, 수직동기신호를 기준으로 메모리 제어부에서 리스타트 라이트 신호(RSTW) 및 리스타트 리드 신호(RSTR)를 발생하므로 제3도(b)와 같이 수평동기위치가 시간적으로 0.5H씩 틀어져 수평-얼라이먼트가 되지 않는다.However, the first and second TV signals input to the first and second vertical synchronization separators 101 and 102 are different fields, that is, the first TV signal is an even field and the second TV signal is an odd field, or the first TV signal is an odd field. If the second TV signal is an even field, the distance between the vertical sync (V) and the horizontal sync (H) differs by 0.5H between the odd field and the even field as shown in FIGS. Since the memory controller generates the restart write signal RSTW and the restart read signal RSTR based on the synchronization signal, the horizontal synchronization position is shifted by 0.5H in time as shown in FIG. .
따라서, 제3도(b)와 같이 인접 트랙간에 수평-얼라이먼트가 되지 않으면 트랙간의 간섭이 생겨 화질이 열화되는 문제점이 있었다.Accordingly, as shown in FIG. 3 (b), when the horizontal alignment is not performed between adjacent tracks, interference between tracks occurs and image quality deteriorates.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 기록을 위해 입력되는 제1TV신호가 짝수필드이고 제2TV신호가 홀수필드이거나, 제1TV신호가 홀수필드이고 제2TV신호가 짝수필드이면, 리스타트 리드 신호를 0.5H만큼 지연시켜 발생함으로써, 이 경우에도 수평-얼라이먼트를 이루어 화질의 열화를 막는 복수채널 기록재생장치에서의 수평-얼라이먼트 회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is that the first TV signal input for recording is an even field and the second TV signal is an odd field, or the first TV signal is an odd field and the second TV signal is an even number. If it is a field, it is generated by delaying the restart read signal by 0.5H, so that even in this case, a horizontal-alignment circuit is provided in the multi-channel recording / reproducing apparatus which performs horizontal-alignment and prevents deterioration of image quality.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 복수채널 기록재생장치에서의 수평-얼라이먼트 회로의 특징은, 제2수직동기분리부에서 분리된 제2수직동기신호를 클럭에 동기시켜 소정시간 카운트한 후 리스타트 라이트 신호를 발생하는 제1카운터, 제1수직동기분리부에서 분리된 제1수직동기신호를 클럭에 동기시켜 카운트하다가 제1헤드쌍이 제1TV신호를 기록하고 제2헤드쌍이 제2TV신호의 기록을 시작하려고 하는 시점에서 리스타트 리드 신호를 발생하는 제2카운터, 제2카운터의 출력을 논리조합에 의해 제2카운터의 출력인 제1리스타트 리드 신호 및 제2카운터의 출력을 소정시간 이동시킨 제2리스타트 리드 신호를 발생하는 로직부, 선택 신호에 의해 로직부의 제1 또는 제2리스타트 리드 신호를 선택하여 상기 필드 메모리로 출력하는 멀티플렉서, 및 기록을 위해 입력되는 제1,제2TV신호가 모두 같은 필드이거나 다른 필드일 경우에 해당하는 로직신호를 상기 멀티플렉서의 선택 신호로 출력하는 선택신호출력부로 구성되는 점에 있다.A feature of the horizontal-alignment circuit in the multi-channel recording and reproducing apparatus according to the present invention for achieving the above object is that a predetermined time is counted by synchronizing a second vertical synchronization signal separated by a second vertical synchronization separating unit with a clock. After counting the first counter, the first vertical synchronizing signal separated by the first vertical synchronizing section, generating the restart write signal in synchronization with a clock, the first head pair records the first TV signal, and the second head pair records the second TV signal. The output of the first counter read signal and the second counter, which are the outputs of the second counter, is output by a logical combination of the second counter and the second counter that generate the restart read signal when the recording is to be started. A logic unit for generating the moved second re-start read signal, and a multiplexer for selecting the first or second re-start read signal of the logic unit by the selection signal and outputting the first or second re-start read signal to the field memory And the first, which is input to the recording material 2TV signal are both the same field or is a logic signal for the case of a different field points to that constituted by the selection signal output for outputting a selection signal for the multiplexer.
이하, 본 발명의 바람직한 일실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제4도는 본 발명에 따른 복수채널 기록재생장치에서의 수평-얼라이먼트 회로의 블럭도로서, 상기 제1도의 제1,제2수직동기분리부(101,102), 클럭 발생부(103), ADC(104), 필드 메모리(106), DAC(107)는 제4도에서도 동일한 역할을 수행하므로 도시를 생략하고 본 발명에서는 메모리 제어부(400)만을 설명한다.4 is a block diagram of a horizontal-alignment circuit in the multi-channel recording and reproducing apparatus according to the present invention, wherein the first and second vertical synchronous separators 101 and 102, the clock generator 103, and the ADC 104 of FIG. Since the field memory 106 and the DAC 107 perform the same role in FIG. 4, only the memory controller 400 will be described in the present invention.
즉, 제4도를 보면, 디지탈 신호로 변환된 제2TV신호의 라이트 및 리드를 위해 리스타트 라이트 신호(RSTW) 및 리스타트 리드 신호(RSTR)를 발생하는 메모리 제어부(400)는 제2수직동기신호를 클럭에 동기시켜 소정시간 카운트한 후 리스타트 라이트 신호(RSTW)를 발생하는 제1카운터(401), 제1수직동기신호를 클럭에 동기시켜 카운트하다가 제1헤드쌍이 제1TV신호를 기록하고 제2헤드쌍이 제2TV신호의 기록을 시작하려고 할 때 리스타트 리드 신호(RSTR)를 발생하는 제2카운터(402), 제2카운터(402)의 출력을 논리조합에 의해 제2카운터(402)의 출력(RSTR1) 및 제2카운터(402)의 출력을 0.5H 지연시킨 출력(RSTR1+0.5H)을 발생하는 로직부(403), 선택 신호에 의해 로직부(403)의 RSTR1 또는 RSTR1+0.5H 신호를 선택 출력하는 멀티플렉서(404), 및 제1,제2TV신호가 모두 같은 홀수필드이거나 짝수필드이면 로우신호를 발생하고, 제1,제2TV신호의 필드가 다르면 하이신호를 발생하여 상기 멀티플렉서(404)의 선택신호로 제공하는 배타적 오아 게이트(405)로 구성된다.That is, referring to FIG. 4, the memory controller 400 generating the restart write signal RSTW and the restart read signal RSTR to write and read the second TV signal converted into the digital signal may include a second vertical synchronizer. After counting the signal in synchronization with the clock for a predetermined time, the first counter 401 generating the restart write signal RSTW and the first vertical synchronization signal in synchronization with the clock are counted, and the first head pair records the first TV signal. The second counter 402 generates a restart read signal RSTR when the second head pair attempts to start recording the second TV signal, and outputs the second counter 402 by a logical combination. A logic unit 403 for generating an output RSTR1 + 0.5H by delaying the output of the output RSTR1 and the second counter 402 by 0.5H, and the RSTR1 or RSTR1 + 0.5 of the logic unit 403 by a selection signal. The multiplexer 404 for selectively outputting the H signal and the first and second TV signals are all the same odd field or even. It is composed of an exclusive OR gate 405 that generates a low signal if it is a field and generates a high signal if the fields of the first and second TV signals are different and provides the selected signal of the multiplexer 404.
이때, 상기 배타적 오아 게이트(405)로 입력되는 제1,제2E/O 신호는 제2도(b) 및 (d)에서와 같이 제1 또는 제2TV신호가 짝수필드일때는 하이이고, 제1 또는 제2TV신호가 홀수필드일 때는 로우이다.In this case, the first and second E / O signals input to the exclusive OR gate 405 are high when the first or second TV signal is an even field, as shown in FIGS. 2B and 2D. Or low when the second TV signal is an odd field.
이와같이 구성된 본 발명에서 제1카운터(401)는 제2수직동기분리부(102)에서 분리 출력되는 제2수직동기신호를 클럭 발생부(103)에서 발생하는 클럭에 동기시켜 소정시간 카운트한 후 리스타트 라이트 신호(RSTW)를 필드 메모리(106)로 발생하고, 필드 메모리(106)는 리스타트 라이트 신호(RSTW)에 의해 ADC(104)에서 디지탈로 변환된 제2TV신호를 필드 메모리(106)에 라이트한다.In the present invention configured as described above, the first counter 401 counts a predetermined time in synchronization with a clock generated by the clock generator 103 and then outputs the second vertical synchronization signal separated and output from the second vertical synchronizer 102. The start write signal RSTW is generated to the field memory 106, and the field memory 106 sends the second TV signal, which has been digitally converted from the ADC 104 to the field memory 106, by the restart write signal RSTW. Light it.
제2카운터(402)는 제1수직동기분리부(101)에서 분리 출력되는 제1수직동기신호를 클럭 발생부(103)에서 발생하는 클럭에 동기시켜 카운트하다가 제1헤드쌍이 제1TV신호를 기록하고 제2헤드쌍이 제2TV신호의 기록을 시작하려고 할 때 리스타트 리드 신호(RSTR)를 발생한다.The second counter 402 counts the first vertical synchronizing signal separated and output from the first vertical synchronizing separator 101 in synchronization with a clock generated by the clock generator 103, and the first head pair records the first TV signal. And a restart read signal RSTR is generated when the second head pair attempts to start recording the second TV signal.
만일, 제1TV신호의 헤드로부터 드럼에 약 120도 거리를 두고 제2TV신호의 헤드가 취부되어 있다면 제1TV신호의 헤드 스위칭보다 제2TV신호의 헤드 스위칭이 약 177H만큼 늦기 때문에 상기 제2카운터(402)에서 발생되는 리스타트 리드 신호(RSTR)도 그만큼 지연되어 발생된다.If the head of the second TV signal is mounted at a distance of about 120 degrees to the drum from the head of the first TV signal, the second counter 402 because the head switching of the second TV signal is about 177H later than the head switching of the first TV signal. The restart read signal RSTR generated by the N-axis is also delayed by that amount.
이때, 로직부(403)는 낸드 게이트나 앤드 게이트등의 결합에 의해 제2카운터(402)의 출력(RSTR1)과 제2카운터(402)의 출력을 0.5H 이동시킨 출력(RSTR1+0.5H)을 발생한다.At this time, the logic unit 403 outputs the output RSTR1 of the second counter 402 and the output of the second counter 402 by 0.5H by combining NAND gates and AND gates (RSTR1 + 0.5H). Occurs.
또한, 배타적 오아 게이트(405)로 입력되는 E/O신호는 제2도(b) 및 (d)에서와 같이 제1 또는 제2TV신호가 짝수필드일 때는 하이이고, 제1 또는 제2TV신호가 홀수필드일 때는 로우이다.In addition, the E / O signal input to the exclusive OR gate 405 is high when the first or second TV signal is an even field as shown in FIGS. 2B and 2D, and the first or second TV signal is Low for odd fields.
따라서, 상기 배타적 오아 게이트(405)는 기록을 위해 입력되는 제1,제2TV신호의 필드가 모두 같은 필드, 즉 모두 짝수필드이거나 홀수필드이면 로우신호를 출력하고, 다른 필드, 제1TV신호는 홀수필드이고 제2TV신호는 짝수필드이거나, 제1TV신호는 짝수필드이고 제2TV신호는 홀수필드이면 하이 신호를 출력한다.Accordingly, the exclusive OR gate 405 outputs a low signal when the fields of the first and second TV signals input for recording are all the same field, that is, all of the even fields or odd fields, and the other fields and the first TV signals are odd. Field and the second TV signal is an even field, or the first TV signal is an even field and the second TV signal is an odd field.
따라서, 멀티플렉서(404)는 상기 배타적 오아 게이트(405)에서 로우신호가 출력되면 로직부(403)의 RSTR1 신호를 선택하여 필드 메모리(106)로 출력하고, 하이신호가 출력되면 리스타트 리드 신호(RSTR1)가 0.5H 이동되어 발생된 로직부(403)의 RSTR1+0.5H 신호를 선택하여 필드 메모리(106)로 출력한다.Therefore, when the low signal is output from the exclusive OR gate 405, the multiplexer 404 selects the RSTR1 signal of the logic unit 403 and outputs the RSTR1 signal to the field memory 106, and when the high signal is output, the restart read signal ( RSTR1 is moved by 0.5H to select and output the RSTR1 + 0.5H signal of the logic unit 403 to the field memory 106.
필드 메모리(106)는 상기 메모리 제어부(400)의 멀티플렉서(404)에서 출력되는 리스타트 리드 신호(RSTR1 또는 RSTR1+0.5H 신호)에 의해 라이트된 제2TV신호를 DAC(107)로 출력하여 아날로그 신호로 변환한 후 제1TV신호와 동일 트랙피치에 기록한다.The field memory 106 outputs the second TV signal written by the restart read signal (RSTR1 or RSTR1 + 0.5H signal) output from the multiplexer 404 of the memory controller 400 to the DAC 107 to output an analog signal. After converting to, record the same track pitch as the first TV signal.
이상에서와 같이 본 발명에 따른 복수채널 기록재생장치에서의 수평-얼라이먼트 회로에 의하면, 제1,제2TV신호의 필드가 다른 경우에는 리스타트 리드 신호를 제1,제2TV신호의 필드가 같을 때 발생하는 리스타트 리드 신호보다 0.5H 이동시켜 발생함으로써, 제1,제2TV신호의 필드가 다른 경우에도 수평-얼라이먼트를 이루어 신호의 간섭을 제거함에 의해 화질의 열화를 막는 효과가 있다.As described above, according to the horizontal-alignment circuit in the multi-channel recording and reproducing apparatus according to the present invention, when the fields of the first and second TV signals are different, the restart read signal is the same as the fields of the first and second TV signals. By shifting 0.5H from the restart read signal to be generated, even when the fields of the first and second TV signals are different, horizontal-alignment is performed to remove the interference of the signal, thereby preventing deterioration of image quality.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069306A KR0172884B1 (en) | 1995-12-30 | 1995-12-30 | H-alignment circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069306A KR0172884B1 (en) | 1995-12-30 | 1995-12-30 | H-alignment circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970050170A KR970050170A (en) | 1997-07-29 |
| KR0172884B1 true KR0172884B1 (en) | 1999-04-15 |
Family
ID=19448402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069306A KR0172884B1 (en) | 1995-12-30 | 1995-12-30 | H-alignment circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172884B1 (en) |
-
1995
- 1995-12-30 KR KR1019950069306A patent/KR0172884B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970050170A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0705034B1 (en) | Digital signal processing suitable for a non-standard analogue video signal | |
| US4484236A (en) | Magnetic tape recording and reproducing arrangements | |
| US4193098A (en) | Segmented video playback apparatus with ancillary recording medium | |
| US4287539A (en) | Segmented video recording with segment identification codes | |
| EP0168834B1 (en) | Video signal recording and reproducing method and apparatus | |
| US4788604A (en) | Video system with a special reproduction mode using an image memory | |
| US5191437A (en) | Digital image signal playback circuit for combining two channel parallel picture data into a single channel | |
| EP0241130B1 (en) | Apparatus for deskewing successively occurring blocks of data | |
| GB1566177A (en) | Methods and apparatus for inseting address signals in video signals | |
| KR900008454B1 (en) | Picture signal recording method and recording/play back apparatus | |
| KR0172884B1 (en) | H-alignment circuit | |
| KR0148050B1 (en) | Magnetic recording and reproducing apparatus | |
| KR0166921B1 (en) | Protection circuit of screen quality deterionation | |
| KR100469878B1 (en) | Recording and reproducing apparatus | |
| US6671455B1 (en) | Magnetic recording apparatus and method therefor, and magnetic recording and reproduction apparatus and method therefor | |
| US5457579A (en) | Apparatus for recording each editing unit of video and audio signals in an isolated area on a recording medium | |
| JPS60160276A (en) | Video signal processing unit | |
| EP0232940B1 (en) | Method of recording and/or reading a video signal, for example an mac signal, apparatus for carrying out the method, and magnetic record carrier obtained by means of the method | |
| JPS59116913A (en) | Apparatus for recording video signal on moving tape | |
| JPS5810982A (en) | Video signal magnetic recording and reproducing system | |
| KR940009171B1 (en) | Dynamic tracking devices and processsing method thereof | |
| JPH0232834B2 (en) | ||
| JPH0466150B2 (en) | ||
| JPS62247686A (en) | Special reproduction circuit | |
| JP3311560B2 (en) | High-speed playback circuit of video tape recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030930 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |