KR0172418B1 - Semiconductor device for brench lead frame - Google Patents
Semiconductor device for brench lead frame Download PDFInfo
- Publication number
- KR0172418B1 KR0172418B1 KR1019950019791A KR19950019791A KR0172418B1 KR 0172418 B1 KR0172418 B1 KR 0172418B1 KR 1019950019791 A KR1019950019791 A KR 1019950019791A KR 19950019791 A KR19950019791 A KR 19950019791A KR 0172418 B1 KR0172418 B1 KR 0172418B1
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- lead
- lead frame
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야:1. The technical field to which the invention described in the claims belongs:
리드 프레임을 구비하는 반도체 메모리장치Semiconductor memory device having a lead frame
2. 발명이 해결하려고 하는 기술적 과제:2. The technical problem the invention is trying to solve:
본 발명은 LOC구조의 리드 프레임을 사용하는 반도체 메모리 장치에 있어서 핀별 상호 커플링 노이즈 발생에 의한 오동작을 개선시키는 신호보호 브랜치형 리드 프레임을 제공한다.The present invention provides a signal protection branch type lead frame that improves a malfunction caused by pin-to-pin mutual coupling noise in a semiconductor memory device using a lead frame having a LOC structure.
3. 발명의 해결방법의 요지:3. Summary of the Solution of the Invention:
본 발명은 칩 위에 리드를 연결한 엘오씨이 구조를 가지는 패키지를 구비한 반도체 메모리 장치에 있어서: 상기 엘오씨이 구조상에서 동일 전원패드를 상호 연결하기 위한 전원핀 및 접지핀으로 구성되는 공유 리드와; 어드레스 핀의 리드와 제어신호 핀의 리드로 구성된 노멀 신호핀 리드와; 상기 노멀신호 핀 리드 상호간에 발생되는 커플링 노이즈를 제거하기 위하여, 적어도 두 개 이상의 상기 노멀신호 핀 리드 사이에 상기 공유 리드로부터 칩의 외부방향으로 돌출되도록 형성된 신호 보호용 리드 프레임을 구비한다.The present invention provides a semiconductor memory device having a package having an EL structure connected to a lead on a chip, comprising: a shared lead including a power pin and a ground pin for interconnecting the same power pad on the EL structure; A normal signal pin lead consisting of a read of an address pin and a read of a control signal pin; In order to remove coupling noise generated between the normal signal pin leads, a signal protection lead frame is provided between the at least two normal signal pin leads to protrude outward from the shared lead.
4. 발명의 중요한 용도:4. Important uses of the invention:
리드 프레임을 구비하는 반도체 메모리장치에 적합하게 사용된다.It is suitably used for a semiconductor memory device having a lead frame.
Description
제1도는 종래기술에 따른 LOC구조 페키지의 리드 프레임을 나타내는 평면도.1 is a plan view showing a lead frame of a LOC structure package according to the prior art.
제2도는 본 발명에 따른 LOC구조 패키지의 리드 프레임을 나타내는 평면도.2 is a plan view showing a lead frame of the LOC structure package according to the present invention.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 패키지에 있어서 핀들간의 상호 커플링 노이즈로 인한 오동작을 개선시키는 브랜치(Branch)형 리드 프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly to a branched lead frame that improves a malfunction due to mutual coupling noise between pins in a package.
일반적으로, 메모리의 패키지(Package)내부는 칩(Chip)과 리드 프레임(Lead frame)으로 구성되어 있다. 칩에 저장된 데이터(Data)는 패드(PAD)에서 접착 도선(Bonding Wire)을 통해 리드 프레임으로 전달된다. 최근, 칩상에 리드 프레임을 연결하는 기술인 LOC(Lead on chip)기술은 패키지의 한 형태로서 종래의 리드 프레임과 구별된다. 통상적으로 LOC구조에서 리드 프래임이 칩 위에 위치한다. 이처럼 리드(lead)를 칩위에 위치시키고 도선 접착(Wire Bonding)을 함으로써 접착 도선과 칩과의 거리를 줄임으로써 패키지의 크기를 줄일 수 있는 장점이 있다. 이처럼 LOC구조에서는 리드가 칩위로 올라오게 됨으로 리드 프래임 간격이 종래의 리드 프래임보다 더 조밀하게 되어 칩의 면적이 줄어드는 장점이 있지만, 이로 인해 리드 프레임 상호간의 리드(lead)는 커플링 노이즈(Coupling Noise)가 발생할 수 있고 특히 어드레스 핀(Adress Pin)처럼 빈번한 천이(Transition)를 하는 리드는 상호간에 커플링 노이즈를 발생시켜 반도체 메모리 장치에 오동작을 유발시키게 된다.In general, the package of the memory is composed of a chip and a lead frame. Data stored in the chip is transferred from the pad PAD to the lead frame through bonding wires. Recently, a lead on chip (LOC) technology, which connects a lead frame on a chip, is distinguished from a conventional lead frame as a form of a package. Typically, the lead frame is located on a chip in a LOC structure. As such, by placing the lead on the chip and performing wire bonding, the size of the package can be reduced by reducing the distance between the adhesive wire and the chip. As described above, in the LOC structure, as the lead is raised on the chip, the lead frame spacing is more dense than the conventional lead frame, thereby reducing the area of the chip. ), And in particular, a lead having frequent transitions, such as an address pin, may generate coupling noise to each other and cause a malfunction in the semiconductor memory device.
제1도는 종래기술에 따른 LOC구조 패키지의 리드 프레임을 나타내는 평면도이다. 도면을 참조하면, 상기 패키지는 메모리 칩 1과 노멀 신호 핀 리드(Normal signal lead) 2와 공유 전원 리드 4 및 공유 접지 리드 6으로 구성되어 있다. 종래에는 상기 노멀 신호 핀 리드인 어드레스 핀(Adress Pin)의 리드, 제어신호 핀(Control signal pin)의 리드 사이에 커플링 노이즈가 발생하여 반도체 메모리 장치에 오동작이 유발되는 문제점이 있다.1 is a plan view showing a lead frame of a LOC structure package according to the prior art. Referring to the drawings, the package includes a memory chip 1, a normal signal pin lead 2, a shared power lead 4, and a shared ground lead 6. Conventionally, coupling noise is generated between a lead of an address pin which is a normal signal pin lead and a lead of a control signal pin, thereby causing a malfunction in a semiconductor memory device.
따라서, 본 발명의 목적은 LOC구조의 리드 프레임을 사용하는 반도체 메모리 장치에 있어서, 핀별 상호 커플링 노이즈 발생에 의한 오동작을 개선시키는 신호보호 브랜치형 리드 프레임을 제공함에 있다.Accordingly, an object of the present invention is to provide a signal protection branch type lead frame that improves a malfunction caused by pin-to-pin mutual coupling noise in a semiconductor memory device using a lead frame having a LOC structure.
상기한 목적을 달성하기 위한 본 발명에 따른 칩 위에 리드를 연결한 엘오씨이 구조를 가지는 패키지를 구비한 반도체 메모리 장치는: 상기 엘오씨이 구조상에서 동일 전원패드를 상호 연결하기 위한 전원핀 및 접지핀으로 구성되는 공유 리드와; 어드레스 핀의 리드와 제어신호 핀의 리드로 구성된 노멀 신호핀 리드와; 상기 노멀신호 핀 리드 상호간에 발생되는 커플링 노이즈를 제거하기 위하여, 적어도 두 개 이상의 상기 노멀신호 핀 리드 사이에 상기 공유 리드로부터 칩의 외부방향으로 돌출되도록 형성된 신호 보호용 리드 프레임을 구비함을 특징으로 한다.A semiconductor memory device having a package having an ELC structure in which a lead is connected to a chip according to the present invention for achieving the above object is provided with a power pin and a grounding pin for interconnecting the same power pad on the ELC structure. A shared lead configured; A normal signal pin lead consisting of a read of an address pin and a read of a control signal pin; In order to remove coupling noise generated between the normal signal pin leads, a signal protection lead frame is formed between at least two of the normal signal pin leads to protrude outward from the shared lead. do.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 LOC구조 패키지의 리드 프레임을 나타내는 평면도이다. 제2도의 구성은 메모리 칩 1과, 노멀 신호 핀 리드 2와, 동일 전원 패드와 연결된 공유 리드인 공유 전원리드 4 및 공유 접지리드 6과, 브랜치형 리드 프레임 100, 101로 구성되어 있다. 이 구조는 전원 패드를 포함한 모든 패드가 센터 패드(Center PAD)인 경우 가능하다. 상기 공유 리드인 공유 전원리드 4 및 공유 접지리드 6에 각각 브렌치(Branch)형태로 돌출된 신호 보호 브랜치형 리드 프레임 100, 101이 형성된다. 다시 말하면, 상기 신호 보호 브랜치형 리드 프레임 100, 101이 어드레스 핀의 리드 프레임과 제어 신호 핀의 리드 프레임 사이에 형성된다. 이와같이 구성되면 공유리드 4,6은 상기 어드레스 핀의 리드와 제어 신호핀의 리드에 비해서 천이(Transition)가 거의 없으므로 인접한 상기 어드레스 핀의 리드와 제어신호 핀의 리드 사이에 발생하는 상호 간섭 예를들면, 커플링 노이즈를 제거하여 반도체 메모리 장치의 오동작을 막는 효과가 있다.2 is a plan view showing a lead frame of a LOC structure package according to the present invention. 2 is composed of a memory chip 1, a normal signal pin lead 2, a shared power lead 4 and a shared ground lead 6 which are shared leads connected to the same power pad, and branched lead frames 100 and 101. FIG. This structure is possible when all pads, including the power pad, are center pads. Signal protection branch type lead frames 100 and 101 protruding in a branch form are formed on the shared lead lead 4 and the ground lead 6, respectively. In other words, the signal protection branched lead frames 100 and 101 are formed between the lead frame of the address pin and the lead frame of the control signal pin. In this configuration, since the shared leads 4 and 6 have little transition compared to the leads of the address pin and the leads of the control signal pin, for example, the mutual interference generated between the leads of the adjacent address pin and the leads of the control signal pin, Therefore, the coupling noise is removed to prevent malfunction of the semiconductor memory device.
상기한 본 발명은 도면을 중심으로 예를 들어 한정하였지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 기술분야의 통상적 지식을 가진 자에게 있어 명백할 것이다.Although the present invention described above has been limited by way of example with reference to the drawings, the same will be apparent to those of ordinary skill in the art that various changes and modifications can be made without departing from the technical spirit of the present invention. will be.
Claims (1)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019791A KR0172418B1 (en) | 1995-07-06 | 1995-07-06 | Semiconductor device for brench lead frame |
| JP8176362A JPH0927588A (en) | 1995-07-06 | 1996-07-05 | Semiconductor device of loc structure and its lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019791A KR0172418B1 (en) | 1995-07-06 | 1995-07-06 | Semiconductor device for brench lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008528A KR970008528A (en) | 1997-02-24 |
| KR0172418B1 true KR0172418B1 (en) | 1999-02-01 |
Family
ID=19419959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019791A KR0172418B1 (en) | 1995-07-06 | 1995-07-06 | Semiconductor device for brench lead frame |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0927588A (en) |
| KR (1) | KR0172418B1 (en) |
-
1995
- 1995-07-06 KR KR1019950019791A patent/KR0172418B1/en not_active IP Right Cessation
-
1996
- 1996-07-05 JP JP8176362A patent/JPH0927588A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0927588A (en) | 1997-01-28 |
| KR970008528A (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576987B2 (en) | Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die | |
| JPH0650761B2 (en) | Semiconductor device | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US6442040B2 (en) | Embedded memory assembly | |
| KR940001288B1 (en) | Smeiconductor memory device | |
| JP2859223B2 (en) | Semiconductor device | |
| US6052289A (en) | Interdigitated leads-over-chip lead frame for supporting an integrated circuit die | |
| JPH0786526A (en) | Memory device | |
| KR0172418B1 (en) | Semiconductor device for brench lead frame | |
| EP0041844A2 (en) | Semiconductor integrated circuit devices | |
| JP3914649B2 (en) | Semiconductor device | |
| JP3911365B2 (en) | Semiconductor memory device | |
| US20040190328A1 (en) | Semiconductor memory integrated circuit | |
| JP3646970B2 (en) | Semiconductor integrated circuit and semiconductor integrated circuit device | |
| JP3405477B2 (en) | Semiconductor device | |
| KR20000041579A (en) | Semiconductor memory device having selective bonding option pads | |
| KR200169351Y1 (en) | Vertical surpass mount package application of lead on chip type lead frame | |
| JPH0574844A (en) | Semiconductor chip | |
| JPS6022327A (en) | Semiconductor device | |
| KR940003377B1 (en) | Semiconductor integrated circuit device | |
| JPS6364054B2 (en) | ||
| KR950013050B1 (en) | Loc type lead frame | |
| KR100306967B1 (en) | Arrangement of data input/output circuits for use in a semiconductor memory integrated circuit device | |
| JPH0621329A (en) | Resin sealed semiconductor device | |
| KR19980073448A (en) | Pads for Wire Bonding in Semiconductor Memory Devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |