KR0172280B1 - 반도체 소자의 센싱회로 - Google Patents

반도체 소자의 센싱회로 Download PDF

Info

Publication number
KR0172280B1
KR0172280B1 KR1019950025227A KR19950025227A KR0172280B1 KR 0172280 B1 KR0172280 B1 KR 0172280B1 KR 1019950025227 A KR1019950025227 A KR 1019950025227A KR 19950025227 A KR19950025227 A KR 19950025227A KR 0172280 B1 KR0172280 B1 KR 0172280B1
Authority
KR
South Korea
Prior art keywords
cell
voltage
control gate
circuit
sensing circuit
Prior art date
Application number
KR1019950025227A
Other languages
English (en)
Other versions
KR970012773A (ko
Inventor
김주영
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950025227A priority Critical patent/KR0172280B1/ko
Publication of KR970012773A publication Critical patent/KR970012773A/ko
Application granted granted Critical
Publication of KR0172280B1 publication Critical patent/KR0172280B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 소자의 센싱회로에 관한 것으로서, 레퍼런스 셀을 셀어레이 형태가 아닌 싱글 비트(Single bit)로 구성하고, 워드라인을 메인 셀의 워드라인과 독립적으로 바이어싱(Biasing) 되도록 하며, 메인 셀의 콘트롤게이트에 확인전압을 인가하지 않고 레퍼런스셀의 콘트롤게이트에 인가 하므로써, 소거시 셀의 레이아웃(Layout)이 줄어들고, 확인전압 발생 회로의 드라이브 능력이 크지않아도 되므로 회로구성이 간단해진다. 또한 확인모드로 부터 정상 독출모드로 만들어주기 위해 콘트롤게이트를 챠징(Charging) 및 디스챠징(Discharging) 시켜주는 복구시간(Recovery time)이 대폭 줄어들게 되어 전체적인 프로그램 및 소거시간을 단축시킬수 있도록 한 반도체 소자의 센싱회로에 관한 것이다.

Description

반도체 소자의 센싱회로
제1도는 종래의 반도체 소자의 센싱회로도.
제2도는 제1도에서 셀의 콘트롤 게이트전압에 따른 셀전류의 특성 곡선.
제3도는 제1도에서 소거시 콘트롤 게이트의 타이밍도.
제4도는 본 발명에 따른 반도체 소자의 센싱회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : X-디코더 12 : Y-디코더
13 : 센스앰프 14 : 독출전압 발생회로
15 : 프로그램 확인 전압발생회로 16 : 소거 확인 전압발생회로
17 : 모드 스테이트 머신
본 발명은 반도체 소자의 센싱회로에 관한 것으로, 특히 레퍼런스 셀(Reference cell)을 셀어레이(Cell array) 형태가 아닌 싱글비트(Single bit)로 구성하고, 워드라인(Ward line)을 메인 셀(Main cell)의 워드라인과 독립적으로 바이어싱(Biasing) 되도록 하며, 메인 셀의 콘트롤게이트로 확인전압을 인가하지 않고 레퍼런스셀의 콘트롤게이트로 인가하도록 한 반도체 소자의 센싱회로에 관한 것이다.
일반적으로 전류를 센싱하는 비휘발성 메모리 셀(Non volatile memory cell)의 데이타를 독출(Read)함에 있어서, 센싱속도는 레퍼런스 메모리 셀의 문턱전압(Vt)에 의해 좌우된다. 이러한 레퍼런스 메모리셀의 문턱전압의 변동에 영향을 받지않고 안정된 센싱속도를 필요로 하는 플래쉬 이이피롬 셀(F1ash EEPROM cell)등에 적용된다.
제1도는 종래의 반도체 소자의 센싱회로도로서, 그 동작을 설명하면 다음과 같다.
레퍼런스 실(M1)이 메인 셀(M2)과 셀어레이(9) 형태로 구성되고, 워드라인(W/L) 또한 메인셀(M2)과 공유하게 된다. 또한 상기 레퍼런스 셀(M1)의 콘트롤게이트로 인가되는 바이어스는 모드(Mode)에 관계없이 독출전압 발생회로(4)로 부터 독출전압이 인가된다. 한편 컴맨드 유저 인터페이스 회로(Command user interface circuit; 8)의 데이타를 입력으로하는 모드 스테이트 머신(Mode state machine; 7)의 데이타가 다수의 모드(4 내지 5)로 입력된다. 이때 메인 셀(M2)의 콘트롤게이트로 인가되는 바이어스는 먹스(MUX)회로(10)를 통해 프로그램 확인 전압발생회로(5) 및 소거 확인 전압발생회로(6)로 부터 확인전압이 인가된다. 이로인해 프로그램 및 소거 확인이 센스앰프(3)를 통해 시행되게 된다. X-디코더(1)를 입력으로 하는 워드라인(W/L) 및 Y-디코더(2)를 입력으로하는 선택 트랜지스터(N1 및 N2)의 선택에 따라 해당 레퍼런스 셀이 선택되게 된다. 이때 상기 레퍼런스 셀들은 비휘발성 소거 셀(UV Erase cell)로서, 공정의 균일성(Unifomity)이나 그밖의 요인들로 인해 셀의 문턱전압(Vt)상의 변동(Variation)이 발생되어 독출 및 확인동작에 영향을 주게된다. 확인모드의 경우, 메인 셀어레이들의 문턱전압 분포를 더욱 폭넓게 만들어 소자(Device)의 특성을 저하시키는 원인이 된다.
제2도는 제1도에서 셀의 콘트롤 게이트전압에 따른 셀전류의 특성곡선으로서, 도면부호 Vcg는 콘트롤게이트 전압, Vcg1은 소거 확인시 콘트롤게이트 전압, Vcg2는 독출시 콘트롤게이트 전압, Vcg3는 프로그램 확인시 콘트롤게이트 전압, V1은 소거 마진(Erase margin), V2는 프로그램 마진을 나타내며, Ier은 소거 셀전류, Ip는 프로그램 셀전류, Iuer은 레퍼런스 셀전류를 나타낸다. 독출시의 마진(Margin)고려하여 프로그램 및 소거시 각기 발생시키는 확인전압들을 메인 셀의 콘트롤게이트로 인가하므로써, 셀전류를 조절하는 방식을 나타낸 특성곡선이다. 그러나 기준전압 발생회로인 확인전압 발생회로 입장에서 보았을때 로딩(Loading)이 상당히 크게 나타나며, 이에따라 프로그램 및 소거를 위한 고전압으로 축적된(Charging) 콘트롤게이트 전압을 다시 프로그램 및 소거확인 전압으로 전환시키기 위한 시간이 많이 소요되게 된다. 또한 이러한 확인전압으로 부터 독출전압의 바이어싱(Biasing)상태로 되돌리기 위한 복구단계(Recovery step)가 추가적으로 필요하게 된다. 결국 프로그램 및 소거모드로 진입한 소자가 정상독출(Normal read)상태로 되돌아 오기까지의 시간, 즉 프로그램 및 소거모드의 전체시간이 지연되는 문제점이 있으며, 이와 관련된 타이밍도를 제3도에 나타내었다. 설명되지 않은 부호 T1은 소거 셋업시간을 나타내며, T2는 소거 시간, T3는 소거확인시간 T4는 확인시간을 나타낸다. 또한 Vcg2는 독출전압, Vcg1은 소거 확인전압, Vcg4는 소거전압을 나타낸다.
따라서 본 발명은 레퍼런스 셀을 셀어레이 형태가 아닌 싱글 비트(Single bit)로 구성하고, 워드라인을 메인 셀의 워드라인과 독립적으로 바이어싱(Biasing) 되도록 하며, 메인 셀의 콘트롤게이트에 확인전압을 인가하지 않고 레퍼런스셀의 콘트롤게이트에 인가하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 센싱회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 셀어레이 형태가 아닌 싱글비트로 구성되는 다수의 레퍼런스 셀과, 상기 레퍼런스 셀의 셀렉트게이트로 메인 셀의 워드라인과 독립적으로 바이어싱 되도록 하기 위해 각각의 모드 데이타를 공급하기 위한 모드 스테이트머신과, 상기 레퍼런스 셀의 콘트롤게이트로 데이타를 공급하기 위한 프로그램 확인전압 발생회로, 독출전압 발생회로 및 소거 확인전압 발생회로와, X-디코더의 데이타를 입력으로하는 셀렉트게이트 및 소오스가 접지로 접속된 메인 셀과, 상기 Y-디코더의 데이타를 입력으로하는 선택 트랜지스터와, 전원전압에 접속된 저항과 상기 레퍼런스 셀의 드레인과의 접속점인 노드 및 상기 전원에 접속된 저항과 상기 선택 트랜지스터를 경유한 메인 셀의 드레인과의 접속점인 노드를 각각 입력으로 하는 센스앰프로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제4도는 본 발명에 따른 반도체 소자의 센싱 회로도로서, 셀어레이 형태가 아닌 싱글비트(Single bit)로 구성되는 다수의 레퍼런스 셀(M11 내지 M13)과, 상기 레퍼런스 셀(M11 내지 M13)의 셀렉트게이트로 메인 셀(M14)의 워드라인(W/L)과 독립적으로 바이어싱(Biasing) 되도록 하기위해 각각의 모드 데이타(PGMV, READ, ERV)를 공급하기 위한 모드 스테이트머신(17)과, 상기 레퍼런스 셀(M11 내지 M13)의 콘트롤게이트로 데이타를 공급하기 위한 프로그램 확인전압 발생회로(15), 독출전압 발생회로(14) 및 소거 확인전압 발생회로(16)와, X-디코더(11)의 데이타를 입력으로하는 셀렉트게이트(워드라인) 및 소오스가 접지(Vss)로 접속된 메인 셀(11)과, 상기 Y-디코더(12)의 데이타를 입력으로하는 선택 트랜지스터(N11)와, 전원(Vcc)에 접속된 저항(R1) 및 상기 레퍼런스 셀(M11 내지 M13)의 드레인과의 접속점인 노드(K1)와, 상기 전원(Vcc)에 접속된 저항(R2) 및 상기 선택 트랜지스터(N11)를 경유한 메인 셀(M14)의 드레인과의 접속점인 노드(K2)를 각각 입력으로 하는 센스앰프(13)로 구성되며, 그 동작을 설명하면 다음과 같다.
독출시에는 모드 스테이트 머신((17)에서 독출신호(READ)가 발생되어 독출용 기준셀(M12)의 셀렉트게이트로 인가된다. 이때 상기 독출용 기준셀(M12)이 턴온되어 센스앰프(13)로 연결되어 독출동작이 실시된다.
프로그램 확인시에는 프로그램 확인용 레퍼런스 셀(M11)의 셀렉트게이트로 모드 스테이트 머신(17)에서 프로그램 확인신호(PGMV)가 인가된다. 상기 레퍼런스 셀(M11)이 턴온되어, 결국 프로그램 확인용 레퍼런스 셀(M11)의 드레인과 센스앰프(13)가 연결되어 센싱이 이루어지게 된다. 이 때 프로그램 확인전압을 종래기술에서는 셀어레이의 콘트롤게이트에 독출전압보다 더 높은전압을 인가해서 마진을 확보하였으나, 본 발명에서는 반대로 기준셀의 콘트롤게이트에 독출전압보다 더 낮은전압을 인가하고, 셀어레이의 콘트롤게이트에는 독출전압을 인가하게 된다.
소거 확인동작도 상기와 같은 방법으로 동작되며, 소거 확인전압을 독출전압보다 높게 발생시켜 기준셀 전류를 독출동작때보다 많이 흐르게 하여 센스앰프(13)가 셀어레이의 데이타를 1로 독출할때 마진을 갖게 된다. 특히 소거의 경우 칩(Chip) 내지는 섹터(Sector) 단위로 소거되기 때문에 확인시 확인전압을 발생시켜 셀어레이들의 해당 콘트롤게이트에 모두 전압을 인가하는 종전의 방식과는 달리 싱글비트로 된 소거확인용 레퍼런스 셀의 콘트롤게이트에만 전압을 인가하면 된다. 그러므로 콘트롤게이트의 전압변동시간(Voltage transition time)이 크게 단축된다. 또한 종전의 방식처럼 기준셀의 셀렉트게이트가 워드라인에 접속되어 있지 않고, 독립되어 있으므로 복잡한 먹스회로를 쓰지않고도 쉽게 콘트롤 할수있는 장점이 있다.
상술한 바와같이 본 발명에 의하면 레퍼런스 셀을 셀어레이 형태가 아닌 싱글 비트(Single bit)로 구성하고, 워드라인을 메인 셀의 워드라인과 독립적으로 바이어싱(Biasing) 되도록 하며, 메인 셀의 콘트롤게이트에 확인전압을 인가하지않고 레퍼런스셀의 콘트롤게이트에 인가 하므로써, 소거시 셀의 레이아웃(Layout)이 줄어들고, 확인전압 발생회로의 드라이브 능력이 크지않아도 되므로 회로구성이 간단해진다. 또한 확인모드로 부터 정상 독출모드로 만들어주기 위해 콘트롤게이트를 챠징(Charging) 및 디스챠징(Discharging) 시켜주는 복구시간(Recovery time)이 대폭 줄어들게 되어 전체적인 프로그램 및 소거시간을 단축시키는데 탁월한 효과가 있다.

Claims (3)

  1. 싱글비트로 구성되는 다수의 레퍼런스 셀과, 상기 다수의 레퍼런스 셀의 셀렉트게이트로 각각의 모드 데이타를 공급하기 위한 모드 스테이트 머신과, 상기 레퍼런스 셀의 콘트롤게이트로 각각의 데이타를 공급하기 위한 다수의 전압발생회로와, X-디코더의 데이타를 입력으로하는 셀렉트게이트 및 소오스가 접지로 접속된 메인 셀과, 상기 Y-디코더의 데이타를 입력으로하는 선택 트랜지스터와, 전원전압에 접속된 저항과 상기 레퍼런스 셀의 드레인과의 접속점인 노드 및 상기 전원에 접속된 저항과 상기 선택 트랜지스터를 경유한 메인 셀의 드레인과의 접속점인 노드를 각각 입력으로 하는 센스앰프로 구성되는것을 특징으로 하는 반도체 소자의 센싱회로.
  2. 제1항에 있어서, 상기 모드 스테이트머신은 상기 다수의 레퍼런스 셀의 셀렉트게이트 및 메인 셀의 워드라인이 독립적으로 바이어싱되도록 구성되는 것을 특징으로 하는 반도체 소자의 센싱회로.
  3. 제1항에 있어서, 상기 다수의 전압발생회로는 프로그램 확인전압 발생회로, 독출전압 발생회로 및 소거 확인전압 발생회로로 구성되는 것을 특징으로 하는 반도체 소자의 센싱회로.
KR1019950025227A 1995-08-17 1995-08-17 반도체 소자의 센싱회로 KR0172280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025227A KR0172280B1 (ko) 1995-08-17 1995-08-17 반도체 소자의 센싱회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025227A KR0172280B1 (ko) 1995-08-17 1995-08-17 반도체 소자의 센싱회로

Publications (2)

Publication Number Publication Date
KR970012773A KR970012773A (ko) 1997-03-29
KR0172280B1 true KR0172280B1 (ko) 1999-03-30

Family

ID=19423618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025227A KR0172280B1 (ko) 1995-08-17 1995-08-17 반도체 소자의 센싱회로

Country Status (1)

Country Link
KR (1) KR0172280B1 (ko)

Also Published As

Publication number Publication date
KR970012773A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US6888751B2 (en) Nonvolatile semiconductor memory device
US5917753A (en) Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells
US6031760A (en) Semiconductor memory device and method of programming the same
US6525960B2 (en) Nonvolatile semiconductor memory device including correction of erratic memory cell data
US5748536A (en) Data read circuit for a nonvolatile semiconductor memory
USRE44350E1 (en) Nonvolatile semiconductor memory including multi-threshold voltage memory cells including voltage ranges indicating either an erase state or a two or more program state
US6768682B2 (en) Nonvolatile semiconductor memory and method for controlling programming voltage of nonvolatile semiconductor memory
US6137725A (en) Row decoding circuit for a semiconductor non-volatile electrically programmable memory and corresponding method
JP2007128644A (ja) プログラム及び消去検証機能を有する非揮発性半導体メモリ装置
KR950014822B1 (ko) 블럭 소거 기능을 갖는 비휘발성 반도체 메모리 장치
US7164602B2 (en) Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure
WO2001033571A1 (en) Flash memory wordline tracking across whole chip
JP2000048579A (ja) メモリデバイス
US6487116B2 (en) Precision programming of nonvolatile memory cells
JPH10326495A (ja) 不揮発性半導体記憶装置
JP3342878B2 (ja) 不揮発性半導体記憶装置
JP2970750B2 (ja) 不揮発性半導体記憶装置
KR0172280B1 (ko) 반도체 소자의 센싱회로
US6418055B1 (en) One-chip microcomputer
US5854766A (en) Non-volatile semiconductor memory device with diagnostic potential generator for individually checking whether memory cells are over-erased
US6208558B1 (en) Acceleration circuit for fast programming and fast chip erase of non-volatile memory
KR940005695B1 (ko) 불휘발성 기억소자의 로우 디코더 회로
KR101035580B1 (ko) 플래시 메모리 장치의 기준 셀 트리밍 방법
KR19990077801A (ko) 불휘발성 반도체 기억 장치
JPH06309883A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee