KR0171987B1 - 반도체 소자의 게이트 전극 형성방법 - Google Patents

반도체 소자의 게이트 전극 형성방법 Download PDF

Info

Publication number
KR0171987B1
KR0171987B1 KR1019950054623A KR19950054623A KR0171987B1 KR 0171987 B1 KR0171987 B1 KR 0171987B1 KR 1019950054623 A KR1019950054623 A KR 1019950054623A KR 19950054623 A KR19950054623 A KR 19950054623A KR 0171987 B1 KR0171987 B1 KR 0171987B1
Authority
KR
South Korea
Prior art keywords
oxide film
thermal oxide
gate electrode
silicon substrate
etching
Prior art date
Application number
KR1019950054623A
Other languages
English (en)
Other versions
KR970053034A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950054623A priority Critical patent/KR0171987B1/ko
Publication of KR970053034A publication Critical patent/KR970053034A/ko
Application granted granted Critical
Publication of KR0171987B1 publication Critical patent/KR0171987B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 원은 반도체 소자의 게이트 전극 형성방법을 개시한다. 개시된 본원은 실리콘 기판상에 후막의 열산화막을 형성하고, 소정 부분 식각하여 열산화막 패턴을 형성한다음, 이를 이용하여 실리콘 기판을 고정 깊이만큼 식각하여 요홈을 형성한다. 그리고, 상기 열산화막 패턴을 제거하고, 실리콘 기판상에 게이트 산화막을 형성한다음, 게이트 산화막 상부에 도핑된 폴리실리콘층을 형성한다. 이어서, 도핑된 폴리실리콘층을 요홈의 측벽부에만 존재하도록 식각하고, 이 도핑된 폴리실리콘층을 감싸안도록 전이금속층을 형성하여 게이트 전극을 형성한다.

Description

반도체 소자의 게이트 전극 형성방법
제1도는 종래의 방법에 따라 형성된 반도체 소자의 게이트 전극을 나타낸 단면도.
제2도는 (a)내지 (d)는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 공정 순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 열산화막
13 : 요홈 14 : 게이트 산화막
15 : 폴리실리콘 16 : 전이 금속막
17 : 열산화막
본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로, 보다 구체적으로는 게이트 전극의 전도 특성을 증대시킬 수 있는 반도체 소자의 게이트 전극 형성방법에 관한 것이다.
일반적인 반도체 소자의 구성은, 실리콘 기판상에 박막의 게이트 산화막을 형성하고, 그 상부에 도핑된 폴리실리콘층을 형성한다음, 소정 크기로 식각하여, 소자의 게이트 전극을 형성하였다. 그러나, 이렇게 형성된 게이트 전극은 미세 배선폭을 요구하는 현재의 고집적 대용량 반도체 소자에는 이용되기 어려워 종래에는 제1도에 도시된 바와 같은 구조의 게이트 전극이 제안되었다.
이에 대하여 좀더 구체적을 살펴보면, 도시된 바와 같이, 실리콘 기판(1)을 식각 공정에 의하여 소정 깊이의 요홈(1A) 즉, 게이트 전극의 예정 영역을 식각하여 홈을 형성하고, 실리콘 기판 상부에 50 내지 200Å 두께로 게이트 산화막(2)을 형성한다. 그런다음, 상기 게이트 산화막(2) 상부에 게이트 전극용 폴리실리콘(3)을 소정 두께로 형성하고, 그 상부에 전이 금속층(4)을 형성한다음, 상기 전이 금속층 상부에 상기 요홈의 폭보다 큰 마스크 패턴을 형성하고 그의 형태로 식각하여 게이트 전극을 형성한다.
그러나, 상기의 방법에 따라 형성된 종래의 게이트 전극은, 게이트 전극의 전도성을 개선하기 위하여 도핑된 폴리실리콘층상에 전이 금속층을 증착하여도, 현재의 고집적 소자가 요구하는 게이트 전극의 전도 특성을 구비하기에는 다소 어려움이 존재하였다.
따라서, 본 발명은 반도체 소자의 게이트 전극의 전도 특성을 개선하여 소자의 질을 향상시킬 수 있는 반도체 소자의 게이트 전극 형성방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 실리콘 기판상에 후막의 열산화막을 형성하는 단계; 상기 열산화막을 소정 부분 식각하여 열산화막 패턴을 형성하는 단계; 상기 열산화막 패턴에 의하여 실리콘 기판을 소정 깊이만큼 식각하여 요홈을 형성하는 단계; 상기 열산화막 패턴을 제거하는 단계; 상기 요홈을 구비한 실리콘 기판상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 도핑된 폴리실리콘층을 형성하는 단계; 상기 도핑된 폴리실리콘층을 요홈의 측벽부에만 존재하도록 식각하는 단계; 상기 식각이 이루어진 도핑된 폴리실리콘층을 감싸안도록 전이 금속층을 형성하여 게이트 전극을 형성하는 단계를 포함한다.
상기 열산화막의 두께는 1000 내지 3000Å이고, 상기 요홈을 형성하는 단계에서, 실리콘 기판이 식각되는 깊이는 1000 내지 5000Å인 것을 특징으로 한다.
또한, 상기 열산화막 패턴은 HF를 포함한 화학 용액으로 식각하고, 상기 요홈을 형성하기 위한 식각시, 플라즈마 식각에 의하여 요홈의 측벽부가 20 내지 40°정도 경사가 지도록 식각하는 것을 특징으로 한다.
그리고, 본 발명의 상기 폴리실리콘층은 면저항이 20 내지 40Ω/정도만큼 도핑하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.
첨부한 도면 제2도(a)내지 (d)는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 공정 순서도이다.
먼저, 제2도(a)에 도시된 바와 같이, 실리콘 기판(11)상에 공지된 열산화막 형성방법에 따라 1000 내지 3000Å 두께의 제1 열산화막(12)를 형성한다음, 사진 식각 방식에 따라 요홈 예정 영역이 노출되도록 마스크 패턴(도시되지 않음)을 형성하고, 그 마스크 패턴의 형태로 상기 제1열산화막(12)를 식각한다. 그런다음, 상기 식각이 이루어진 제1열산화막(12)을 식각 마스크로 하여 실리콘 기판(11)을 소정 깊이 약 1000 내지 5000Å로 식각하여 요홈(13)을 형성한다. 이때, 상기 실리콘 기판의 식각은 일반적인 플라즈마 식각가스에 의하여 식각하고, 이 식각방법에 의하여 식각하면, 요홈의 측벽부가 20 내지 40°정도 경사를 갖게 된다. 그리고, 상기 요홈의 식각시, 직접 마스크 패턴에 의하여 기판을 식각하지 않고, 후막의 열산화막을 마스크로 하여 식각하는 것은 기판에 가해지는 스트레스를 최소화하기 위함이다.
그런다음, 제2도(b)에 도시된 바와 같이, 실리콘 기판(11) 상부에 존재하는 제1열산화막(12)을 HF를 포함한 화학 용액으로 제거한 다음, 노출된 기판 표면에 50 내지 150Å정도의 게이트 산화막(14)을 형성한다.
이어서, 게이트 산화막(14) 상부에 불순물이 도핑되어 면저항이 20 내지 40Ω/정도인 도핑된 폴리실리콘층(15)을 1000 내지 2000Å 정도 증착한다.
그런다음, 제2도(c)에 도시된 바와 같이, 상기 도핑이 이루어진 폴리실리콘막(15) 상부에 게이트 전극의 형태를 한정하기 위한 마스크 패턴(도시되지 않음)을 형성하고, 이의 형태로 식각하여 게이트 산화막(14)의 일부를 노출시킨다. 이때 식각이 이루어진 폴리실리콘층은 상기 요홈(13)의 내측벽에 존재하도록 식각함이 바람직하다.
그리고, 제2도(d)에 도시된 바와 같이, 전체 구조 상부에 전이금속막(16)을 약 2000 내지 4000Å정도 형성하고, 상기 전이 금속막은 하부의 폴리실리콘을 감싸안도록 식각하여 예를들어, 상기 요홈부위 하단 및 기판 상면이 노출되도록 마스크 패턴을 형성하여 이의 형태로 식각하므로써 게이트 전극을 형성한다.
이어서, 상기 결과물이 형성된 웨이퍼를 수증기가 약 3 내지 8% 함유된 수소분위기 하에서, 900 내지 1000℃ 정도의 온도로 10 내지 60분 동안 열성장하여 상기 소오스, 드레인 영역을 보호하기 위한 열산화막 및 게이트 전극간에 소정 크기의 열산화막(17)을 300 내지 800Å정도 형성한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 반도체 기판상에 돌출부를 형성하여 게이트 전극을 구성하기 위한 폴리실리콘 패턴을 형성하고, 전도 특성을 개선하기 위하여 폴리실리콘 패턴을 감싸안도록 전이 금속층을 형성하므로써, 전도 특성이 우수한 게이트 전극을 형성할 수 있다.

Claims (6)

  1. 실리콘 기판상에 후막의 열산화막을 형성하는 단계; 상기 열산화막을 소정 부분 식각하여 열산화막 패턴을 형성하는 단계; 상기 열산화막 패턴에 의하여 실리콘 기판을 소정 깊이만큼 식각하여 요홈을 형성하는 단계; 상기 열산화막 패턴을 제거하는 단계; 상기 요홈을 구비한 실리콘 기판상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 도핑된 폴리실리콘층을 형성하는 단계; 상기 도핑된 폴리실리콘층을 요홈의 측벽부에만 존재하도록 식각하는 단계; 상기 식각이 이루어진 도핑된 폴리실리콘층을 감싸안도록 전이금속층을 형성하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  2. 제1항에 있어서, 상기 열산화막의 두께는 1000 내지 3000Å인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 요홈을 형성하는 단계에서, 실리콘 기판이 식각되는 깊이는 1000 내지 5000Å인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 열산화막 패턴은 HF를 포함한 화학 용액으로 식각하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  5. 제1항에 있어서, 상기 요홈을 형성하기 위한 식각시, 플라즈마 식각에 의하여 요홈의 측벽부가 20 내지 40°정도 경사가 지도록 식각하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
  6. 제1항에 있어서, 상기 폴리실리콘층은 면저항이 20 내지 40Ω/정도만큼 도핑하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
KR1019950054623A 1995-12-22 1995-12-22 반도체 소자의 게이트 전극 형성방법 KR0171987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054623A KR0171987B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 게이트 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054623A KR0171987B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 게이트 전극 형성방법

Publications (2)

Publication Number Publication Date
KR970053034A KR970053034A (ko) 1997-07-29
KR0171987B1 true KR0171987B1 (ko) 1999-03-30

Family

ID=19443195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054623A KR0171987B1 (ko) 1995-12-22 1995-12-22 반도체 소자의 게이트 전극 형성방법

Country Status (1)

Country Link
KR (1) KR0171987B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101942028B1 (ko) 2011-09-22 2019-01-25 삼성전자 주식회사 Ｌｅｄ 조명 장치

Also Published As

Publication number Publication date
KR970053034A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US4358340A (en) Submicron patterning without using submicron lithographic technique
EP0036573A2 (en) Method for making a polysilicon conductor structure
JPS598346A (ja) 完全に誘電体分離された集積回路の製造方法
JPH06232061A (ja) 単結晶領域を選択エピタキシにより形成する方法
US4191603A (en) Making semiconductor structure with improved phosphosilicate glass isolation
EP0293134B1 (en) Method of fabricating trench cell capacitors on a semiconductor substrate
JP2000068516A (ja) 半導体装置とその製造方法
JPS60201666A (ja) 半導体装置
US4373255A (en) Method of making oxide passivated mesa epitaxial diodes with integral plated heat sink
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
KR20010014111A (ko) 측부가 유전적으로 절연된 반도체 디바이스를 형성하는방법 및 이 방법에 의해 제조된 모스 반도체 디바이스
US4551906A (en) Method for making self-aligned lateral bipolar transistors
US4268537A (en) Method for manufacturing a self-aligned contact in a grooved semiconductor surface
KR0171987B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2560376B2 (ja) Ｍｏｓトランジスタの製造方法
JP3022714B2 (ja) 半導体装置およびその製造方法
JPH06112152A (ja) 半導体デバイスの接触部形成方法
US6100140A (en) Manufacturing method of semiconductor device
JPS6217861B2 (ko)
JPS5812732B2 (ja) 半導体装置の製法
KR930006144B1 (ko) 반도체 장치 및 방법
KR0171988B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100190194B1 (ko) 반도체 소자의 제조방법
KR100220248B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100252850B1 (ko) 반도체 소자의 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee