KR0171954B1 - 데이타 버스 구동 회로 - Google Patents

데이타 버스 구동 회로 Download PDF

Info

Publication number
KR0171954B1
KR0171954B1 KR1019950018876A KR19950018876A KR0171954B1 KR 0171954 B1 KR0171954 B1 KR 0171954B1 KR 1019950018876 A KR1019950018876 A KR 1019950018876A KR 19950018876 A KR19950018876 A KR 19950018876A KR 0171954 B1 KR0171954 B1 KR 0171954B1
Authority
KR
South Korea
Prior art keywords
data bus
supply voltage
power supply
signal
data
Prior art date
Application number
KR1019950018876A
Other languages
English (en)
Other versions
KR970003227A (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950018876A priority Critical patent/KR0171954B1/ko
Priority to US08/670,840 priority patent/US5742185A/en
Priority to GB9930407A priority patent/GB2341962B/en
Priority to GB9613731A priority patent/GB2302973B/en
Publication of KR970003227A publication Critical patent/KR970003227A/ko
Application granted granted Critical
Publication of KR0171954B1 publication Critical patent/KR0171954B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명의 데이터 버스 구동회로는 라이트 동작 이후에 데이터 버스를 1/2 Vcc로 프리차지함으로 메모리장치의 동작 속도를 향상하며, 아울러 전력소모를 감소하는 이점을 제공한다. 이를 위하여, 상기 데이터 버스 구동회로는 외부로부터의 모드 구동신호에 따라 제1전원전압을 한쌍의 데이터버스쪽으로 절환하기 위한 제1절환회로와, 외부로부터의 모드 구동신호에 따라 제2전원전압을 상기 한 쌍의 데이터버스 쪽으로 절환하기 위한 제2절환회로와, 외부로부터의 제어신호에 따라 상기 모드 구동신호를 상기 제1절환회로 또는 제2절환회로쪽으로 선택적으로 공급하는 디멀티 플렉서를 구비한다.

Description

데이터 버스 구동회로
제1도는 종래의 데이터 버스 구동회로의 회로도.
제2도는 본 발명의 실시예에 따른 데이터 버스 구동회로의 회로도.
제3도는 제2도의 일부분에 관련된 신호의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제어부 20 : 리드프리차지부
30 : 라이트프리차지부 40 : 클램프부
50 : 데이터버스센스앰프 60 : 라이트드라이브부
70 : 비트라인센스앰프어레이
본 발명은 반도체 메모리 장치에 있어서 데이터버스 구동회로에 관한 것으로, 특히 라이트동작 이후에 데이터버스를 1/2 Vcc로 프리차지함으로써 장치의 속도를 향상시키는 동시에 전력소모를 감소한 데이터버스 구동회로에 관한 것이다.
제1도는 통상의 데이터버스 구동회로를 도시한 회로도로서, 비트라인센스앰프를 포함한 비트라인센스앰프어레이(50)와, 리드동작시 상기 비트라인센스앰프어레이(50)로 부터의 신호를 감지 및 증폭하여 데이터 출력버퍼(도시하지 않음)쪽으로 공급하는 데이터 버스센스앰프(30)와, 상기 비트라인센스앰프어레이(50)로 부터의 데이터를 데이터버스센스앰프(30)쪽으로 전송하는 진위의 데이터버스(db)와, 상기 비트라인센스앰프어레이(50)로 부터의 데이터를 데이터버스센스앰프(30)쪽으로 전송하는 보수의 데이터버스(dbb)를 구비한다.
또, 상기 제1도의 데이터버스구동회로는, 리드동작의 경우에는 전원전압(Vcc)을 상기 진위의 데이터버스 및 보수의 데이터버스(db,dbb)쪽으로 공급하고, 라이트동작에서는 외부로부터의 데이터를 상기 데이터라인(db,dbb)에 전달할 수 있는 라이트 드라이브부(40)를 구비한다. 상기 데이터버스센스앰프(30), 비트라인센스앰프(51) 및 라이트드라이브부(40)는 통상의 회로로서, 상세한 구성 및 동작 설명은 생략한다.
또, 상기 데이터버스 구동회로는 외부로부터의 리드 또는 라이트 동작을 선택하는 제어신호에 따라 전원전압(Vcc)을 상기 진위의 데이터버스 및 보수의 데이터버스(db,dbb)쪽으로 공급하는 클램프회로(20)와, 한 사이클의 리드 혹은 라이트의 정상동작 후 상기 데이터라인(db,dbb)을 전원전압(Vcc)으로 프리차지하여 초기화하는 프리차지부(10)를 추가로 구비한다.
상기 클램프부(20)는 외부로부터의 리드 또는 라이트 제어신호를 입력하는 제어라인(21)과, 전원전압(Vcc) 및 진위의 데이터라인(db)에 접속되고, 상기 제어라인(21)으로부터의 신호를 자신의 게이트쪽으로 입력하는 피모스트랜지스터(Q3)와, 전원전압(Vcc) 및 보수의 데이터라인(dbb)에 접속된 피모스 트랜지스터(Q4)를 구비한다.
상기 클램프부(20)는 리드동작에서 상기 진위의 데이터버스 및 보수의 데이터버스를 상기 전원전압(Vcc)으로 제한하여 상기 데이터버스(db,dbb)상의 전위 변화폭을 좁게하여 리드동작을 빠르게 수행한다. 또, 리드동작 후 대기상태에서도 상기 전원전압(Vcc)을 상기 진위의 데이터버스 및 보수의 데이터버스쪽으로 공급하여 빠른 속도로 초기화한다.
상기 프리차지부(10)는 외부로 부터의 제어신호를 입력하는 제어라인(11)과, 상기 제어라인(11)상의 신호를 반전하는 인버터(12)와, 전원전압(Vcc) 및 진위의 데이터버스(db)에 접속되고, 상기 인버터(12)로 부터의 신호를 자신의 게이트쪽으로 입력하는 피모스트랜지스터(Q1)와, 전원전압(Vcc) 및 보수의 데이터버스(dbb)에 접속되고, 상기 인버터(12)로 부터의 신호를 자신의 게이트쪽으로 입력하는 피모스트랜지스터(Q2)를 포함한다.
상기 프리차지부(10)는 한 사이클의 리드 혹은 라이트의 정상동작 전후에 외부로부터 하이레벨의 제어신호에 의해 상기 데이터버스(db,dbb)상에 전원 전압(Vcc)을 프리차지함으로써, 리드 혹은 라이트동작의 속도를 향상한다.
그러나, 상기 데이터버스구동회로는 전력소모가 큰 단점이 있다. 이는, 라이트동작시는 데이터버스상의 전위가 전원전압(Vcc) 또는 접지전압(Vss)으로 변하는데, 접지전위상태인 데이터버스가 라이트동작 이후에 전원전압(Vcc)으로 프리차지됨으로 Vcc×Cb 만큼의 전력이 소모되기 때문이다. (여기서, 상기 Cb는 데이터 버스의 충전용량이다.)
또, 상기 데이터버스구동회로는 라이트 동작시 Vcc로 프리차지되어 있던 상기 데이터버스(db,dbb)가 접지전압(Vss)로 변환할 경우에 속도가 느려지는 문제점이 있으며, 상기 라이트 동작 후 상기 프리차지부는 데이터버스를 다시 Vcc로 충전해야함으로 속도가 느려지는 또 다른 문제점이 있다.
따라서, 본 발명의 목적은 동작속도를 향상시키는 동시에 전력소모를 감소한 데이터버스 구동회로를 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명의 데이터버스구동회로는 외부로부터의 모드구동신호에 따라 제1전원전압을 한쌍의 데이터버스쪽으로 절환하는 제1절환회로와, 외부로부터의 모드 구동신호에 따라 제2전원전압을 상기 한쌍의 데이터버스쪽으로 절환하는 제2절환회로와, 외부로부터의 제어신호에 따라 상기 모드구동신호를 상기 제1절환회로 또는 제2절환회로쪽으로 선택적으로 공급하는 디멀티플렉서를 구비한다.
이하, 본 발명에 관련된 도면을 참조하여 상세히 설명하기로 하자. 제2도는 본 발명의 데이터라인구동회로를 도시한 회로도로서, 외부로부터의 리드 또는 라이트 선택신호를 입력하는 제어라인(11)과, 다수개의 비트라인 센스앰프를 포함한 비트라인 센스앰프어레이(70)와, 리드동작시 상기 비트라인센스앰프어레이(70)로 부터의 신호를 감지 및 증폭하여 데이터출력버퍼(도시하지 않음) 쪽으로 공급하는 데이터버스센스앰프(50)와, 상기 비트라인센스앰프어레이(70)로 부터의 데이터를 데이터버스센스앰프(50)쪽으로 전송하는 데이터버스(db,dbb)를 포함한다. 또, 상기 데이터버스구동회로는 리드동작의 경우에는 전원전압(Vcc)을 상기 진위의 데이터버스 및 보수의 데이터버스(db,dbb)쪽으로 공급하고, 라이트동작에서는 외부로 부터의 데이터를 상기 데이터버스(db,dbb)에 공급하는 라이트드라이브부(60)와, 상기 제어라인(11)상의 신호에 따라 상기 데이터버스(db,dbb)상의 전위변화를 좁은폭으로 제한하여 리드동작을 빠르게 하는 클램프부(40)를 구비한다.
상기 데이터버스센스앰프(50), 비트라인센스앰프(60) 및 라이트드라이브부(70)는 통상의 회로로서, 상세한 설명은 생략한다.
상기 클램프부(40)는 상기 제어라인(11)상의 신호를 반전하는 인버터(41)와, 전원전압(Vcc) 및 진위의 데이터라안(db)에 접속되고, 상기 인버터(41)로부터의 신호를 자신의 게이트쪽으로 입력받는 피모스트랜지스터(Q7)와, 전원전압(Vcc) 및 보수의 데이터라인(dbb)에 접속되고, 상기 인버터(41)로부터의 신호를 자신의 게이트쪽으로 입력받는 피모스트랜지스터(Q8)를 구비한다.
상기 클램프부(40)는 통상의 클램프 회로로서, 상세한 설명은 생략한다.
또, 한 사이클의 리드동작 이후 상기 데이터라인(db,dbb)을 전원전압(Vcc)으로 프리차지하는 리드프리차지부(20)와, 한 사이클의 라이트동작 이후 상기 데이터라인(db,dbb)을 1/2 전원전압(Vcc)으로 프리차지하는 라이트프리차지부(30)와, 상기 리드프리차지부(20) 및 라이트 프리차지부(30)를 제어하는 제어부(10)를 추가로 구비한다.
상기 제어부(10)는 리드동작시는 하이레벨이며 다음 라이트신호가 입력될 때까지 하이레벨을 유지하고, 라이트 동작시는 로우레벨을 유지하며, 다음 리드신호가 입력될 때까지 로우상태를 유지하는 제어신호를 입력하는 제어라인(11)과, 리드 혹은 라이트동작 이후에 프리차지명령신호를 입력하는 입력라인(12)과, 상기 제어라인(11) 및 입력라인(12)으로 부터의 신호를 NAND 조합하는 NAND 게이트(13)와, 상기 입력라인(12)에 접속된 인버터(14)와, 상기 제어라인(11) 및 상기 인버터(14)로부터의 신호를 NOR 조합하는 NOR 게이트(15)를 구비한다.
상기 리드프리차지부(20)는 전원전압(Vcc) 및 진위의 데이터라인(db)에 접속되며, 상기 NAND 게이트(13)로부터의 신호를 자신의 게이트쪽으로 입력받는 피모스트랜지스터(Q1)와, 상기 전원전압(Vcc) 및 보수의 데이터라인(dbb)에 접속되며, 상기 NOR 게이트(15)로부터의 신호를 자신의 게이트쪽으로 입력 받는 피모스트랜지스터(Q2)와, 상기 진위의 데이터버스(db) 및 보수의 데이터버스(dbb)에 접속되며, 상기 NAND게이트(13)로부터의 신호를 자신의 게이트쪽으로 입력받는 피모스트랜지스터(Q3)를 포함한다.
상기 라이트프리차지부(30)는 1/2 전원전압 라인(31) 및 진위의 데이터라인(db)에 접속되며, 상기 NOR 게이트(15)로 부터의 신호를 자신의 게이트쪽으로 입력받는 엔모스트랜지스터(Q5)와, 상기 1/2 전원전압 라인(31) 및 보수의 데이터라인(dbb)에 접속되며, 상기 NOR 게이트(15)로부터의 신호를 자신의 게이트쪽으로 입력받는 엔모스트랜지스터(Q6)와, 상기 진위의 데이터라인(db) 및 보수의 데이터라인(dbb)에 접속되며, 상기 NOR 게이트(15)로부터의 신호를 자신의 게이트쪽으로 입력받는 엔모스트랜지스터(Q4)를 포함한다.
제3도는 상기 제2도의 데이터라인(db,dbb)상의 신호를 도시한 타이밍도이다. 제3도를 참조하여 상기 제2도를 설명하기로 하자.
리드동작 후 라이트 동작이 수행되는 사이의 대기상태(예, A구간)에서는, 상기 입력라인(12)상에 하이레벨의 프리차지명령신호가 인가되고, 상기 제어라인(11)상에는 라이트 신호가 인가되기 전까지의 하이레벨의 리드인에이블신호가 유지됨으로, 상기 NAND게이트(13)에 의하여 상기 피모스트랜지스터(Q1),(Q2) 및 (Q3)는 턴-온하여 상기 데이터버스(db,dbb)를 전원전압(Vcc)으로 프리차지 한다.
또, 상기 클램프회로(40)에 의하여 상기 진위의 데이터버스 및 보수의 데이터버스(db,dbb)를 빠른 속도로 클램프된다.
라이트동작 후 라이트 동작이 수행되는 사이의 대기상태(B구간)에서는, 상기 입력라인(12)상에 하이레벨의 프리차지명령신호가 인가되고, 상기 제어라인(11)상에 리드 신호가 인가되기전까지 로우레벨의 라이트인에이블신호가 유지됨으로, 상기 NOR게이트(15)에 의하여 상기 피모스트랜지스터(Q4),(Q5) 및 (Q6)는 턴-온하여 상기 데이터버스(db,dbb)를 1/2 전원전압(1/2 Vcc)으로 프리차지한다.
따라서, 상기 라이트동작 후 라이트동작(C구간)이 수행된다면 1/2 Vcc로 프리차지된 상기 데이터라인(db,dbb)이 전원전압(Vcc) 또는 접지전압(Vss)으로 변환함으로 동작속도를 빠르게 한다.
또, 상기 라이트동작 후 리드동작(D구간)이 수행된다면 1/2Vcc로 프리차지된 상기 데이터라인(db,dbb)이 전원전압(Vcc)으로 변환됨으로, 동작속도를 빠르게 한다.
상술한 바와 같인 본 발명의 데이터버스 구동회로는 라이트 동작 이후에 데이터 버스를 1/2Vcc로 프리차지함으로써, 라이트동작의 동작속도를 향상하며, 아울러 메모리 장치의 전력소모를 감소하는 이점을 제공한다.

Claims (3)

  1. 외부로부터의 모드 구동신호에 따라 제1전원전압을 한 쌍의 데이터버스쪽으로 절환하기 위한 제1절환수단과, 외부로부터의 모드구동신호에 따라 제2전원전압을 상기 한쌍의 데이터버스쪽으로 절환하기 위한 제2절환수단과, 외부로부터의 제어신호에 따라 상기 모드구동신호를 상기 제1절환수단 또는 제2절환수단쪽으로 선택적으로 공급하는 디멀티플렉서를 구비한 것을 특징으로 하는 데이터버스 구동회로.
  2. 제1항에 있어서, 상기 제1전원전압이 Vcc이거나 그라운드인 것을 특징으로 하는 데이터 버스 구동회로.
  3. 제1항에 있어서, 상기 제2전원전압이 1/2 Vcc인 것을 특징으로 하는 데이터 버스 구동회로.
KR1019950018876A 1995-06-30 1995-06-30 데이타 버스 구동 회로 KR0171954B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950018876A KR0171954B1 (ko) 1995-06-30 1995-06-30 데이타 버스 구동 회로
US08/670,840 US5742185A (en) 1995-06-30 1996-06-28 Data bus drive circuit for semiconductor memory device
GB9930407A GB2341962B (en) 1995-06-30 1996-07-01 Data bus drive circuit for semiconductor memory device
GB9613731A GB2302973B (en) 1995-06-30 1996-07-01 Data bus drive circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018876A KR0171954B1 (ko) 1995-06-30 1995-06-30 데이타 버스 구동 회로

Publications (2)

Publication Number Publication Date
KR970003227A KR970003227A (ko) 1997-01-28
KR0171954B1 true KR0171954B1 (ko) 1999-03-30

Family

ID=19419303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018876A KR0171954B1 (ko) 1995-06-30 1995-06-30 데이타 버스 구동 회로

Country Status (3)

Country Link
US (1) US5742185A (ko)
KR (1) KR0171954B1 (ko)
GB (1) GB2302973B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061276A (en) * 1997-02-07 2000-05-09 Fujitsu Limited Semiconductor memory device and a semiconductor integrated circuit
JP3244048B2 (ja) * 1998-05-19 2002-01-07 日本電気株式会社 半導体記憶装置
DE19844479C1 (de) 1998-09-28 2000-04-13 Siemens Ag Integrierter Speicher mit einem differentiellen Leseverstärker
JP2000231791A (ja) 1998-12-10 2000-08-22 Fujitsu Ltd 半導体記憶装置及びデータバスのリセット方法
KR100365737B1 (ko) * 1998-12-24 2003-02-19 주식회사 하이닉스반도체 안정적인신호전달을위한보조구동회로를갖는반도체소자
KR20010076636A (ko) * 2000-01-27 2001-08-16 윤종용 반도체 메모리 장치에 적합한 데이터 버스 구동회로
KR100334574B1 (ko) * 2000-01-31 2002-05-03 윤종용 풀-페이지 모드를 갖는 버스트-타입의 반도체 메모리 장치
DE10146185B4 (de) * 2001-09-19 2006-11-02 Infineon Technologies Ag Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher
US7818135B2 (en) * 2008-05-30 2010-10-19 Agere Systems Inc. Optimum timing of write and read clock paths

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584672A (en) * 1984-02-22 1986-04-22 Intel Corporation CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge
JPS61158095A (ja) * 1984-12-28 1986-07-17 Toshiba Corp ダイナミツク型メモリのビツト線プリチヤ−ジ回路
JPS62165785A (ja) * 1986-01-17 1987-07-22 Mitsubishi Electric Corp 半導体記憶装置
FR2603414B1 (fr) * 1986-08-29 1988-10-28 Bull Sa Amplificateur de lecture
KR960009249B1 (ko) * 1987-04-24 1996-07-16 미다 가쓰시게 반도체 메모리
JPH0762955B2 (ja) * 1989-05-15 1995-07-05 株式会社東芝 ダイナミック型ランダムアクセスメモリ
GB9007787D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High-speed,small-swing datapath for dram
US5267197A (en) * 1990-12-13 1993-11-30 Sgs-Thomson Microelectronics, Inc. Read/write memory having an improved write driver
EP0837562B1 (en) * 1991-12-17 2001-07-04 STMicroelectronics, Inc. A precharging output driver circuit
US5257226A (en) * 1991-12-17 1993-10-26 Sgs-Thomson Microelectronics, Inc. Integrated circuit with self-biased differential data lines
EP0547892B1 (en) * 1991-12-17 1998-10-28 STMicroelectronics, Inc. An integrated circuit with self-biased differential data lines
JP3280704B2 (ja) * 1992-05-29 2002-05-13 株式会社東芝 半導体記憶装置
JPH0729373A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP3625881B2 (ja) * 1994-12-20 2005-03-02 株式会社ルネサステクノロジ バスシステム及びバスセンスアンプ

Also Published As

Publication number Publication date
GB9613731D0 (en) 1996-09-04
US5742185A (en) 1998-04-21
GB2302973A (en) 1997-02-05
GB2302973B (en) 2000-03-01
KR970003227A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5973972A (en) Precharge system for a semiconductor memory device
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US20060104119A1 (en) Local input/output line precharge circuit of semiconductor memory device
KR0171954B1 (ko) 데이타 버스 구동 회로
US5502681A (en) Column start signal generation circuit for memory device
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
US6813204B2 (en) Semiconductor memory device comprising circuit for precharging data line
JP2658768B2 (ja) ダイナミックｒａｍ
US5598371A (en) Data input/output sensing circuit of semiconductor memory device
KR100390944B1 (ko) 플래쉬 메모리 장치
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR100532971B1 (ko) 메모리 장치용 데이타 출력 장치
EP0458362B1 (en) Low power consumption precharge type programmable logic array (PLA)
KR100370952B1 (ko) 메모리 셀의 센스앰프 회로
GB2341962A (en) Data bus drive circuit for semiconductor memory device
KR20000014491A (ko) 반도체메모리의 데이터 입출력회로
KR100772093B1 (ko) 반도체 메모리 장치
KR0155916B1 (ko) 반도체 메모리 장치
JPH10112183A (ja) 半導体記憶装置
KR20010005089A (ko) 고속동작의 반도체메모리장치
KR20000066730A (ko) 메모리의 워드라인 구동회로
KR100810062B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR100268439B1 (ko) 반도체메모리장치
KR0164821B1 (ko) 반도체 메모리 장치
KR100557571B1 (ko) 반도체 메모리 소자의 데이터 버스라인 프리차지 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 17