KR0171853B1 - The lowest voltage control circuit of electric signal - Google Patents

Abstract

본 발명은 전기신호의 최저전압 레벨을 제한하는 회로에 관한 것으로, 특히 소망하는 최저전압 레벨을 용이하게 조절할 수 있도록 한 최저전압 제한회로에 관한 것이다. 상기의 제한회로는, 신호전압원과, 상기 신호전압원을 출력하기 위한 부하저항을 가지는 전기신호의 최저전압 제한회로에 있어서, 전원전압과 접지전압의 사이에 접속되어 있으며 베이스로 입력되는 출력 제어신호의 입력에 대응하는 정전압을 출력하는 트랜지스터와, 상기 전원전압과 접지전압의 사이에 접속되어 상기 전원전압을 소정의 레벨로 분압하여 상기 트랜지스터의 베이스로 공급하는 출력 제어전압 발생회로 및 상기 트랜지스터의 출력노드로부터 상기 부하저항으로 일방향 접속된 다이오드를 포함하여 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for limiting the lowest voltage level of an electrical signal, and more particularly to a minimum voltage limiting circuit that enables easy adjustment of a desired minimum voltage level. The limiting circuit is a minimum voltage limiting circuit of an electric signal having a signal voltage source and a load resistance for outputting the signal voltage source, the output control signal being connected between the power supply voltage and the ground voltage and inputted to the base. A transistor for outputting a constant voltage corresponding to an input, an output control voltage generation circuit connected between the power supply voltage and the ground voltage and dividing the power supply voltage to a predetermined level to supply to the base of the transistor; and an output node of the transistor And a diode connected in one direction from the load resistor to the load resistor.

Description

전기신호의 최저전압 제한회로Voltage limit circuit for electrical signals

제1도는 종래의 기술에 의한 전기신호의 최저전압 제한회로의 구성도를 도시한 도면.1 is a diagram showing the configuration of a minimum voltage limit circuit of an electric signal according to the prior art.

제2도는 본 발명의 기술에 의한 전기신호의 최저전압 제한회로의 구성도를 도시한 도면.2 is a diagram showing the configuration of a minimum voltage limiting circuit of an electric signal according to the technique of the present invention.

제3도는 본 발명의 또 다른 실시예에 의한 전기신호의 최저전압 제한회로의 구성도를 도시한 도면.3 is a diagram showing the configuration of a minimum voltage limit circuit of an electrical signal according to another embodiment of the present invention.

본 발명은 전기신호의 최저전압 레벨을 제한하는 회로에 관한 것으로, 특히 소망하는 최저전압 레벨을 용이하게 조절할 수 있도록 한 최저전압 제한회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for limiting the lowest voltage level of an electrical signal, and more particularly to a minimum voltage limiting circuit that enables easy adjustment of a desired minimum voltage level.

전기·전자회로는 출력전압의 레벨을 소망하는 레벨로 조절하기 위한 회로를 통상적으로 가지게 된다. 특히, 출력노드로부터 출력되는 전압의 레벨이 소망하는 최저전압의 레벨보다 작지 않도록 제한할 필요가 있는 전기, 전자 기기 등에서는 클램프와 같은 회로를 이용하여 출력 레벨을 소망하는 전압의 레벨로 제한한다. 예를 들면, 입력되는 전압이 최소 보장전압보다 낮을 때 미리 설정되어 있는 최소보장 전압레벨의 신호로서 출력하는 것이 요구된다. 종래의 기술에 의한 전기신호의 최저전압 레벨 제한회로의 구성은 제1도와 같다.Electrical and electronic circuits usually have a circuit for adjusting the level of the output voltage to a desired level. In particular, in electrical and electronic devices and the like that need to restrict the level of the voltage output from the output node to be less than the desired minimum voltage level, the output level is limited to the desired voltage level using a circuit such as a clamp. For example, when the input voltage is lower than the minimum guaranteed voltage, it is required to output as a signal of the minimum guaranteed voltage level set in advance. The configuration of the minimum voltage level limit circuit of the electric signal according to the prior art is shown in FIG.

제1도는 종래의 기술에 의한 전기신호의 최저전압 제한회로의 구성도를 도시한 도면으로서, 이는 신호전압원 V_S에 접속되어 전류를 제한하는 저항 Rs와, 상기 저항 Rs와 접지 사이에 접속되어진 출력(부하)저항 RL과, 소정 레벨의 전원전압 Vcc와 접지 사이에 접속되어 일정한 레벨의 정전압전원을 발생하는 정전압 발생회로와, 상기 정전압 발생회로의 출력노드로부터 상기 저항 Rs 및 부하 저항 RL의 사이로 일방향 접속된 다이오드 D로 구성되어 있다.1 is a diagram showing a configuration of a minimum voltage limiting circuit of an electric signal according to the prior art, which is a resistor Rs connected to a signal voltage source V _S to limit a current, and an output connected between the resistor Rs and ground. (Load) A constant voltage generator circuit connected between a resistor RL, a power supply voltage Vcc of a predetermined level, and a ground to generate a constant voltage power supply of a constant level, and a direction between the resistor Rs and the load resistor RL from an output node of the constant voltage generator circuit. It consists of the diode D connected.

상기에서, 정전압 발생회로의 구성은 전원전압 Vcc와 접지 사이에 접속된 저항 R2 및 제너다이오드 Dz로 구성된다. 이때, 상기 제너다이오드(zener diode) Dz은 미리 설정된 크기 이상의 역방향 전류가 흐를 때 발생하는 제너전압 Vz를 가지고 있으며, 이는 생산자의 의도에 의해 결정된다.In the above, the configuration of the constant voltage generation circuit is composed of a resistor R2 and a zener diode Dz connected between the power supply voltage Vcc and ground. At this time, the zener diode Dz has a zener voltage Vz generated when a reverse current of a predetermined magnitude or more flows, which is determined by the producer's intention.

우선, 제1도를 참조하여 종래의 기술에 의한 최저전압 제한회로의 동작을 상세히 설명한다. 제너다이오드 Dz에 역방향 전류가 흐를 때 생기는 제너전압을 Vz라 하고, 제한하고자 하는 신호전압원을 V_S라 한다. 또한, 편의상 RsRL로 가정하고, 다이오드 D에 걸리는 순방향전압은 0.6V라고 가정한다.First, the operation of the lowest voltage limiting circuit according to the prior art will be described in detail with reference to FIG. The zener voltage generated when the reverse current flows through the zener diode Dz is called Vz, and the signal voltage source to be limited is called V _S. In addition, it is assumed for convenience that RsRL, and the forward voltage across the diode D is assumed to be 0.6V.

상기 제1도와 같이 구성된 회로의 출력전압 VL은 외부로부터 입력되는 신호전압원 V_S의 크기와 제너전압 Vz 즉, 정전압의 크기에 따라 다음과 같이 결정되어 출력된다.The output voltage VL of the circuit configured as shown in FIG. 1 is determined and output as follows according to the magnitude of the signal voltage source V _S input from the outside and the zener voltage Vz, that is, the magnitude of the constant voltage.

첫 번째로, 상기 신호전압원 V_S가 상기 정전압 Vz에서 상기 다이오드 D의 순방향 전압강하 0.6볼트가 빠진 전압 (Vz-0.6V)의 레벨보다 더 클 때에는 다이오드 D가 오프된다. 따라서, V_L V_S이 된다. 두 번째로, 신호전압원 V_S의 크기가 상기 정전압 Vz에서 상기 다이오드 D의 순방향 전압 강하 0.6볼트가 빠진 전압(Vz-0.6V)의 레벨보다 더 클 때에는 상기 다이오드 D가 턴온 상태를 갖는다. 상기 다이오드 D가 턴온 상태를 갖게 되면 출력전압 VL은 Vz-0.6볼트의 레벨로 제한된다. 따라서, 상기 제1도와 같은 구성을 갖는 종래의 회로는 첫번째 및 두 번째의 설명에서 기재한 바와 같이 최저 출력전압 VL=Vz-0.6(V)의 레벨로 제한된다.First, the diode D is turned off when the signal voltage source V _S is greater than the level of the voltage (Vz-0.6V) in which the forward voltage drop 0.6 volt of the diode D is omitted at the constant voltage Vz. Thus, V _L Becomes V _S. Secondly, when the magnitude of the signal voltage source V _S is greater than the level of the voltage (Vz-0.6V) in which the forward voltage drop 0.6 volt of the diode D is omitted at the constant voltage Vz, the diode D is turned on. When the diode D is turned on, the output voltage VL is limited to the level of Vz-0.6 volts. Therefore, the conventional circuit having the configuration as shown in FIG. 1 is limited to the level of the lowest output voltage VL = Vz-0.6 (V) as described in the first and second descriptions.

그러나, 상기와 같이 동작되는 종래의 회로는 출력전압 VL의 레벨을 제너다이오드 Dz에 설정된 제너전압 Vz에 의해 제어함으로서 출력전압을 소망하는 레벨로 조절하기가 매우 곤란한 문제를 야기시킨다. 즉, 제너다이오드 Dz가 모든 전압에 대응하여 소비자가 원하는 정전압을 발생시키도록 생산되지 않고 있으며(실제 생산에 비현실적임), 또한 제조편차가 있어 소비자가 필요로 하는 모든 전압에 대응하기 어렵다는 것이다.However, the conventional circuit operated as described above causes a problem that it is very difficult to adjust the output voltage to a desired level by controlling the level of the output voltage VL by the zener voltage Vz set on the zener diode Dz. That is, zener diode Dz is not produced to produce the constant voltage desired by the consumer in response to all the voltages (unrealistic in actual production), and there is a manufacturing deviation, and thus it is difficult to cope with all the voltages required by the consumer.

따라서, 본 발명의 목적은 출력전압의 레벨을 자유롭게 제한할 수 있는 저전압 제한회로를 제공함에 있다.Accordingly, it is an object of the present invention to provide a low voltage limiting circuit which can freely limit the level of the output voltage.

본 발명의 다른 목적은 트랜지스터를 이용한 정전압부를 이용하여 출력전압의 레벨을 자유롭게 제한할 수 있는 전기신호의 출력전압 제한회로를 제공함에 있다.Another object of the present invention is to provide an output voltage limiting circuit of an electrical signal that can freely limit the level of the output voltage by using a constant voltage section using a transistor.

본 발명의 또 다른 목적은 입력되는 신호전압원이 최소 보장전압보다 낮을 때 미리 설정되어 있는 최소보장전압을 출력하는 전기신호의 출력전압 제한회로를 제공함에 있다.It is still another object of the present invention to provide an output voltage limiting circuit of an electrical signal that outputs a predetermined minimum guaranteed voltage when the input signal voltage source is lower than the minimum guaranteed voltage.

상기의 목적을 달성하기 위한 본 발명은 신호전압원과, 상기 신호전압원을 출력하기 위한 부하저항을 가지는 전기신호의 최저전압 제한회로에 있어서, 전원전압과 접지전압의 사이에 접속되어 있으며 베이스로 입력되는 출력 제어신호의 입력에 대응하는 정전압을 출력하는 트랜지스터와, 상기 전원전압과 접지전압의 사이에 접속되어 상기 전원전압을 소정의 비율로 분압하여 상기 트랜지스터의 베이스로 공급하는 출력 제어전압 발생회로 및 상기 트랜지스터의 출력노드로부터 상기 부하저항으로 일방향 접속된 다이오드로 구성함을 특징으로 한다.The present invention for achieving the above object is a voltage limit circuit for the lowest voltage of the electrical signal having a signal voltage source and a load resistance for outputting the signal voltage source, is connected between the power supply voltage and the ground voltage and is input to the base A transistor for outputting a constant voltage corresponding to an input of an output control signal, an output control voltage generation circuit connected between the power supply voltage and the ground voltage and dividing the power supply voltage at a predetermined ratio to supply the base to the transistor; And a diode connected in one direction from the output node of the transistor to the load resistor.

상기의 출력 제어전압 발생회로는 상기 전원전압과 접지전압의 사이에 직렬 접속된 제1저항과 제2저항으로 구성되며, 상기 제2저항은 가변 저항으로 구성되어 상기 출력제어 전압의 레벨을 조절함을 특징으로 한다.The output control voltage generation circuit includes a first resistor and a second resistor connected in series between the power supply voltage and the ground voltage, and the second resistor is configured with a variable resistor to adjust the level of the output control voltage. It is characterized by.

본 발명의 또 다른 원리에 의한 출력 제어전압 발생회로는 상기 전원전압과 접지전압의 사이에 직렬 접속된 저항과 제너다이오드로 구성되며, 상기 저항은 가변저항으로 구성되어 상기 출력제어 전압의 레벨을 조절함을 특징으로 한다.The output control voltage generating circuit according to another principle of the present invention is composed of a resistor and a zener diode connected in series between the power supply voltage and the ground voltage, and the resistor is composed of a variable resistor to adjust the level of the output control voltage. It is characterized by.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명의 실시예에 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그 것들과 동일한 참조부호를 사용할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings of the embodiments of the present invention, those having substantially the same configuration and function as those in the above-described drawings will use the same reference numerals.

제2도는 본 발명의 기술에 의한 전기신호의 최저전압 제한회로의 구성도를 도시한 도면이다. 이 구성은, 신호전압원 V_S에 접속되어 전류를 제한하는 저항 Rs와, 상기 저항 Rs와 접지 사이에 접속되어진 출력(부하)저항 RL과, 전원전압 Vcc와 접지전압 GND의 사이에 접속되어 있으며 베이스로 입력되는 출력제어신호의 입력에 대응하는 정전압을 출력하는 트랜지스터 Q와, 상기 전원전압 Vcc와 접지전압 GND의 사이에 접속되어 상기 제1전압 Vcc을 소정의 레벨로 분압하여 상기 트랜지스터 Q의 베이스로 공급하는 출력 제어전압 발생회로 및 상기 트랜지스터 Q의 출력노드로부터 상기 부하 저항으로 일 방향 접속된 다이오드 D로 구성되어 있다.2 is a diagram showing the configuration of the minimum voltage limit circuit of the electric signal according to the technique of the present invention. The structure is connected between a resistor Rs connected to the signal voltage source V _S to limit the current, an output (load) resistor RL connected between the resistor Rs and the ground, and a power supply voltage Vcc and the ground voltage GND. A transistor Q for outputting a constant voltage corresponding to an input of an output control signal inputted to the input signal, and connected between the power supply voltage Vcc and the ground voltage GND to divide the first voltage Vcc to a predetermined level to a base of the transistor Q. An output control voltage generating circuit to be supplied and a diode D connected in one direction from the output node of the transistor Q to the load resistor.

상기의 출력 제어전압 발생회로는 상기 전원전압 Vcc과 접지전압 GND의 사이에 직렬 접속된 제1저항 R1과 제2저항 R2로 구성되어 있다. 여기서, 미설명된 캐패시터 C는 노이즈 제거용이며, 트랜지스터 Q의 에미터에 접속된 저항 R3은 트랜지스터 Q의 출력 저항(혹은 에미터 저항)이다.The output control voltage generation circuit is composed of a first resistor R1 and a second resistor R2 connected in series between the power supply voltage Vcc and the ground voltage GND. Here, the capacitor C which has not been described is for noise removal, and the resistor R3 connected to the emitter of the transistor Q is the output resistance (or emitter resistance) of the transistor Q.

이하 본 발명에 따른 제1실시예의 동작을 상세히 설명하기에 앞서, 다이오드 D가, 턴온되었을 때의 순방향 전압 강하는 약 0.6볼트라고 가정하에 설명한다.Before describing the operation of the first embodiment according to the present invention in detail, a description will be given on the assumption that the forward voltage drop when the diode D is turned on is about 0.6 volts.

지금, 제3도와 같은 회로에 전원전압 Vcc가 공급되면, 저항 R1 및 R2로 구성된 출력 제어전압 발생회로는 상기 전원전압 Vcc를 분압하여 소정 레벨을 갖는 제어 전압을 트랜지스터 Q의 베이스로 공급한다. 이때, 상기 내부노드 N1의 전압을 VN1이라 하면 하기 식 1과 같이 된다.Now, when the power supply voltage Vcc is supplied to the circuit as shown in FIG. 3, the output control voltage generation circuit composed of the resistors R1 and R2 divides the power supply voltage Vcc and supplies a control voltage having a predetermined level to the base of the transistor Q. At this time, if the voltage of the internal node N1 is VN1, it becomes as follows.

따라서, 상기 식 1에 의해 제3도에 도시된 트랜지스터 Q의 베이스 입력 전압 VN1와 상기 트랜지스터 Q내의 전압 관계는 하기 식 2와 같이 설정된다.Therefore, the relationship between the base input voltage VN1 of the transistor Q and the voltage in the transistor Q shown in FIG. 3 by Equation 1 is set as in Equation 2 below.

그리고, 상기 트랜지스터 Q의 에미터 전류 I_E는 하기 식 3과 같다.The emitter current I _E of the transistor Q is shown in Equation 3 below.

단, 상기 식 3에서, hfe는 트랜지스터 Q의 전류 증폭율이다.However, in Equation 3, hfe is a current amplification factor of the transistor Q.

상기와 같은 전압관계 및 전류증폭율을 갖는 정전압회로를 이용하여 최저전압을 제한하는 동작과정을 살피면 하기와 같다.An operation process of limiting the minimum voltage using the constant voltage circuit having the voltage relationship and the current amplification ratio as described above is as follows.

첫째로, 외부 신호전압원 Vs와 상기 트랜지스터 Q의 에미터 출력전압 V_E에서 다이오드 D의 전압 강하분을 뺀 전압의 관계가 V_S(V_E-0.6)인 경우에 다이오드 D는 턴오프된 상태를 갖는다. 따라서, 상기 트랜지스터 Q의 에미터에 접속된 저항 R3의 양단으로 흐르는 전류 I₃은 I₃=I_E=(1+hfe)I_B로 된다. 이때, 전술한 식 2에 의한 전압의 관계는 하기 식 4와 같이 쓰여질 수 있게 된다.First, when the relationship between the external signal voltage source Vs and the voltage of the emitter output voltage V _E of the transistor Q minus the voltage drop of the diode D is V _S (V _E -0.6), the diode D is turned off. Have Therefore, the current I ₃ flowing through the resistor R3 connected to the emitter of the transistor Q becomes I ₃ = I _E = (1 + hfe) I _B. At this time, the relationship of the voltage according to the above-described equation 2 can be written as shown in the following equation 4.

둘째로, 외부 신호전압원 Vs과 상기 트랜지스터 Q의 에미터 출력전압 V_E에서 다이오드 D의 전압 강하분을 뺀 전압의 관계가 V_S(V_E-0.6)인 경우에 다이오드 D는 턴온된 상태를 갖는다. 따라서, 상기 트랜지스터 Q의 에미터에 접속된 저항 R3의 양단으로 흐르는 전류 I₃'은 I₃'=I_E'-I_D로 된다. 여기서, I_D는 다이오드 D의 순방향 전류이다. 이때의 베이스 전류를 I_E', 베이스와 에미터간의 전압을 V_BE'이라 하면, 전술한 식 2는 하기 식 5와 같이 된다.Second, when the relationship between the external signal voltage source Vs and the voltage of the emitter output voltage V _E of the transistor Q minus the voltage drop of the diode D is V _S (V _E -0.6), the diode D is turned on. . Therefore, the current I ₃ 'flowing through the resistor R3 connected to the emitter of the transistor Q becomes I ₃ ' = I _E '-I _D. Where I _D is the forward current of diode D. If the base current at this time is I _E 'and the voltage between the base and the emitter is V _BE ', Equation 2 described above is expressed by Equation 5 below.

상기 식 4와 식 5에서 등식의 왼쪽항이 같으므로, 오른쪽 항들도 서로 같아야 한다. 또한 소신호 트랜지스터의 전류 증폭율 hfe100이고, 신호전압원 Vs가 (VE-0.6볼트)의 전압 레벨보다 낮거나 높을 때 트랜지스터 Q의 베이스-에미터간의 전압 V_BE와 V_BE'들은 약 0.6볼트라고 가정해도 통상 별 무리가 없다. 즉,이다.In Equation 4 and Equation 5, since the left term of the equation is the same, the right terms should also be the same. In addition, a current amplification factor hfe100 of the small signal transistor, the signal voltage Vs is (VE-0.6 volts) when the lower or higher than the voltage level of the base of the transistor Q of the - voltage V _BE and V _BE 'between the emitters are assumed to be about 0.6 volts Even if you do not usually have a lot. In other words, to be.

그리고, 제2도에 도시된 정전압 발생회로내의 저항 R1 및 R2에 비해 에미터에 접속된 저항 R3의 값이 그리 작지 않거나 크다면(예를 들어 R1=5KΩ, R2=7KΩ, R3=2KΩ 등인 경우) 전술한 식 4와 식 5에 의한 베이스 전압과 에미터의 전압은 하기 식 6과 같은 결과를 얻을 수 있다.When the value of the resistor R3 connected to the emitter is not very small or large compared to the resistors R1 and R2 in the constant voltage generating circuit shown in FIG. 2 (for example, R1 = 5KΩ, R2 = 7KΩ, R3 = 2KΩ, etc.). The base voltage and the voltage of the emitter according to Equations 4 and 5 described above can be obtained as shown in Equation 6 below.

상기 식 6을 식 4와 식 5에 대입하여 재정리하면 식 7과 같이됨을 알 수 있다.By substituting Equation 6 into Equations 4 and 5 and rearranging it, it can be seen that Equation 7 is obtained.

상기한 바와 같이 다이오드 D의 캐소드와 애노드를 통하여 흐르는 전류에 상관없이 I₃'=(1+hfe)I_b'-I_D≒(1+hfe)I_D=I₃'의 관계가 성립하므로, 트랜지스터 Q의 에미터 저항 R3으로 흐르는 전류 I₃은 일정하게 된다. 즉, I₃ I_E (1+hfe)I_B로 되며, V_E는 거의 정전압이라고 볼 수 있다.As described above, irrespective of the current flowing through the cathode and the anode of the diode D, the relationship of I ₃ '= (1 + hfe) I _b ' -I _D ≒ (1 + hfe) I _D = I ₃ 'is established. The current I ₃ flowing into the emitter resistor R3 of the transistor Q becomes constant. That is, I ₃ I _E It becomes (1 + hfe) I _B , and V _E is almost constant voltage.

따라서, 우리가 목표로 하는 제한전압은 B_E-0.6(V)으로 된다. 예를 들어 제한전압을 2V로 하고 싶으면, V_E=2.6V가 되도록 상기한 저항들 R1, R2, R3을 설계하면 된다.Therefore, the limit voltage we aim for is B _E -0.6 (V). For example, if the limit voltage is to be 2V, the above-described resistors R1, R2, and R3 may be designed such that V _E = 2.6V.

최종적으로 V_L=V_S[V_S≥(V_E-0.6)]Finally V _L = V _S [V _S ≥ (V _E -0.6)]

V_L=V_E-0.6 [V_S(V_E-0.6)]로 되어 전압제한 효과를 가짐을 알 수 있다.It can be seen that V _L = V _E -0.6 [V _S (V _E -0.6)] to have a voltage limiting effect.

상술한 바와 같이 본 발명은 트랜지스터 Q를 이용한 정전압 회로를 이용하여 외부로부터 입력되는 신호전압원 V_S의 최저전압의 레벨을 소망하는 레벨로 자유롭게 제한할 수 있게 됨을 알 수 있다.As described above, it can be seen that the present invention can freely limit the level of the lowest voltage of the signal voltage source V _S input from the outside to a desired level by using a constant voltage circuit using the transistor Q.

제3도는 본 발명의 또 다른 실시예에 의한 전기신호의 최저전압 제한회로의 구성도를 도시한 도면으로서, 전술한 제2도의 구성중 정전압 발생회로의 접지전압 GND의 레벨을 음의 전압으로 공급한 것이다. 즉, 제2도의 그라운드의 레벨을 음의 전압 -VEE로 공급한 것이다. 이와 같은 구성에 의해 제한전압의 레벨을 0V 내지 음(-)의 전압 레벨까지 확장할 수 있다.3 is a diagram showing the configuration of the minimum voltage limit circuit of the electric signal according to another embodiment of the present invention, wherein the level of the ground voltage GND of the constant voltage generator circuit of the above-described FIG. 2 is supplied as a negative voltage. It is. In other words, the ground level of FIG. 2 is supplied at the negative voltage -VEE. Such a configuration can extend the level of the limit voltage to a voltage level of 0V to negative (-).

상기한 실시예들에서는 상세히 언급하지 않았으나, 트랜지스터 Q를 NPN형이 아닌 PNP형을 이용하여도 본 발명의 효과를 그대로 얻을 수 있음에 유의하여야 한다. 또한, 제2도 및 제3도에 도시된 저항 R1, R2, R3들을 가변저항 혹은 제너다이오드로 변경하여 본 발명의 효과를 그대로 꾀할 수 있음도 아울러 인식하여야 한다.Although not described in detail in the above-described embodiments, it should be noted that the effect of the present invention can be obtained as it is by using the PNP type instead of the NPN type. In addition, it should be appreciated that the effects of the present invention can be achieved by changing the resistors R1, R2, and R3 shown in FIGS. 2 and 3 to variable resistors or zener diodes.

상술한 바와 같이 본 발명은 트랜지스터를 이용한 정전압 회로로서 출력전압의 최저전압을 제어함으로써 출력전압의 제한 레벨을 용이하게 조절할 수 있는 이점이 있다.As described above, the present invention has the advantage of easily adjusting the limit level of the output voltage by controlling the minimum voltage of the output voltage as a constant voltage circuit using a transistor.

Claims (5)

신호전압원과, 상기 신호전압원을 출력하기 위한 부하저항을 가지는 전기신호의 최저전압 제한회로에 있어서, 전원전압과 접지전압의 사이에 전류패스 및 출력저항이 접속되어 있으며 베이스로 입력되는 출력 제어신호의 입력에 대응하는 전압을 상기 출력저항을 통해 출력하는 트랜지스터와, 상기 전원전압과 접지전압 사이에 접속되어 상기 전원전압을 소정의 레벨로 분압하여 상기 트랜지스터의 베이스로 공급하는 출력 제어전압 발생회로와, 상기 출력저항으로부터 상기 부하저항으로 일방향 접속된 다이오드로 구성함을 특징으로 하는 전기신호의 최저전압 제한회로.In the lowest voltage limit circuit of an electrical signal having a signal voltage source and a load resistance for outputting the signal voltage source, a current path and an output resistor are connected between the power supply voltage and the ground voltage, and the output control signal inputted to the base. A transistor for outputting a voltage corresponding to an input through the output resistor, an output control voltage generation circuit connected between the power supply voltage and the ground voltage to divide the power supply voltage to a predetermined level and supply it to the base of the transistor; And a minimum voltage limiting circuit for an electric signal, characterized in that it comprises a diode connected in one direction from the output resistance to the load resistance. 제1항에 있어서, 상기 트랜지스터는 NPN형의 트랜지스터임을 특징으로 하는 전기신호의 최저전압 제한회로.The minimum voltage limiting circuit of claim 1, wherein the transistor is an NPN transistor. 제1항에 있어서, 상기 트랜지스터는 PNP형의 트랜지스터임을 특징으로 하는 전기신호의 최저전압 제한회로.The minimum voltage limiting circuit of claim 1, wherein the transistor is a PNP type transistor. 제1항에 있어서, 상기 출력전압 제어회로는 상기 전원전압과 접지전압의 사이에 직렬 접속된 제1저항과 제2저항으로 구성되며, 상기 제2저항은 가변저항으로 구성되어 상기 출력제어 전압의 레벨을 조절함을 특징으로 하는 전기신호의 최저전압 제한회로.2. The output voltage control circuit of claim 1, wherein the output voltage control circuit comprises a first resistor and a second resistor connected in series between the power supply voltage and the ground voltage, and the second resistor is configured of a variable resistor. Low voltage limit circuit of an electrical signal characterized by adjusting the level. 제1항에 있어서, 상기 출력전압 제어회로는 상기 전원전압과 접지전압의 사이에 직렬 접속된 저항과 제너다이오드로 구성되며, 상기 저항은 가변저항으로 구성되어 상기 출력제어 전압의 레벨을 조절함을 특징으로 하는 전기신호의 최저전압 제한회로.The output voltage control circuit of claim 1, wherein the output voltage control circuit includes a resistor and a zener diode connected in series between the power supply voltage and the ground voltage, and the resistor is configured with a variable resistor to adjust the level of the output control voltage. A minimum voltage limit circuit for an electric signal.