KR0171841B1 - Apparatus for memory for bit allocation in the mini disc system - Google Patents
Apparatus for memory for bit allocation in the mini disc system Download PDFInfo
- Publication number
- KR0171841B1 KR0171841B1 KR1019950002008A KR19950002008A KR0171841B1 KR 0171841 B1 KR0171841 B1 KR 0171841B1 KR 1019950002008 A KR1019950002008 A KR 1019950002008A KR 19950002008 A KR19950002008 A KR 19950002008A KR 0171841 B1 KR0171841 B1 KR 0171841B1
- Authority
- KR
- South Korea
- Prior art keywords
- ram
- data
- stored
- control means
- storing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/105—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
- G11B7/00736—Auxiliary data, e.g. lead-in, lead-out, Power Calibration Area [PCA], Burst Cutting Area [BCA], control information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/10537—Audio or video recording
- G11B2020/10546—Audio or video recording specifically adapted for audio data
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
[청구범위에 기재된 발명이 속한 기술분야][Technical field to which the invention described in the claims belong]
미니 디스크 시스템의 비트할당에 관한 것이다.Bit allocation for mini disk systems.
[발명이 해결하고자 하는 기술적 과제][Technical Problem to Solve]
미니 디스크 시스템의 비트할당을 위한 메모리장치를 구현한다.Implements a memory device for bit allocation of a mini disk system.
[발명의 해결방법의 요지][Summary of the solution of the invention]
본 발명에 따른 메모리장는, 직렬의 입력데이타를 소정 처리하는 제어수단과, 제어수단에 의해 직렬의 입력데이타를 저장하는 제1램과, 제어수단에 의해 분리되어 제1램에 저장되어 있는 워드길이를 나타내는 데이타들을 저장하는 제2램과, 제어수단에 의해 분리되어 제1램에 저장되어 있는 스케일 팩터를 나타내는 데이타들을 저장하는 제3램과, 서브정보량에 있는 샘플수를 미리 저장하고 있는 롬과, 제어수단에 의해 비트할당된 오디오 데이타들과 제1램, 제2램 및 제3램에 분리되어 저장되어 있는 데이타들을 저장하는 제4램으로 구조된다.The memory length according to the present invention includes a control means for predetermined processing of serial input data, a first RAM for storing serial input data by the control means, and a word length stored in the first RAM separated by the control means. A second RAM for storing data representing a second RAM, a third RAM for storing data representing a scale factor separated by the control means and stored in the first RAM, a ROM having previously stored the number of samples in the sub information amount; And a fourth RAM for storing the audio data allocated by the control means and data stored separately in the first RAM, the second RAM, and the third RAM.
[발명의 중요한 용도][Important Uses of the Invention]
4개의 램과 하나의 롬을 이용하여 비트할당을 위한 메모리장치를 구현할 수 있다.By using four RAMs and one ROM, a memory device for bit allocation can be implemented.
Description
제1도는 일반적인 미니 디스크 시스템에서 데이타 포맷을 나타낸 도면.1 is a diagram showing a data format in a general mini disk system.
제2도는 일반적인 미니 디스크 시스템에서 비트할당된 데이타 포맷을 나타낸 도면.2 is a diagram showing a bit-allocated data format in a general mini disk system.
제3도는 본 발명에 따른 비트할당을 위한 메모리장치의 구성도.3 is a block diagram of a memory device for bit allocation in accordance with the present invention.
제4도는 본 발명에 따라 비트할당된 워드길이 데이타를 나타낸 도면.4 illustrates word length data bit-allocated in accordance with the present invention.
제5도는 본 발명에 따라 비트할당된 스케일 팩터 데이타를 나타낸 도면.5 shows scale factor data bit-allocated in accordance with the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
30 : 제어부 32, 34, 36, 40 : 램30: control unit 32, 34, 36, 40: RAM
38 : 롬38: rom
본 발명은 미니 디스크 시스템의 비트할당에 관한 것으로, 특히 비트할당을 위한 메모리장치에 관한 것이다.The present invention relates to bit allocation in a mini disk system, and more particularly, to a memory device for bit allocation.
미니 디스크 시스템에서 일반적인 데이타들의 포맷은 제1도와 같이 도시된다.The format of general data in a mini disk system is shown as in FIG.
제1도를 참조하면, 데이타 포맷은 블럭모드, 서브정보량(Sub Information Amount), 워드길이(Word Length) 및 스케일 팩터(Scale Factor)를 나타내는 데이타들이 실리는 파라메터 영역(10)(16)과, 오디오 스펙트럼 데이타들이 실리는 오디오 데이타 영역(12)과, 오디오 데이타들이 L채널의 데이타인지 R채널의 데이타인지의 방향성을 나타내는 데이타들이 실리는 방향 데이타 영역(16)으로 구조된다. 상기 파라메터 영역은 데이타 전송시의 손상을 방지하기 위해 제1오디오파라메터 영역(10)과, 제2오디오파라메터 영역(14)으로 구분되는데, 이때 제1오디오파라메터 영역(10)과 제2오디오파라메터 영역(14)에는 동일한 데이타들이 실린다.Referring to FIG. 1, the data format includes a parameter area 10 and 16 on which data representing a block mode, a sub information amount, a word length, and a scale factor are loaded. An audio data area 12 carrying audio spectrum data, and a direction data area 16 carrying data indicating the directionality of whether audio data is data of L channel or R channel data. The parameter region is divided into a first audio parameter region 10 and a second audio parameter region 14 to prevent damage during data transmission. In this case, the first audio parameter region 10 and the second audio parameter region (14) contains the same data.
상기 제1도와 같은 구조를 갖는 포맷의 데이타들은 순차적으로 직렬로 입력되어 비트할당된 후 제2도와 같은 포맷의 데이타들로 순차적으로 출력된다.Data of a format having the structure as shown in FIG. 1 is sequentially input and bit-assigned, and then sequentially output as data having a format as shown in FIG.
제2도는 일반적인 미니 디스크 시스템에서 비트할당된 후 출력되는 데이타 포맷을 나타낸 도면으로, 비트할당된 오디오 스펙트럼 데이타들이 실리는 영역(20)과, 워드길이를 나타내는 데이타들이 실리는 영역(22)과, 스케일 팩터를 나타내는 데이타들이 실리는 영역(24)과, 블럭모드를 나타내는 데이타들이 실리는 영역(26)과, 오디오 데이타들의 방향성을 나타내는 데이타들이 실리는 영역(28)로 구조된다.2 is a diagram illustrating a data format output after bit allocation in a general mini-disc system. The region 20 in which the bit-allocated audio spectrum data is carried, the region 22 in which the data representing the word length are loaded, An area 24 carrying data representing the scale factor, an area 26 carrying data representing the block mode, and an area 28 carrying data representing the directionality of the audio data.
상기에서 블럭모드는 이산코사인역적응변환(Inverse Modified Discrete Cosine Transform: IMDCT)의 윈도우를 Low Middle High의 각 밴드에 따라 처리하는 방법을 나타내는 데이타이다. 서브정보량을 나타내는 데이타는 제1서브정보량, 제2서브정보량 및 제3서브정보량을 나타내는 데이타들을 포함하는데, 제1서브정보량은 제1파라메터 영역의 워드길이 데이타의 수와 스케일 팩터 데이타의 수를 알아내기 위한 밴드 수의 데이타를 나타내며, 제2서브정보량은 제2파라메터 영역의 워드길이 데이타에 관한 밴드수의 데이타를 나타내며, 제3서브정보량은 제1파라메터 영역의 스케일 팩터 데이타에 관한 밴드수의 데이타를 나타낸다.The block mode is data indicating a method of processing a window of an Inverse Modified Discrete Cosine Transform (IMDCT) according to each band of Low Middle High. The data representing the sub information amount includes data representing the first sub information amount, the second sub information amount, and the third sub information amount. The first sub information amount is obtained by knowing the number of word length data and the number of scale factor data of the first parameter area. Data of the number of bands to be displayed is shown, and the second sub information amount represents data of the number of bands for the word length data of the second parameter region, and the third sub information amount is data of the number of bands regarding the scale factor data of the first parameter region. Indicates.
제2도와 같은 구조를 갖는 포맷의 데이타들은 이후에 연결되는 디지탈 신호 처리부(Digital Signal Processor: 이하 DSP라 침함)에서 처리되기에 적합한 포맷을 갖는다.Data having a format as shown in FIG. 2 has a format suitable for processing by a digital signal processor (hereinafter referred to as a DSP) to be connected later.
따라서 본 발명의 목적은 미니 디스크 시스템에서 효율적인 비트할당을 위한 메모리장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a memory device for efficient bit allocation in a mini disk system.
상기와 같은 목적에 따라, 본 발명에 따른 메모리장치는, 직렬의 입력 데이타를 소정 처리하는 제어수단과, 제어수단에 의해 직렬의 입력데이타를 저장하는 제1램과, 제어수단에 의해 분리되어 제1램에 저장되어 있는 워드길이를 나타내는 데이타들을 저장하는 제2램과, 제어수단에 의해 분리되어 제1램에 저장되어 있는 스케일 팩터를 나타내는 데이타들을 저장하는 제3램과, 서브정보량에 있는 샘플수를 미리 저장하고 있는 롬과, 제어수단에 의해 비트할당된 오디오 데이타들과 제1램, 제2램 및 제3램에 분리되어 저장되어 있는 데이타들을 저장하는 제4램으로 구조된다.In accordance with the above object, a memory device according to the present invention comprises a control means for predetermined processing of serial input data, a first RAM for storing serial input data by the control means, and separated by a control means. A second RAM for storing data indicative of the word length stored in one RAM, a third RAM for storing data indicative of a scale factor stored separately in the first RAM by a control means, and a sample in the sub information amount. And a fourth RAM for storing the data stored in the RAM, the first RAM, the second RAM, and the third RAM.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면을 참조하여 설명될 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings.
제3도는 본 발명에 따른 비트할당을 위한 메모리장치의 구성을 도시한 것으로, 제1도와 같은 구조를 갖는 직렬의 입력데이타(DIN)들을 비트할당을 위해 적절하게 처리하는 제어부(30)와, 상기 제어부(30)에 의해 처리된 데이타들을 저장하는 제1램(32)과, 제2램(34)과, 제3램(36)과, 롬(38)과, 제4램(40)으로 구성된다.3 is a block diagram illustrating a configuration of a memory device for bit allocation according to the present invention. The controller 30 appropriately processes serial input data DIN having a structure as shown in FIG. 1 for bit allocation, and The first RAM 32, the second RAM 34, the third RAM 36, the ROM 38, and the fourth RAM 40 store data stored by the controller 30. do.
제1램(32)는 직렬의 입력데이타(DIN)와 에러 플래그를 9비트 단위로 정렬하여 저장하는 일종의 버퍼 램이다. 이 램에는 제1도의 데이타 포맷 중 방향 데이타 영역(16)의 데이타를 제외한 나머지 영역의 데이타들이 모두 저장되며, 이때 각 데이타들의 최상위 비트에는 에러 플래그가 위치한다.The first RAM 32 is a type of buffer RAM that stores serial input data DIN and an error flag in units of 9 bits. In this RAM, all data of the remaining data except the data of the direction data area 16 of the data format of FIG. 1 are stored, and an error flag is placed in the most significant bit of each data.
제2램(34)은 제1램(32)에서 워드길이 부분만을 선별하여 비트할당에 사용할 수 있도록 제4도와 같이 저장한다.The second RAM 34 selects only the word length portion from the first RAM 32 and stores the word length portion as shown in FIG. 4 to be used for bit allocation.
제4도는 본 발명에 따라 비트할당된 워드길이 데이타를 나타내는 도면으로, 제4도(a)는 이를 나타내는 각각의 데이타들(WL0~WL3)이 제1도의 데이타 포맷내에 실린 상태를 나타낸 도면이고, 제4도(b)는 제1도의 데이타 포맷내에 제4도(a)와 같이 실린 워드길이 데이타가 제2램(34)에 저장된 상태를 나타낸 도면이다. 이때 각각 4비트의 크기를 가지는 워드 길이를 나타내는 데이타들(WL0~WL3)은 제1도의 데이타 포맷내의 8비트의 크기를 가지는 워드길이 데이타 영역(42)에 혼합되어 실리게 되며, 영역(44)에는 에러 플래그들이 실리게 된다. 그리고 제2램(34)의 워드길이 데이타영역(46)에는 각각의 워드길이를 나타내는 데이타들(WL0~WL3)이 독립적으로 분리되어 저장되며, 이때 각 워드길이 데이타들(WL0~WL3)에 대응하는 에러 플래그들이 영역(48)에 저장된다.4 is a diagram showing word length data bit-allocated according to the present invention, and FIG. 4 (a) shows a state in which the respective data WL0 to WL3 representing this are loaded in the data format of FIG. FIG. 4B is a diagram showing a state in which the word length data contained in the data format of FIG. 1 as shown in FIG. 4A is stored in the second RAM 34. FIG. At this time, the data WL0 to WL3 representing the word length each having a size of 4 bits are mixed and loaded in the word length data area 42 having the size of 8 bits in the data format of FIG. Error flags are displayed. In the word length data area 46 of the second RAM 34, data WL0 to WL3 representing respective word lengths are separately stored and correspond to each word length data WL0 to WL3. Error flags are stored in region 48.
제3램(36)은 제1램(32)에서 스케일 팩터 부분만을 선별하여 제5도와 같이 저장한다.The third RAM 36 selects only the scale factor portion from the first RAM 32 and stores the scale factor portion as shown in FIG. 5.
제5도는 본 발명에 따라 비트할당된 스케일 팩터 데이타를 나타낸 도면으로, 제5도(a)는 스케일 팩터를 나타내는 각각의 데이타들(SF0~SF3)이 제1도의 데이타 포맷내에 실린 상태를 나타낸 도면이고, 제5도(b)는 제1도의 데이타 포맷내에 제5도(a)와 같이 실린 스케일 팩터를 나타내는 데이타들(SF0~SF3)이 제3램(36)에 저장된 상태를 나타낸 도면이다. 이때 각각 6비트의 크기를 가지는 스케일 팩터를 나타내는 데이타들(SF0~SF3)은 제1도의 데이타 포맷내의 8비트의 크기를 가지는 스케일 팩터 데이타 영역(52)에 서로 다른 크기로 혼합되어 실리게 되며, 영역(54)에는 에러 플래그들이 실리게 된다. 그리고 제3램(36)의 스케일 팩터 데이타 영역(56)에는 각각의 스케일 팩터를 나타내는 데이타들(WL0~WL3)이 독립적으로 분리되어 저장되며, 이때 각 스케일 팩터를 나타내는 데이타들(WL0~WL3)에 대응하는 에러 플래그들이 영역(58)에 저장된다.5 is a diagram showing scale factor data bit-allocated according to the present invention, and FIG. 5 (a) shows a state in which data SF0 to SF3 representing a scale factor are loaded in the data format of FIG. FIG. 5B is a diagram showing a state in which the data SF0 to SF3 representing the scale factor shown in FIG. 5A are stored in the third RAM 36 in the data format of FIG. At this time, the data SF0 to SF3 each representing a scale factor having a size of 6 bits are mixed in different sizes in the scale factor data area 52 having a size of 8 bits in the data format of FIG. Error flags are displayed in the area 54. In the scale factor data area 56 of the third RAM 36, data WL0 to WL3 representing each scale factor are separately separated and stored. In this case, data WL0 to WL3 representing each scale factor are stored. Error flags corresponding to are stored in the area 58.
롬(38)은 서브밴드 정보 맵에 있는 샘플수를 저장한 메모리로서, 비트할당시 사용된다.The ROM 38 is a memory that stores the number of samples in the subband information map and is used for bit allocation.
제4램(40)은 후단에 연결되는 DSP와 공유하는 메모리로서, 디지탈 신호 프로세서에서 처리할 수 있는 형태인 제2도와 같은 포맷으로 비트할당된 데이타와 기타 데이타들이 저장된다.The fourth RAM 40 is a memory shared with a DSP connected to a rear end, and stores bit-allocated data and other data in a format similar to that of FIG. 2 in a form that can be processed by a digital signal processor.
상기 제2램(34) 및 제3램(36)의 상위 비트에는 에러 플래그가 위치하는데, 이는 제1램(32)에 저장되어 있는 에러 플래그를 참조하여 처리한 것을 나타낸다.An error flag is located in the upper bits of the second RAM 34 and the third RAM 36, which indicates that the error flag stored in the first RAM 32 is processed.
이하 제1램(32), 제2램(34), 제3램(36), 롬(38) 및 제4램(40)에 상기와 같은 데이타들을 저장하는 제어부(30)의 동작을 설명한다.Hereinafter, an operation of the controller 30 storing the above data in the first RAM 32, the second RAM 34, the third RAM 36, the ROM 38, and the fourth RAM 40 will be described. .
제어부(30)는 직렬의 입력데이타(DIN)와 에러 플래그를 수신하여 9비트 단위로 212개의 데이타들을 제1램(32)에 저장한다. 제어부(30)는 제1램(32)에서의 서브 정보량의 데이타들을 참조하여 워드길이를 나타내는 데이타들을 추출하여 5비트 단위로 52개의 데이타들을 제2램(34)에 저장하고, 스케일 팩터를 나타내는 데이타들을 추출하여 7비트 단위로 52개의 데이타들을 제3램(36)에 저장한다.The controller 30 receives the serial input data DIN and an error flag and stores 212 pieces of data in the first RAM 32 in units of 9 bits. The controller 30 extracts data representing the word length by referring to the data of the sub information amount in the first RAM 32 and stores 52 data in the second RAM 34 in units of 5 bits, and indicates a scale factor. Data is extracted and stored in the third RAM 36 in 52 bits in units of 7 bits.
다음에 제어부(30)는 제2램(34), 제3램(36) 및 롬(38)에 저장되어 있는 데이타들을 참조하여 제1램(32)에 저장되어 있는 오디오 스펙트럼 데이타를 분리한 후 비트할당하여 제4램(40)에 저장한다.Next, the controller 30 separates the audio spectrum data stored in the first RAM 32 by referring to the data stored in the second RAM 34, the third RAM 36, and the ROM 38. The bit is allocated and stored in the fourth RAM 40.
그리고 다음에 제어부(40)는 제2램(34)에 저장되어 있는 데이타와 제3램(36)에 저장되어 있는 데이타를 제4램(40)에 전송하여 저장하고, 또한 제1램(32)에 저장되어 있는 블럭모드를 나타내는 데이타들을 참조하여 처리한 데이타를 제4램(40)에 전송하여 저장한다.Next, the controller 40 transmits and stores the data stored in the second RAM 34 and the data stored in the third RAM 36 to the fourth RAM 40, and further stores the first RAM 32. The processed data is transmitted to the fourth RAM 40 by referring to the data indicating the block mode stored in the C).
마지막으로 제어부(40)는 제1램(32)에 따로 저장되어 있는 방향 데이타 영역의 데이타를 제4램(40)에 저장한다. 이때 제4램(40)은 16비트 단위로 619개의 데이타들을 저장한다.Finally, the controller 40 stores the data of the direction data area stored in the first RAM 32 in the fourth RAM 40. In this case, the fourth RAM 40 stores 619 data in units of 16 bits.
상기의 처리과정에서 제1램(32)에 저장되는 직렬의 입력데이타중에서 제1파라메터 영역(10)의 데이타들에 이상이 있을 경우에는 제2파라메터 영역(14)의 데이타들을 제2램(34), 제3램(36) 및 제4램(40)에 오버라이트한다.If there is an error in the data of the first parameter region 10 among the serial input data stored in the first RAM 32 in the above process, the data of the second parameter region 14 is stored in the second RAM 34. ), The third ram 36 and the fourth ram 40 are overwritten.
상술한 바와 같이 미니 디스크 시스템에서 4개의 램과 하나의 롬을 이용하여 비트할당을 위한 메모리장치를 구현할 수 있는 잇점이 있다.As described above, there is an advantage that a memory device for bit allocation may be implemented using four RAMs and one ROM in a mini disk system.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002008A KR0171841B1 (en) | 1995-02-04 | 1995-02-04 | Apparatus for memory for bit allocation in the mini disc system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002008A KR0171841B1 (en) | 1995-02-04 | 1995-02-04 | Apparatus for memory for bit allocation in the mini disc system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032424A KR960032424A (en) | 1996-09-17 |
| KR0171841B1 true KR0171841B1 (en) | 1999-04-15 |
Family
ID=19407669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950002008A KR0171841B1 (en) | 1995-02-04 | 1995-02-04 | Apparatus for memory for bit allocation in the mini disc system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0171841B1 (en) |
-
1995
- 1995-02-04 KR KR1019950002008A patent/KR0171841B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032424A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6661357B2 (en) | System for sampling rate conversion in digital audio applications | |
| US6016172A (en) | Method for reducing a channel hopping time in an MPEG-2 system decoder | |
| AU579408B2 (en) | A method of and apparatus for transmitting data | |
| AU559775B2 (en) | Voice digitized compander | |
| EP1119200A3 (en) | Image transmitting method, image processing method, image processor, and data storage medium | |
| KR19980064056A (en) | Audio decoding device and signal processing device | |
| TW348234B (en) | A data processing system having a self-aligning stack pointer and method therefor | |
| KR0171841B1 (en) | Apparatus for memory for bit allocation in the mini disc system | |
| TW430763B (en) | Signal control method of first in first out | |
| KR940023033A (en) | Method and apparatus for detecting pulsating interference signal in speech signal | |
| IE812305L (en) | Buffering speech signals | |
| WO2000028432A3 (en) | System and method for recording receipt of information | |
| CA2356921A1 (en) | Pipeline processing for data channels | |
| US6253303B1 (en) | Audio signal processing circuit | |
| HK1037173A1 (en) | Control method of memory access operations and computer system | |
| US4091456A (en) | ROM controlled communication system | |
| JP2880961B2 (en) | Data buffering device and control method thereof | |
| EP0584766B1 (en) | Speech codec and a method of processing a speech signal with speech codec | |
| US6684271B1 (en) | Method and apparatus for changing context in link channelization | |
| EP0829802B1 (en) | Decoding and regenerating device for decoding and regenerating frame coded data and method therefor | |
| JP3568213B2 (en) | Digital signal processor | |
| EP0847014A1 (en) | Method for processing a digital signal | |
| GB2338098A (en) | Message transmission to display | |
| US6990564B2 (en) | Method and apparatus for segmenting memory based upon bandwidth of a data communication platform | |
| US20050094669A1 (en) | Virtual concatenation receiver processing with memory addressing scheme to avoid delays at address scatter points |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070928 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |