KR0168223B1 - 전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널신호단자어셈블리의 장치 및 방법 - Google Patents
전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널신호단자어셈블리의 장치 및 방법 Download PDFInfo
- Publication number
- KR0168223B1 KR0168223B1 KR1019950058474A KR19950058474A KR0168223B1 KR 0168223 B1 KR0168223 B1 KR 0168223B1 KR 1019950058474 A KR1019950058474 A KR 1019950058474A KR 19950058474 A KR19950058474 A KR 19950058474A KR 0168223 B1 KR0168223 B1 KR 0168223B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signal terminal
- channel
- board
- channel signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
본 발명은 전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널 신호단자 어셈블리(STAF) 장치 및 방법에 관한 것으로, 기존에 사용하고 있는 신호처리 어셈블리(STCA)는 1개당 1개의 채널을 처리하도록 설계되어 있으므로 32개의 채널을 처리하려면 32장이 필요하게 되어 비경제적, 비효율적인 문제점이 있으므로, 본 발명은 종래의 문제점을 해결하기 위해 신호처리 어셈블리 대신 4개채널 신호단자 어셈블리를 이용하여 4분통합통신제어기 칩을 이용하여 1개당 4개의 채널을 처리하도록 하여 효율을 4배 증가시킬 수 있다.
Description
제1도는 본 발명의 구현을 위한 구성 블럭도.
제2도(a-f)는 본 발명의 동작을 나타내는 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 신호 제어부 2 : 양방향 기억장치
3 : 속도 정합부 4 : 사분 통합 통신제어기
5 : 직렬통신제어기 6 : 메모리영역
7 : 프로그램 영역
본 발명은 전전자 교환기 내 4개채널 신호단자 어셈블리(Signal Terminal with Four chanel Assembly : STFA) 1개 보드당 4개 채널을 처리하기 위한 장치 및 방법에 관한 것으로, 기존에 1개 보드당 1개 채널을 처리하도록 되어있는 전전자 교환기 내의 신호처리 어셈블리(Signal Transmit Circuit Assembly : STCA)보드를 1개 보드당 4개 채널을 처리토록 하여, 신호처리 어셈블리 보드에서의 레벨 2 처리 방법 효율을 4배이상 증가시키는 전전자 교환기 내 4개채널 신호단자 어셈블리의 장치 및 방법에 관한 것이다
일반적으로 현재 사용하고 있는 전자 교환기의 제 7 신호 처리부에서 레벨 2에 해당하는 부분은 신호처리 어셈블리에서 처리되고 있는바, 신호처리 어셈블리 1개 보드당 1개의 채널을 수용하고 있는 이유는 신호처리 어셈블리에 펌웨어(firmware) 형식으로 실장되어지는 레벨 2 처리 프로그램이 1개의 보드에서 1개의 채널만 처리할 수 있도록 구현되어있기 때문이다.
즉, 타국 교환기(또는 위치 등록기)로부터 제 7신호 방식으로 데이터를 전송받으면, 물리적 접속(레벨 1)이후 신호처리 어셈블리에서 레벨 2에 대한 처리를 하고 이를 상위로 보고한다.
이때, 레벨 2 처리한 어드레스의 비교 및 데이터 전송의 이상 유무를 사이클 중복 코드(Cycle Redundancy Code : CRC) 검사 방법으로 판별한 후 미리 정해져 있는 상위로 전송된 데이터 중 메세지 부분만을 전송하게 되는 것이며, 이러한 동작 과정에서 신호선 폭주 및 장애가 발생했을 경우, 상기와 같은 상태를 상위 및 상대편 대국으로 통보하고 상위로부터 적절한 조치를 받게 된다.
이와같은 기본적인 전송방식은 국제전신전화자문위원회(Comit Consultat if International Telegraphique et Telephonique : CCITT)의 권고안에 따른다.
한편, 1개의 신호처리 어셈블리로 4개의 채널을 처리할 수 있는 기술로는 본 출원인에 의해 제안된 바 있다.
이 기술의 일예로는 프로그램 내장이 가능한 프로그램블 소자를 이용하여 레벨 1과 레벨 2의 처리가 별도의 보드에서 따로 이루어져 신호처리 어셈블리 보드에 오류가 발생하지 않았어도, 속도 정합장치에 문제가 발생하면, 상기 속도 정합장치와 연결되어 있는 8개의 채널을 사용할 수 없는 문제점을 해결하고, 속도 정합장치 칩 1개당 4개의 채널을 처리 하도록 하여 보드내에서 구현함으로써, 신호선간의 간섭을 최소화하며, 이에 따라서 보다 집적화된 보드를 제공하는 것이다.
또, 다른 기술로는 제 7신호 방식의 메세지 전송부분(Message Transfer Part : MPT)중 레벨 2 신호 링크 기능을 수행하는 신호처리 어셈블리 펌웨어를 1개의 신호처리 어셈블리로 4개 채널을 처리할 수 있도록 설계하여 그 효을을 2배로 증대시키는 펌웨어를 제공하는 것이다.
그러나, 이들은 전전자 교환기에서 사용하는 제 7신호 레벨 2처리를 모두 신호처리 어셈블리에서 이루어지도록 되어 있다. 현재 구조상 신호처리 어셈블리의 데이터 처리능력은 1개 채널 이상이지만, 입/출릭 직렬 데이터의 처리가 용이하지 않기에, 보드 1개당 1개의 채널을 처리하므로 32개의 채널을 처리하기 위해서는 4개의 속도 정합장치가 32장(4(속도 정합칩) * 8(채널) = 32(장))의 신호처리 어셈블리가 필요하게 되고, 이를 실장하기 위해서는 3개의 백-보드가 필요하며, 하드웨어적으로는 이중화되어있지 않아 비효율적, 비안정적, 비경제적인 문제점이 있다.
따라서, 본 발명은 상기에 기술한 종래의 문제점을 해결하기 위해 종래에 1개의 입/출력 단자로 통신을 하던 것을, 신호 제어부를 4개 이용하여 처리하고, 신호처리된 데이터를 상위로 보고하기 위해 고속의 직렬 통신 사분통합통신제어기(Quad Integrated Communications Controller : QICC)를 이용하여, 1개의 보드에서 4개의 채널을 처리하여 효율을 4배로 증대시키는 4개채널 신호단자 어셈블리(STFA)를 제공하는 것이다.
제1도는 본 발명의 4개채널 신호단자 어셈블리를 나타내는 블럭도로, 속도 정합부(3)에 연결된 제7신호 블럭에서 제7레벨 2 프로토콜을 처리하고 다시 속도 정합부(3)와 양방향 기억장치(2)에 입력하고, 양방향기억장치(2)와는 상호보완적인 신호 제어부(1)와; 상기 신호 제어부(1)에서 레벨 2프로토콜 처리가 된 신호 메세지를 기록시키는 곳인 양방향기억장치(2)와; 상기 신호 제어부(1)에서 입력한 신호를 받아 속도를 변경하고, 교환기 스위치 블럭과 제 7 신호블럭을 물리적으로 연결시켜주는 속도 정합부(3)와; 상기 신호 제어부(1)와 상위 레벨 3과의 메세지전달과, 신호 제어부(1)의 상태 감시 및 상위의 제어 메세지 처리를 담당하는 사분통합통신제어기(4)와: 상기 사분통합통신제어기(4)에서 상위 레벨 3과의 메세지 전달시 상위 레벨 3과 통신을 할 수 있도록 제어하는 직렬 통신 제어기(5)와; 데이터와 주소의 기본적인 기억장소인 메모리 영역(6) 및 상기 메모리 영역(6)에 기록된 메세지의 수행 프로그램이 저장되어 있는 프로그램 영역(7)으로 구성된다.
최초 전원이 켜지면 리셋 구동부에서 동작하여 기본적인 클럭이 공급된다. 1개의 신호 제어부(1)에서 제 7 신호 레벨 2프로토콜을 처리하여 1개의 신호 링크를 담당하면, 처리된 신호는 사분통합통신제어기(4)에서 직렬 통신 제어기(5)로 메세지를 전달하고, 직렬 통신 제어기(5)는 상위 레벨 3으로 보고되어 통신을 할 수 있다.
외부에서 수신되는 신호 메세지는 속도 정합장치(30)에서 속도를 변경하고, 신호 제어부(1)로 전달되어 레벨 2를 처리하고, 양방향 기억장치(2)의 상위용 메세지는 프로그램 영역(7)에 의한 스케줄에 의해 사분통합통신제어기(4)로 전달하여 상위상태 감시 및 제어 메세지를 처리하고 메모리 영역(6)에 주소와 데이터가 기억된다.
이와같이 동작하는 본 발명의 제 7신호 버스 데이터의 전송과정을 제 2 도의 타이밍도를 참조하여 설명하면 다음과 같다.
(a)는 상위와의 통신을 위한 기본 클럭이고, (b)는 4개채널 신호단자 어셈불리가 순서적으로 상위와의 통신을 위하여 카운터 신호에 의해 자신의 순서를 알게되는데, 이 카운터의 동기를 맞추는 신호이다.
(c)와(d)는 카운터 내부 신호이고, (e)는 통신 중지임을 알리는 신호이며, (f)는 제 7신호 버스 데이터이다
제 7신호 버스는 1개의 4개채널 신호단자 어셈블리 보드당 서로 다른 제 7신호 버스가 2개씩 연결되어 순서적으로 상위와 통신하는 방법을 택하고 있다. 따라서, 이것이 지켜지지 않으면 오류가 발생하며, 이때 (e)는 통신 중지임을 알러준다. (b)신호에 의하여 자체 카운트가 각각의 초기값(4개채널 신호단자 어셈블리의 주소값)에서 카운트를 시작하여 08이 되는 순간 출력 데이터를 상위로 전송한다. 이때 (c)가 전송신호를 알려준다. (e)가 로우로 있는 동안 (f)는 상위로 전송되어진다.
따라서, 제 7신호 버스가 연결되어 순서적으로 상위와 통신할 수 있는 것이다.
이상에서 설명한 바와 같이 본 발명은, 전전자 교환기 신호 정합 부분인 제 7신호 레벨 2 처리를 1개의 4개채널 신호단자 어셈블리가 4개의 채널을 담당하게 할 수 있으므로, 종래의 신호 전달 회로부보다 효율을 4배이상 올릴 수 있으며, 상위 보고체계는 1/4로 줄여 효을적으로 제 7신호 버스를 구현할 수 있다.
Claims (2)
- 전전자 교환기 내에 사용되는 4개채널 신호단자 어셈블리에 있어서, 어드레스 버스, 데이터 버스를 포함한 양방향 기억장치와 속도 정합부를 연결하고, 제 7 레벨 2프로토콜을 처리하는 신호 제어부(1)와; 상기 신호 제어부(1)와 상호보완 관계이며, 처리된 신호 메세지를 기록시키는 곳인 양방향 기억장치(2)와; 상기 신호 제어부(1)에서 입력한 신호를 받아 데이터의 속도를 변경하는 속도 정합부(3)와; 상기 신호 제어부(1)의 상태 감시 및 상위의 제어 메세지 처리를 담당하는 사분통합통신제어기(4)와; 상기 사분통합통신제어기(4)에서 상위 레벨 3 과의 메세지 전달시 상위 레벨 3과 통신을 할 수 있도록 제어하는 직렬통신 제어기(5)와; 기본적인 데이터와 어드레스의 기억장소인 메모리 영역(6) 및 기록된 메세지의 수행 프로그램이 저장되어 있는 프로그램 영역(7)으로 구성됨을 특징으로 하는 전전자 교환기내 1개 보드당 4개 채널을 처리하는 4개 채널신호단자어셈블리(STFA) 장치.
- 전전자 교환기 내에 4개 채널신호단자어셈블리(STFA) 장치 구현 방법에 있어서, 4개채널 신호단자 어셈블리에 설계되어 있는 신호 제어부를 사용하여 속도정합장치 1개당 4개의 채널을 처리토록 하고, 상기 4개 채널을 처리하는 속도 정합장치와 사분통합통신제어기를 4개채널 신호단자 어셈블리 하나의 보드에 각각 설치하여 4개채널 신호단자 어셈블리 1개 보드당 4개 채널을 처리토록 하는 것을 특징으로 하는 전전자 교환기 내 1개 보드당 4개 채널을 처리하기 위한 4개채널 신호단자 어셈블리(STFA) 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950058474A KR0168223B1 (ko) | 1995-12-27 | 1995-12-27 | 전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널신호단자어셈블리의 장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950058474A KR0168223B1 (ko) | 1995-12-27 | 1995-12-27 | 전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널신호단자어셈블리의 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970058104A KR970058104A (ko) | 1997-07-31 |
KR0168223B1 true KR0168223B1 (ko) | 1999-02-01 |
Family
ID=19444962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950058474A KR0168223B1 (ko) | 1995-12-27 | 1995-12-27 | 전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널신호단자어셈블리의 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0168223B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058474A patent/KR0168223B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970058104A (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0346946B1 (en) | Communication line controller | |
US4410983A (en) | Distributed industrial control system with remote stations taking turns supervising communications link between the remote stations | |
EP0254472A2 (en) | Data flow control arrangement for local area network | |
US4506357A (en) | Method and apparatus for switching loop type transmission lines | |
EP0074672A2 (en) | Asynchronous data bus system | |
EP0125809A2 (en) | Distributed computer control system | |
US6604006B2 (en) | Control device in a system and method for monitoring a controller | |
IE49778B1 (en) | A logic system for controlling a modular multiplex connection unit in a time-division switching exchange | |
KR0168223B1 (ko) | 전전자 교환기 내 1개 보드당 4개 채널을 처리하는 4개채널신호단자어셈블리의 장치 및 방법 | |
US5511230A (en) | Communication system between master system and multiple slave systems in time division mode where a next slave is serviced upon receipt of final acknowledgement | |
JPH11136244A (ja) | 入出力装置の制御方法 | |
JP2677693B2 (ja) | コンピュータネットワークの監視方法 | |
IE55959B1 (en) | Signaling terminal system for no 7 signaling system | |
KR0132930B1 (ko) | 전전자 교환기 내 신호처리어셈블리(stca) 1개 보드 당 4채널 처리를 위한 펌웨어 구현 방법 | |
KR100311856B1 (ko) | 전전자교환기내신호처리어셈블리(stca)1개보드당4채널처리장치및그방법 | |
KR0143970B1 (ko) | 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치 | |
CN118354223A (zh) | 一种单线通信装置、***及方法 | |
KR930006031B1 (ko) | 공통선 신호방식(CCS No.7) 메세지 전달부(MTP) 시스팀 | |
KR19980061833A (ko) | 전전자 교환기의 스탠바이 프로세서의 자기진단 방법 | |
JP3884335B2 (ja) | 親子式伝送方式及び親子式伝送方式に用いられる記憶媒体 | |
JP2715137B2 (ja) | 通信網制御方式 | |
JPS6374239A (ja) | デ−タ伝送装置 | |
KR930002137B1 (ko) | E 버스 프로토콜 처리방법 | |
CN115529223A (zh) | 一种基于级联交换机的双冗余网卡切换方法 | |
CN115529222A (zh) | 一种基于级联交换机的双冗余网卡切换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060927 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |