KR0168152B1 - Overlay measurement vernior in reticle - Google Patents
Overlay measurement vernior in reticle Download PDFInfo
- Publication number
- KR0168152B1 KR0168152B1 KR1019950025861A KR19950025861A KR0168152B1 KR 0168152 B1 KR0168152 B1 KR 0168152B1 KR 1019950025861 A KR1019950025861 A KR 1019950025861A KR 19950025861 A KR19950025861 A KR 19950025861A KR 0168152 B1 KR0168152 B1 KR 0168152B1
- Authority
- KR
- South Korea
- Prior art keywords
- vernier
- patterns
- chrome
- region
- reticle
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 레티클에 삽입되는 중첩 측정용 버니어가 개시된다.The present invention discloses a vernier for superimposition measurement inserted into a reticle.
본 발명의 중첩 측정용 버니어는 레티클의 스크라이브 라인 영역에 제 1 및 제2 버니어가 삽입된다. 제 1 및 2 버니어는 크롬영역으로 된 동일크기의 사각 박스 모양을 이룬다. 제 1 및 2 버니어는 크롬 영역으로 된 사각 박스내에 비크롬 영역으로 된 다수의 패턴이 같은 수로 형성된다. 제 1 버니어의 비크롬 영역과 제 2 버니어의 비크롬 영역은 닮은꼴로 크기만 다르다.In the overlap measurement vernier of the present invention, the first and second vernier are inserted into the scribe line region of the reticle. The first and second vernier form a square box of the same size in the chrome area. The first and second verniers are formed in the same number of plural patterns of non-chrome regions in a rectangular box of chromium regions. The non-chrome region of the first vernier and the non-chromium region of the second vernier are similar and differ only in size.
따라서, 중첩 측정용 버니어로 제 1 및 2 버니어가 삽입된 레티클을 반도체 소자의 제조공정에 사용하면, 절대 기준의 중첩값을 얻을 수 있고, 보다 정밀한 중첩값을 얻을 수 있으며, CD SEM으로 중첩값을 자동으로 측정 가능하게 하고, 버니어 패턴 형성시 공정 효과(process effect)를 최소한으로 줄일 수 있다.Therefore, when the reticle in which the first and second verniers are inserted as the superposition measurement vernier is used in the manufacturing process of the semiconductor device, the superposition value of the absolute reference can be obtained, the more precise superposition value can be obtained, and the superimposition value by CD SEM. Can be measured automatically, and the process effect when forming the vernier pattern can be minimized.
Description
제1도는 본 발명의 중첩 측정용 제 1 및 2 버니어가 삽입된 레티클의 평면도.1 is a plan view of a reticle inserted with the first and second vernier for overlap measurement of the present invention.
제2a도는 제 1 버니어의 확대 평면도.2A is an enlarged plan view of the first vernier.
제2b도는 제 1 버니어를 이루는 다수의 패턴중 어느 하나의 확대도.2b is an enlarged view of any one of a plurality of patterns forming the first vernier;
제3a도는 제 2 버니어의 확대 평면도.3A is an enlarged plan view of the second vernier.
제3b도는 제 2 버니어를 이루는 다수의 패턴중 어느 하나의 확대도.3b is an enlarged view of any one of a plurality of patterns forming a second vernier;
제4도는 제 1 및 2 버니어에 의해 웨이퍼상에 형성되는 제 1 및 2 홀의 평면도.4 is a plan view of first and second holes formed on a wafer by first and second verniers.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 레티클 2 : 스크라이브 라인 영역1: reticle 2: scribe line area
3 : 회로패턴 영역 10 및 20 : 제 1 및 2 버니어3: circuit pattern areas 10 and 20: first and second vernier
11 및 21 : 크롬 영역 12 및 22 : 비크롬 영역11 and 21: chromium region 12 and 22: non-chromium region
30 및 40 : 제 1 및 2 홀30 and 40: 1st and 2nd hole
본 발명은 레티클(reticle)에 삽입되는 중첩(overlay) 측정용 버니어(vernior)에 관한 것으로, 특히 웨이퍼상에 공정단계별로 형성되는 회로 패턴간에 오배열(misalign)을 방지하기 위하여 레티클에 삽입되는 중첩 측정용 버니어에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vernier for overlay measurement inserted into a reticle. In particular, the present invention relates to an overlap inserted into a reticle to prevent misalignment between circuit patterns formed in each step on a wafer. It relates to a vernier for measurement.
일반적으로, 레티클에 설계된 회로패턴은 노광공정을 통해 그 이미지가 웨이퍼상에 전달된다. 이러한 작업은 각기 다른 회로패턴이 설계된 다수의 레티클을 이용하여 반복적으로 실시되고, 이 회로패턴들이 조합되어 웨이퍼상에 하나의 소자를 형성하게 된다. 그런데, 각 공정단계마다 형성되는 회로패턴들은 소자가 고집적화되어감에 따라 각각의 회로패턴간에 오배열 가능성이 증대되고, 이러한 오배열은 소자의 신뢰성에 큰 영향을 미치게 된다. 따라서, 각각의 레티클에는 중첩 측정용 버니어가 삽입된다.In general, a circuit pattern designed for a reticle has its image transferred to a wafer through an exposure process. This is done repeatedly using multiple reticles with different circuit patterns designed, and the circuit patterns are combined to form a device on the wafer. However, as the device patterns are highly integrated, the circuit patterns formed in each process step increase the possibility of misalignment between circuit patterns, and such misalignment greatly affects the reliability of the device. Therefore, the vernier for superimposition measurement is inserted in each reticle.
종래에는 각 공정단계마다 웨이퍼상에 형성되는 회로패턴들 간의 오배열을 방지하기 위하여, 레티클에 중첩 측정용 버니어로 막대 버니어 또는 박스 버니어를 삽입하였다.Conventionally, in order to prevent misalignment between circuit patterns formed on a wafer in each process step, a bar vernier or a box vernier is inserted into a reticle as an overlap measurement vernier.
막대 버니어 박스 버니어를 사용하는 방법은 측정이 용이하다는 장점은 있으나, 다음과 같은 단점이 있다.The method of using the bar vernier box vernier has the advantage of easy measurement, but has the following disadvantages.
첫째, 가시 영역의 파장을 사용하므로 초점에 따라 중첩값이 달라지므로 현미경 사용시 높은 숙련도가 필요하며, 측정 장비 사용시 프로그램 작성에 따라 중첩값이 달라진다.First, because the wavelength of the visible region is used, the superposition value varies depending on the focus, so a high level of skill is required when using a microscope, and the superposition value varies depending on the programming of the measuring instrument.
둘째, 웨이퍼상에 중첩 형성된 버니어 패턴의 상을 상대 비교(제 1 버니어 패턴의 상과 제 2 버니어 패턴의 상을 상대 비교)하여 중첩값을 얻기 때문에 두 패턴의 상이 동일한 초점에 위치해야 하는데, 실제로 동일한 위치에 놓이기 어렵다.Second, since the image of the vernier pattern superimposed on the wafer is comparatively compared (the image of the first vernier pattern and the image of the second vernier pattern) to obtain an overlap value, the images of the two patterns should be located at the same focal point. It is difficult to put in the same position.
셋째, 막대 버니어 또는 박스 버니어 값이 동일 하여야 하나 값이 일치 하지 않을 때 기준되는 값이 없다.Third, the bar vernier or box vernier values should be the same, but there is no reference value when the values do not match.
넷째, 가장 근본적인 단점은 수천 Å 의 파장을 사용하여 수백 내지 수십 Å 의 해상력을 얻는 공정이다.Fourth, the most fundamental drawback is the process of obtaining hundreds to tens of kilowatts of resolution using wavelengths of thousands of kilohertz.
따라서, 본 발명은 절대 기준의 중첩값을 얻을 수 있고, 보다 정밀한 중첩값을 얻을 수 있으며, CD SEM으로 중첩값을 자동으로 측정 가능하게 하고, 버니어 패턴 형성시 공정 효과(process effect)를 최소한으로 줄일수 있는 중첩 측정용 버니어를 제공함에 그 목적이 있다.Therefore, the present invention can obtain the overlap value of the absolute reference, obtain a more precise overlap value, enable the automatic measurement of the overlap value by CD SEM, and minimize the process effect when forming the vernier pattern The purpose is to provide a vernier for measuring overlap.
이러한 목적을 달성하기 위한 본 발명의 중첩 측정용 버니어는 전체 모양이 크롬 영역으로 된 사각 박스 모양을 이루되, 사각 박스내에 비크롬 영역으로 된 다수의 패턴이 형성되며, 레티클의 스크라이브 라인 영역에 삽입된 제 1 버니어와, 상기 제 1 버니어의 크롬 영역과 크기가 동일한 크롬 영역으로 된 사각 박스 모양을 이루되, 사각 박스내에는 상기 제 1 버니어의 비크롬 영역과 크기가 다른 비크롬 영역으로 된 다수의 패턴이 형성되며, 상기 스크라이브 라인 영역에 삽입된 제 2 버니어로 구성된 것을 특징으로 한다.In order to achieve the above object, the vernier for overlapping measurement of the present invention forms a rectangular box shape in which the overall shape is a chrome area, and a plurality of patterns of non-chrome areas are formed in the rectangular box and inserted into the scribe line area of the reticle. A plurality of first verniers and a rectangular box shape having a chrome area having the same size as the chrome area of the first vernier, and a plurality of non-chrome areas having a different size from the non-chrome area of the first vernier in the rectangular box. The pattern of is formed, characterized in that composed of a second vernier inserted in the scribe line region.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 중첩 측정용 제 1 및 제 2 버니아가 삽입된 레티클의 평면도이고, 제2a도는 제 1 버니어의 확대 평면도이며, 제2b도는 제 1 버니어를 이루는 다수의 패턴중 어느 하나의 확대도이다. 그리고, 제3a도는 제 2 버니어의 확대 평면도이고, 제3b도는 제 2 버니어를 이루는 다수의 패턴중 어느 하나의 확대도이다.FIG. 1 is a plan view of a reticle in which the first and second burners for overlap measurement of the present invention are inserted, FIG. 2a is an enlarged plan view of the first vernier, and FIG. 2b is an enlargement of any one of a plurality of patterns constituting the first vernier. It is also. 3A is an enlarged plan view of the second vernier, and FIG. 3B is an enlarged view of any one of a plurality of patterns forming the second vernier.
제1도를 참조하면, 레티클(1)은 기본적으로 스크라이브 라인 영역(2)에 의해 구분 되어지는 다수의 회로패턴 영역(3)으로 구성된다. 반도체 소자 제조공정에서 소정의 소자를 완성시키기 위해, 레티클(1)은 일반적으로 약 20 개가 필요한데, 레티클(1)의 회로패턴 영역(3)에는 각 공정에 부합되는 소정의 회로패턴이 설계되어 있다. 레티클(1)을 사용하는 각각의 공정에 의해 형성되는 각각의 회로패턴간의 오배열을 방지하기 위하여, 레티클(1)의 스크라이브 라인 영역(2)에 중첩 측정용 버니어가 삽입된다. 중첩 측정용 버니어는 제 1 버니어(10)와 제 2 버니어(20)로 각각 삽입된다. 제 1 버니어(10)와 제 2 버니어(20)는 그 크기가 동일하게 형성되며, 이 두 개의 버니어(10 및 20)를 합한 폭은 스크라이브 라인 영역(2)의 폭보다 작아야 한다.Referring to FIG. 1, the reticle 1 is basically composed of a plurality of circuit pattern regions 3 separated by scribe line regions 2. In order to complete a predetermined device in a semiconductor device manufacturing process, about 20 reticles 1 are generally required. In the circuit pattern region 3 of the reticle 1, predetermined circuit patterns corresponding to each process are designed. . In order to prevent misalignment between the respective circuit patterns formed by the respective processes using the reticle 1, an overlap measurement vernier is inserted into the scribe line region 2 of the reticle 1. The overlap measurement vernier is inserted into the 1st vernier 10 and the 2nd vernier 20, respectively. The first vernier 10 and the second vernier 20 are formed in the same size, and the width of the two verniers 10 and 20 combined should be smaller than the width of the scribe line region 2.
본 발명의 제 1 버니어(10)와 제 2 버니어(20) 각각은 제2a 및 3a도에 각각 확대 도시된다.Each of the first vernier 10 and the second vernier 20 of the present invention is shown enlarged in FIGS. 2A and 3A, respectively.
제2a도를 참조하면, 제 1 버니어(10)는 전체모양이 크롬 영역(11)으로 된 사각 박스 모양을 이루되, 크롬 영역(11)으로 된 사각 박스내에는 비크롬 영역(12)으로 된 다수의 패턴이 형성된다. 다수의 패턴의 배열은 다수의 행과 다수의 열의 조합으로 배열하는 것이 바람직하며, 본 발명의 실시예에서는 16개의 패턴 즉, 제 1 내지 16 패턴(12-1, 12-2, 12-3,····, 12-16)에 의해 4행과 4열의 조합으로 제 1 버니어(10)가 제작된 것이 도시된다.Referring to FIG. 2A, the first vernier 10 has a rectangular box shape having a chromium region 11 in its entire shape, and a non-chrome region 12 in a rectangular box of chrome regions 11. Multiple patterns are formed. The arrangement of the plurality of patterns is preferably arranged in a combination of a plurality of rows and a plurality of columns, in the embodiment of the present invention 16 patterns, that is, the first to 16 patterns (12-1, 12-2, 12-3, 12-16) shows the manufacture of the first vernier 10 in a combination of four rows and four columns.
이와같이 제작된 제 1 버니어(10)는 다수의 패턴중 외곽에 형성된 패턴들이 단독 패턴에서 발생되기 쉬운 공정 효과를 최소화 할 수 있게하며, 다수의 패턴중 안쪽에 형성된 패턴들이 중첩 측정시 임의의 패턴으로 사용되어 측정 포인트를 찾는데 용이하게 한다.The first vernier 10 manufactured as described above may minimize process effects in which patterns formed on the outside of the plurality of patterns are likely to occur in a single pattern, and patterns formed inside of the plurality of patterns may be random patterns when the overlapping measurement is performed. Used to facilitate finding the measuring point.
제 1 버니어(10)는 제2a도에 도시된 바와같이 크롬 영역(11)으로된 사각 박스내에 비크롬 영역(12)으로 된 다수의 패턴으로 이루어지는 것도 중요 하지만, 비크롬 영역(12)으로 딘 각각의 패턴의 모양도 중요하다.It is also important that the first vernier 10 consists of a number of patterns of non-chromium regions 12 in a rectangular box of chromium regions 11 as shown in FIG. The shape of each pattern is also important.
비크롬 영역(12)으로 된 다수의 패턴중 어느 하나를 확대 도시한 제2b도를 참조하면, 비크롬 영역(12)은 4개의 변에 의해 전체모양이 사각 모양을 이루되, 각각의 변은 직선이 아니고 비크롬 영역(12)의 중심부쪽으로 오목하면서 계단진 형태이다. 이와같은 형태로 변을 형성하는 이유는 노광공정시 발생하는 공정효과(프로세스 이펙트)를 줄이기 위해서이다.Referring to FIG. 2B, which is an enlarged view of any one of a plurality of patterns of the non-chromium region 12, the non-chromium region 12 is formed in a quadrangular shape by four sides. It is not straight but concave toward the center of the non-chromium region 12 and stepped. The reason for forming the edge in such a form is to reduce the process effect (process effect) generated during the exposure process.
제3a도를 참조하면, 제 2 버니어(20)는 진술한 제 1 버니어(10)와 유사하다. 즉, 제 2 버니어(20)는 제 1 버니어(10)의 크롬 영역(11)과 크기가 동일한 크롬 영역(21)으로 된 사각 박스 모양을 이루되, 크롬 영역(21)으로 된 사각 박스내에는 제 1 버니어(10)의 비크롬 영역(12)과 크기가 다른 비크롬 영역(22)으로 된 다수의 패턴이 형성된다. 다수의 패턴의 배열은 제 1 버니어(10)와 동일한 위치가 되게 다수의 행과 다수의 열의 조합으로 배열된다. 즉, 제 1 버니어(10)와 제 2 버니어(20)를 포개었을 때 제 1 버니어(10)의 패턴들과 제 2 버니어(20)의 패턴들이 1 : 1 로 대응되어야 한다. 본 발명의 실시예에서는 16개의 패턴 즉, 제 1 내지 16 패턴(22-1, 22-2, 22-3, ·····, 22-16)에 의해 4행과 4열의 조합으로 제 2 버니어(20)가 제작된 것이 도시된다.Referring to FIG. 3A, the second vernier 20 is similar to the first vernier 10 stated. That is, the second vernier 20 has a rectangular box shape made of chrome regions 21 having the same size as the chromium region 11 of the first vernier 10, but is inside the rectangular box of chrome regions 21. A plurality of patterns are formed of non-chromium regions 22 that are different in size from the non-chromium regions 12 of the first vernier 10. The arrangement of a plurality of patterns is arranged in a combination of a plurality of rows and a plurality of columns to be in the same position as the first vernier 10. That is, when the first vernier 10 and the second vernier 20 are stacked, the patterns of the first vernier 10 and the patterns of the second vernier 20 should correspond to 1: 1. In the embodiment of the present invention, the second pattern is a combination of four rows and four columns by sixteen patterns, that is, the first to sixteenth patterns 22-1, 22-2, 22-3,. It is shown that the vernier 20 is made.
이와같이 제작된 제 2 버니어(20)는 다수의 패턴중 외곽에 형성된 패턴들이 단독 패턴에서 발생되기 쉬운 공정 효과를 최소화 할 수 있게하며, 다수의 패턴중 안쪽에 형성된 패턴들이 중첩 측정시 임의의 패턴으로 사용되어 측정 포인트를 찾는데 용이하게 한다.The second vernier 20 manufactured as described above may minimize process effects in which patterns formed on the outer side of the plurality of patterns are easily generated in a single pattern, and patterns formed inside of the plurality of patterns may be random patterns when overlapping measurement is performed. Used to facilitate finding the measuring point.
비크롬 영역(22)으로 된 다수의 패턴중 어느 하나를 확대 도시한 제3b도를 참조하면, 제 2 버니어(20)의 비크롬 영역(22)은 제 1 버니어(10)의 비크롬 영역(12)과 닮은꼴로 크기만 다르다. 본 발명의 실시예에서는 제 2 버니어(20)의 비크롬 영역(22)의 크기가 제 1 버니어(10)의 비크롬 영역(12)의 크기보다 큰 경우이다. 제 1 버니어(10)의 비크롬 영역(12)과 제 2 버니어(20)의 비크롬 영역(22)의 크기 차이는 노광공정에 의해 전달되는 이미지에서 임계치(CD) 측정 간격이 약 1㎛가 되는 차이가 되도록 설계된다.Referring to FIG. 3B, which shows an enlarged view of one of a plurality of patterns of non-chromium regions 22, the non-chromium region 22 of the second vernier 20 may be a non-chromium region of the first vernier 10. Similar to 12), only in size. In the exemplary embodiment of the present invention, the size of the non-chrome region 22 of the second vernier 20 is larger than that of the non-chromium region 12 of the first vernier 10. The size difference between the non-chromium region 12 of the first vernier 10 and the non-chromium region 22 of the second vernier 20 may be about 1 μm in the threshold (CD) measurement interval in the image transmitted by the exposure process. It is designed to be a difference.
상기와 같이 제 1 및 2 버니어(10 및 20)가 삽입된 레티클을 사용하여 중첩값을 측정하는 방법을 간단히 기술하면 다음과 같다.As described above, a method of measuring an overlap value using a reticle into which the first and second verniers 10 and 20 are inserted is briefly described as follows.
반도체 소자의 제조공정중 제 1 공정에 사용되는 제 1 레티클을 제1도에 도시된 레티클(1)과 동일한 위치에 제 1 및 2 버니어(10 및 20)가 삽입되었다고 가정하면, 제 2 공정에 사용되는 제 2 레티클은 제 1 및 2 버니어(10 및 20)의 위치가 바뀌어지게 삽입된다.Assuming that the first and second verniers 10 and 20 are inserted in the same position as the reticle 1 shown in FIG. The second reticle used is inserted so that the positions of the first and second vernier 10 and 20 are reversed.
이러한 제 1 및 2 레티클을 사용하여 제 1 및 2 공정을 실시하면, 제 1 레티클의 제 1 버니어(10)와 제 2 레티클의 제 2 버니어(20)가 중첩되고, 반대로 제 1 레티클의 제 2 버니어(20)와 제 2 레티클의 제 1 버니어(10)가 중첩된다. 제 1 버니어(10)의 비크롬 영역(12)의 크기가 제 2 버너어(20)의 비크롬 영역(22)의 크기보다 작기 때문에 제 4도에 도시된 바와 같이 웨이퍼상에 크고 작은 2개의 홀 즉, 제 1 버니어(10)의 비크롬 영역(12)에 의해 형성되는 제 1 홀(30)과 제 2 버니어(20)의 비크롬 영역(22)에 의해 형성되는 제 2 홀(40)이 상호 중첩되어 형성된다.When the first and second processes are performed using the first and second reticles, the first vernier 10 of the first reticle and the second vernier 20 of the second reticle overlap, and conversely, the second of the first reticle Vernier 20 and the first vernier 10 of the second reticle overlap. Since the size of the non-chromium region 12 of the first vernier 10 is smaller than the size of the non-chromium region 22 of the second burner 20, two large and small elements on the wafer as shown in FIG. The hole, that is, the second hole 40 formed by the non-chrome region 22 of the first hole 30 and the second vernier 20 formed by the non-chrome region 12 of the first vernier 10. These are formed to overlap each other.
제4도는 제 1 버니어(10)의 비크롬 영역(12)으로 된 다수의 패턴중 어느 하나와 제 2 버니어(20)의 비크롬 영역(22)으로 된 다수의 패턴중 어느 하나에 의해 제 1 홀(30)과 제4도와 같이 제 1 및 2 홀(30 및 40)이 형성된 것이 다수개 형성된다.FIG. 4 illustrates the first method according to any one of a plurality of patterns of the non-chromium regions 12 of the first vernier 10 and a plurality of patterns of the non-chromium regions 22 of the second vernier 20. A plurality of first and second holes 30 and 40 are formed as shown in the hole 30 and the fourth drawing.
중첩값은 CD SEM으로 측정하여 아래의 식으로 X축 및 Y축의 중첩값을 구할 수 있는데, 그 식은The superimposition value can be measured by CD SEM to obtain the superimposition value of the X-axis and Y-axis by the following equation.
X축의 중첩값=1/2(X2-X1)X-axis overlap = 1/2 (X2-X1)
Y축의 중첩값=1/2(Y2-Y1)Y-axis overlap = 1/2 (Y2-Y1)
이다.to be.
상술한 바와같이 본 발명의 중첩 측정용 버니어는 레티클의 스크라이브 라인 영역에 제 1 및 2 버니어가 삽입된다. 제 1 및 2 버니어는 크롬 영역으로 된 동일크기의 사각 박스 모양을 이룬다. 제 1 및 2 버니어는 크롬 영역으로 된 사각박스내에 비크롬 영역으로 된 다수의 패턴이 같은 수로 형성된다. 제 1 버니어의 비크롬 영역과 제 2 버니어의 비크롬 영역은 닮은 꼴로 크기만 다르다.As described above, in the overlap measurement vernier of the present invention, first and second verniers are inserted into the scribe line region of the reticle. The first and second verniers form a rectangular box of the same size in the chrome area. The first and second verniers are formed with the same number of patterns of non-chromium regions in a rectangular box of chromium regions. The non-chromium region of the first vernier and the non-chromium region of the second vernier are similar in size and differ only in size.
따라서, 중첩 측정용 버니어로 제 1 및 2 버니어가 삽입된 레티클을 반도체 소자의 제조공정에 사용하면, 절대 기준의 중첩값을 얻을 수 있고, 보다 정밀한 중첩값을 얻을 수 있으며, CD SEM으로 중첩값을 자동으로 측정 가능하게 하고, 버니어 패턴 형성시 공정 효과(process effect)를 최소한으로 줄일 수 있다.Therefore, when the reticle in which the first and second verniers are inserted as the superposition measurement vernier is used in the manufacturing process of the semiconductor device, the superposition value of the absolute reference can be obtained, the more precise superposition value can be obtained, and the superimposition value by CD SEM. Can be measured automatically, and the process effect when forming the vernier pattern can be minimized.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025861A KR0168152B1 (en) | 1995-08-22 | 1995-08-22 | Overlay measurement vernior in reticle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950025861A KR0168152B1 (en) | 1995-08-22 | 1995-08-22 | Overlay measurement vernior in reticle |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012971A KR970012971A (en) | 1997-03-29 |
| KR0168152B1 true KR0168152B1 (en) | 1999-02-01 |
Family
ID=19424022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950025861A KR0168152B1 (en) | 1995-08-22 | 1995-08-22 | Overlay measurement vernior in reticle |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0168152B1 (en) |
-
1995
- 1995-08-22 KR KR1019950025861A patent/KR0168152B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970012971A (en) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902703A (en) | Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor | |
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| US7368208B1 (en) | Measuring phase errors on phase shift masks | |
| KR100613461B1 (en) | Double exposure method using double exposure technique and photomask for the exposure method | |
| KR101555084B1 (en) | Determining critical dimension or overlay variation of integrated circuit fields | |
| JP4635085B2 (en) | Manufacturing method of semiconductor device | |
| KR930003265A (en) | Method of manufacturing or exposing a semiconductor device or semiconductor integrated circuit device and a mask used therein | |
| US8021805B2 (en) | Backside phase grating mask and method for manufacturing the same | |
| US8679708B2 (en) | Polarization monitoring reticle design for high numerical aperture lithography systems | |
| GB2287328A (en) | Method for fabricating a photomask | |
| JPH11204397A (en) | Pattern determining method and aperture used in aligner | |
| US5821034A (en) | Method for forming micro patterns of semiconductor devices | |
| JP2007256511A (en) | Photomask for resist pattern formation and its manufacturing method, and forming method for resist pattern using same photomask | |
| US7361433B2 (en) | Photomask for forming photoresist patterns repeating in two dimensions and method of fabricating the same | |
| US7588865B2 (en) | Photo mask and method for manufacturing patterns using the same | |
| KR0168152B1 (en) | Overlay measurement vernior in reticle | |
| US8859168B2 (en) | Masks for microlithography and methods of making and using such masks | |
| JP2006210928A (en) | Structure for projecting pattern on image surface | |
| JP2001110719A5 (en) | ||
| US6635388B1 (en) | Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask | |
| JP2000010254A (en) | Halftone type phase shift mask and method for measuring misalignment measurement mark | |
| US5712063A (en) | Phase shift mask comprising light shielding regions having a multiple box structure | |
| US7056628B2 (en) | Mask for projecting a structure pattern onto a semiconductor substrate | |
| GB2293026A (en) | Phase shift mask | |
| JP3462650B2 (en) | Resist exposure method and method of manufacturing semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080929 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |