KR0166813B1 - 모오스 캐패시터의 누설전압감지회로 - Google Patents

모오스 캐패시터의 누설전압감지회로 Download PDF

Info

Publication number
KR0166813B1
KR0166813B1 KR1019950058900A KR19950058900A KR0166813B1 KR 0166813 B1 KR0166813 B1 KR 0166813B1 KR 1019950058900 A KR1019950058900 A KR 1019950058900A KR 19950058900 A KR19950058900 A KR 19950058900A KR 0166813 B1 KR0166813 B1 KR 0166813B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
monitoring
leakage
inverter
Prior art date
Application number
KR1019950058900A
Other languages
English (en)
Other versions
KR970051248A (ko
Inventor
왕성호
김대정
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950058900A priority Critical patent/KR0166813B1/ko
Publication of KR970051248A publication Critical patent/KR970051248A/ko
Application granted granted Critical
Publication of KR0166813B1 publication Critical patent/KR0166813B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 MOS 캐패시터의 누설전압감지회로에 관한 것으로, 구체적으로는 샘플/홀드회로의 MOS 캐패시터의 누설전압을 모니터링하는 모니터링 캐패시터를 구비하여 샘플 /홀드회로의 MOS 캐패시터의 누설전압을 감지할 때 모니터링 커패시터의 샘플/홀드시에 발생되는 클럭 피드 드로우(clock feed through)현상을 상쇄시키도록 한 MOS 캐패시터의 누설전압감지회로에 관한 것이다.
이와같은 목적을 달성하기 위한 본 발명의 MOS 캐패시터의 누설전압감지회로는 반도체 메모리의 MOS 캐패시터의 누설전압을 모니터링하는 모니터링 캐패시터와, 상기 모니터링 캐패시터를 초기전압으로 프리차지시키기 위한 프리차지부와, 상기모니터링 캐패시터의 프리차지된 전압을 풀다운시킨후, 스위칭수단의 턴오프시에 발생되는 클럭 피드 드로우에 의한 전압변동을 제거시켜 모니터링 캐패시터의 홀드 전압을 일정 레벨의 전압으로 고정하는 홀드전압고정부와, 상기 모니터링 캐패시터의 누설전압이 설정값 이상으로 되면 이를 감지하여 출력시키는 누설전압감지부를 구비함을 특징으로 한다.

Description

모오스(MOS)캐패시터의 누설전압감지회로
제1도는 종래의 샘플/홀드용의 MOS 캐패시터를 사용하여 누설전압을 검출하는 장치의 블록도.
제2도는 제1도의 상세회로.
제3도는 제1도의 장치에서의 동작을 나타내는 타이밍도.
제4도는 종래의 MOS 캐패시터의 누설전압감지회로를 나타낸 회로도.
제5도는 제4도의 회로에서 발생하는 클럭 피드 드로우현상에 의한 전압변동을 나타낸 도면.
제6도는 본 발명의 MOS 캐패시터의 누설전압감지회로의 상세회로도.
제7도 (a) 및 (b)는 본 발명의 MOS 캐패시터의 누설전압감지회로 홀드전압 및 검출신호를 시뮬레이션한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
110 : 모터링 111 : 초기전압 프리차지부
112 : 홀드전압고정부 113 : 누설전압감지부
본 발명은 MOS 캐패시터의 누설전압감지회로에 관한 것으로, 구체적으로는 샘플/홀드회로의 MOS 캐패시터의 누설전압을 모니터링하는 모니터링 캐패시터를 구비하여 샘플/홀드회로의 MOS 캐패시터의 누설전압을 감지할 때 모니터링 커패시터의 샘플/홀드시에 발생되는 클럭 피드 드로우(clock feed through)현상으로 인한 전압변동을 상쇄시키도록 한 MOS 캐패시터의 누설전압감지회로에 관한 것이다.
샘플/홀드회로의 MOS 캐패시터를 이용한 종래의 기술로서는 미국특허 제5,117,428호에 기재된 것이 있다.
상기 특허에 기재된 발명은 제1도 및 제2도에 도시된 바와 같이, 공지의 DRAM 타이밍 및 제어회로(도시안됨)에 의해 각 워드라인의 엑세스동안 발생되는 제어신호 RLB를 반전시켜서 지연시키기 위한 인버터(11) 및 딜레이(12∼14)로 형성되는 지연회로(10)와, 상기 지연회로(10)의 출력과 테스트동안 발생되는 하이레벨의 제어신호 TLWLL를 논리 연산하여 출력하도록 NAND게이트(21), 인버터(22,23) 및 NOR게이트(24)로 형성되는 콘트롤러(20)와, 상기 콘트롤러(20)의 한 출력신호에 따라 워드라인의 프리차지된 전압을 샘플하여 홀드하도로구 nMOSFET(31,33), 샘플 캐패시터(72), 캐패시터(75), 프로그램어블 스위치(74) 및 프로브(78)로 형성되는 샘플/홀드부(30)와, 상기 샘플/홀드부(30)의 홀드신호와 워드라인의 신호를 비교하여 워드라인의 누설전압을 검출하도록 능동부하를 갖는 차동증폭기(41∼44)로 구성되는 비교기(40)와, 상기 비교기(40)의 검출신호를 출력시키는 드라이버(50)로 구성되어 있다.
상기 발명에 의하면, 공지의 DRAM 타이밍 및 제어회로에 의하여 발생된 하이레벨의 제어신호 RLB 및 TLWLL가 입력될 때, 상기 제어신호 RLB가 지연회로(10)를 통하여 콘트롤러(20)의 입력단자에 입력되기 이전에는 NAND게이트(21)의 출력은 로우레벨이 되고 이 신호가 인버터(22)를 통하여 반전된 이후 도통상태의 nMOSFET (73)를 통하여 nMOSFET(71)를 턴온시키면 프리차지되는 워드라인의 전압이 샘플/홀드부(30)의 샘플 캐패시터(72)에 충전되어서 샘플 캐패시터(72)의 충전 전압(노드 N의 전압)이 워드라인의 전압(노드 P의 전압)과 동일하게 되고, 이어 지연회로(10)를 통하여 지연된 제어신호 RLB가 NAND게이트(21)의 한 입력단자에 입력되어서 nMOSFET(71)가 턴오프되므로 제3도의 시가 to에서 워드란인의 전압이 캐패시터(72)에 샘플홀드된다.
이어서, 노드 N의 전위는 제3도의 시간 to에 도시되어 있는 바와같이, 프로그램어블스위치(74)와 MOS 캐패시터(75)의 작용을 약간 풀다운되는 전압으로 세트된다.
이때, 노드 P의 전압이 노드 N의 전압보다 큰 상태로 유지되어 있으므로, 후단의 비교기(40)에서 노드 P의 높은 전압이 게이트에 인가된 nMOSFET(44)의 전류는 노드 N의 낮은 전압이 게이트에 인가된 nMOSFET(43)의 전류보다 크게 되므로 노드 R의 전압은 접속되는 드라이버(50)의 인버터(52)의 로직 드레쉬 홀드전압보다 낮게 하강하게 되어서 인버터(52)의 출력은 하이레벨의 신호를 출력하게 된다.
그러나, 제3도의 시간 t4에서와 같이, 워드라인이 누설되어서 노드 P의 전압이 노드 N의 전압보다 낮아지게 되면, nMOSFET(43)의 전류가 nMOSFET(44)의 전류보다 급격히 상승하게 되어서 노드 R의 전압이 인버터(52)의 로직드레쉬 홀드전압 이상으로 상승하게 되므로, 인버터(52)는 로우레벨로 반전하게 되어서 워드라인의 누설유무를 감지할 수 있다.
그러나, 상기 샘플/홀드회로(30)의 샘플 MOS 캐패시터(32)나 MOS 캐패시터(35)가 누설이 발생되는 경우에는, 워드라인이 누설되어 노드 P의 전압이 하강할때, 상기 MOS 캐패시터(32,35)도 누설되어 노드 N의 전압도 하강하게 되므로, 비교기(40)의 출력은 전혀 변동이 없게되므로 워드라인의 누설을 검출할 수 없다는 문제점이 있다.
본원의 출원인은 이와같은 문제점을 해소할 수 있도록 발명한 장치를 선행 출원한 바 있다.
즉, 상기 선출원 특허의 MOS 캐패시터의 누설전압감지회로는 제4도에 도시되어 있는바와같이, 소정의 타이밍 제어신호를 발생하기 위한 타이밍제어신호발생부(60)와, 상기 타이밍제어신호발생부(60)의 출력에 의해 스위칭되는 스위칭수단과 MOS 캐패시터(c1···cn)를 구비하여 제1전압(VDD)을 샘플/홀드하는 샘플/홀드부(100)와, 상기 샘플/홀드부의 MOS 캐패시터(c1···cn)의 누설전압을 모니터하도록 동일 타입으로 형성되는 모니터링 캐패시터(90)와, 상기 모니터링 캐패시터(90)에 제2전압(V1)으로 충전하여 홀드하는 모니터링 캐패시터 충전부(70)와, 상기 모니터링 캐패시터(90)의 누설전압이 설정값 이상으로 되면 이를 감지하여 검출하도록 인버터(81)를 가지는 누설전압감지부(80)를 구비하여 구성한 것이다.
상기한 구성에 따라 누설테스트신호(TS)의 인가에 의하여, 타이밍제어신호발생부(60)에서 타이밍제어신호가 발생되면 샘플/홀드부(100)의 nMOSFET(N1)을 턴온시켜 MOS 캐패시터(c1···cn)가 제1전압, 즉 VDD로 충전됨과 동시에 모니터링 캐패시터 충전부(70)의 nMOSFET(71, 75)가 턴온되고 pMOSFET(76)는 턴오프되어 모니터링 캐패시터(90)가 인버터(72)의 로직 드레쉬홀드 전압(V1)으로 충전된다.
이어서 하이레벨상태로 출력되는 누설전압감지부(80)의 신호가 타이밍제어신호발생부(60)를 통하여 지연된 후 로우레벨의 신호를 발생하여 샘플/홀드부(100)의 nMOSFET(N1) 및 모니터링 커패시터 충전부(70)의 nMOSFET(71, 75)를 턴오프 시킴으로써, 샘플/홀드부(100) 및 모니터링 캐패시터(90)는 각각 전압 VDD와 V1으로 홀드되며, 그 후 모니터링 캐패시터에서 누설이 발생되어 그의 누설전압이 전술한 인버터(72)의 로직 드레쉬홀드 전압인 V1과, 상기 누설전압감지부(80)의 인버터(81)의 로직드레쉬홀드 전압인 V2와의 차에 의하여 결정되는 값이상으로 될때 누설전압감지부(80)에서 검출하여 출력함으로써 샘플/홀드부의 MOS 캐패시터의 누설전압을 감지하여 검출하도록 한것으로서 종래 MOS 캐패시터의 누설전압검출로 인한 문제점을 해소할 수 있었다.
그러나, 상기 선출원 특허의 MOS 캐패시터의 누설전압감지회로는 모니터링 캐패시터(90)가 인버터(72)의 로직 드레쉬홀드전압으로 충전한 후 홀드하도록 모니터링 캐패시터 충전부(70)의 스위칭소자인 nMOSFET(71)를 턴오프시킬때 클럭 피드 드로우(Clock feed through)현상으로 인한 전압강하가 일어난다.
보다 구체적으로 설명하면, 통상의 MOSFET는 게이트전극과 드레인 및 소오스와는 오버랩되는 부분이 있고, 예를들어 nMOSFET인 경우, 상기 오버랩되는 부분으로 인하여 도통시에는 게이트에 +전하가, 드레인이나 또는 소오스에는 -전하가 존재하고 있어, nMOSFET가 갑자기 턴오프될때, nMOSFET의 오버랩되는 부분이 상기 전하가 충전된 캐패시터로 작용하여 제4도에서 X로 표기된 부분과 같이 전압강하가 발생하게 되므로 모니터링 캐패시터(90)에는 전술한 인버터(72)의 로직 드레쉬홀드 전압인 V1로 홀드되지 못하게 되고 이로 인해 누설전압을 결정하는 두개의 인버터(72, 81)의 로직 드레쉬홀드전압의 차 V1-V2가 실제 원하는 값보다 차이가 있게되어 오차가 발생하게 된다.
따라서 본 발명은 상기와 같은 문제점을 감안하여 발명한 것으로, 본 발명의 목적은 모니터링 캐패시터를 일정전압으로 충전한 후 홀드시킬때 발생되는 클럭 피드드로우 현상을 상쇄시켜 정밀하게 누설전압을 감지하여 검출할 수 있도록 한 MOS 캐패시터의 누설전압감지회로를 제공하기 위한 것이다.
이와같은 본 발명의 목적을 달성하기 위한 MOS 캐패시터의 누설전압감지회로는, 반도체 메모리의 MOS 캐패시터의 누설전압을 모니터링하는 모니터링 캐패시터와, 상기 모니터링 캐패시터를 초기전압을 프리차지시키기 위한 프리차지부와, 상기 모니터링 캐패시터의 프리차지된 전압을 풀다운시킨후 스위칭수단의 턴오프시에 발생되는 클럭 피드 드로우에 의한 전압변동을 제거시켜 모니터링 캐패시터의 홀드전압을 일정 레벨의 전압으로 고정하는 홀드전압고정부와, 상기 모니터링 캐패시터의 누설전압이 소정값 이상으로 되면 이를 감지하여 출력시키는 누설전압감지부를 구비함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
제6도는 본 발명의 바람직한 실시예를 나타낸 것으로서, MOS 캐패시터의 누설전압을 모니터링하도록 통상의 MOS 캐패시터로 구성되는 모니터링 캐패시터(110)와;누설테스트신호(TS)에 의해 트리거되는 nMOSFET(114)를 통하여 초기전압(VDD)으로 상기 모니터 캐패시터(110)를 프리차지시키는 초기전압 프리차지부(111)와; 로직 드레쉬홀드전압 V1'을 가지는 인버터(115)와, 이 인버터(115)의 출력을 증폭 지연시키는 직렬 접속의 인버터(116, 117)와, 상기 인버터(117)의 출력에 의해 트리거되는 pMOSFET(118)로 구성되어, 상기 모니터링 캐패시터(110)의 홀드전압을 상기 인버터(115)의 로직드레쉬홀드전압 V1'로 고정하는 홀드전압고정부(112)와; 로직드레쉬홀드전압 V2'를 가지는 인버터(119)와, 이 인버터(119)의 출력을 증폭 지연 시켜 출력하는 직렬 접속의 인버터(120, 121)로 형성되는 누설전압감지부(113)로 구성되어 있다.
그리고, 모니터링 캐패시터(110)에 홀드되는 전압을 상기 인버터(115)의 로직드레쉬홀드전압 V1'로 고정시키기 위해 상기 홀드전압고정부(112)에서 pMOSFET (118)의 턴오프시에 클럭되는 드로우 현상에 의해 발생되어 풀업(pull up)되는 전압은 모니터링 캐패시터(110)의 충전전압이 인버터(115)의 로직드레쉬홀드전압 V1'로 된 시점부터, 지연회로인 인버터(116, 117)를 통하여 pMOSFET(118)가 턴오프되는 시점까지 pMOSFET(118)를 턴오프시키는 트리거 시간의 지연으로 인한 방전으로 풀다운 되는 전압과 서로 상쇄되도록 각 회로값을 설정한다.
이와같이 구성된 본 발명의 작용효과에 대하여 누설테스트신호(TS)로서 펄스를 시간 t1에서 인가한 후 상기 홀드전압고정부(117)의 노드 K의 전압과 누설전압감지부(113)의 출력신호 DS의 전압을 시뮬레이션한 결과를 도시한 제7도 (a)와, 시간 t2전후에서의 상기 노드 K에서의 전압을 보다 확대하여 나타낸 제7도 (b)를 참조하여 설명한다.
먼저, 시간 t1에서 누설테스트신호(TS)로서 펄스를 초기전압 프리차지부(111)의 nMOSFET(114)의 게이트에 인가하면 nMOSFET(114)가 턴온되어 제7도 (b)에 도시된 바와같이 모니터링 캐패시터(110)는 VDDA전압인 초기전압으로 충전되므로 노드 K의 전압도 VDDA전압으로 된다.
이것에 의해 홀드전압고정부(112)는 하이레벨의 신호가 인버터(115, 116, 117)를 통하여 로우레벨로 반전된 후 pMOSFET(118)의 게이트에 인가되어 pMOSFET(118)가 턴온되며, 이로 인하여 모니터링 캐패시터에 충전된 초기전압(VDDA)이 방전되어서 하강함과 동시에 V2'이상의 전압이 입력되는 누설전압감지부(113)의 출력신호 DS는 로우레벨 상태로 된다.
시간 t2에서, 노드 K에서의 전압이 V1'으로 되면 인버터(115)의 출력이 하이레벨로 되어, 이 신호는 지연수단인 인버터(116, 117)를 통하여 소정시간동안 지연된 후 pMOSFET(118)를 턴오프시킨다.
이때, 상기 지연시간동안 pMOSFET(118)를 통하여 방전된 노드 K에서의 전압 강하와 pMOSFET(118)의 턴오프시에 발생하는 클럭 피드 드로우 현상에 의하여 상승된 전압은 상쇄되어서 시간 t2에서의 노드 K의 전압은 인버터(115)의 로직 드레쉬홀드 전압 V1'으로 고정되어, 모니터링 캐패시터의 홀드전압 역시 상기 전압 V12으로 고정된다(제7도 (b) 참조).
이어 시간 t3에서 모니터링 캐패시터(110)의 누설로 인하여 그의 전압이 인버터(119)의 로직 드레쉬홀드 전압 V2' 까지 하강하면 상기 인버터(119)의 출력이 하이레벨로 되고 이로인해 누설전압감지부(113)의 출력신호 DS가 하이레벨로 되어 누설을 확인하게 된다.
이상과 같이 본 발명은 모니터링 캐패시터(110)의 프리차지된 전압을 풀다운시킨후 직렬접속의 인버터(116, 117)로 형성되는 지연수단으로 pMOSFET을 턴오프하는 트리거시간을 지연시켜 발생되는 모니터링 캐패시터의 홀드전압의 강하로 클럭피드 드로우에 의한 상기 홀드전압의 상승을 상쇄시키게 되어 클럭 피드 드로우 현상에 의한 오차를 줄일 수 있으므로 매우 정밀하게 MOS 캐패시터의 누설전압을 감지할 수 있다는 효과가 있다.

Claims (3)

  1. 반도체 메모리의 MOS 캐패시터의 누설전압을 모니터링하는 모니터링 캐패시터와, 상기 모니터링 캐패시터를 초기전압으로 프리차지시키기 위한 프리차지부와, 상기 모니터링 캐패시터를 초기전압으로 프리차지시키기 위한 프리차지부와, 상기 모니터링 캐패시터의 프리차지된 전압을 풀다운시킨후, 스위칭수단의 턴오프시에 발생되는 클럭시터의 프리차지된 전압을 풀다운시킨후, 스위칭수단의 턴오프시에 발생되는 클럭 피드 드로우에 의한 전압변동을 제거시켜 모니터링 캐패시터의 홀드전압을 일정 레벨의 전압으로 고정하는 홀드전압고정부와, 상기 모니터링 캐패시터의 누설전압이 설정값 이상으로 되면 이를 감지하여 출력시키는 누설전압감지부를 구비함을 특징으로 하는 MOS 캐패시터의 누설전압감지회로.
  2. 제1항에 있어서, 상기 홀드전압고정부는, V12의 로직드레쉬 홀드전압을 가지는 인버터와, 상기 인버터의 출력을 지연시키는 지연수단과, 상기 지연수단의 출력에 의해 트리거되어 모니터링 캐패시터의 프리차지된 전하를 방전시키는 pMOSFET를 구비하며, 상기 pMOSFET의 턴오프시 발생되는 클럭 피드 드로우에 의한 모니터링 캐패시터에서의 전압상승을 상기 지연수단에 의한 신호지연 동안 상기 모니터링 캐패시터에 프리차지된 전하의 방전에 의한 전압강하로 상쇄시켜 상기 모니터링 캐패시터의 홀드전압을 상기 인버터의 로직 드레쉬홀드전압 V1'으로 고정하도록한 MOS 캐패시터의 누설전압감지회로.
  3. 제2항에 있어서, 상기 누설전압감지부는 로직드레쉬홀드 전압 V2'를 가지는 인버터를 구비하고, 상기 누설전압감지부에 의해 검출되는 누설전압은 상기 로직 드레쉬홀드전압 V1'와, 상기 로직드레쉬홀드전압 V2'의 차에 의하여 설정됨을 특징으로 하는 MOS 캐패시터의 누설전압감지회로.
KR1019950058900A 1995-12-27 1995-12-27 모오스 캐패시터의 누설전압감지회로 KR0166813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950058900A KR0166813B1 (ko) 1995-12-27 1995-12-27 모오스 캐패시터의 누설전압감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058900A KR0166813B1 (ko) 1995-12-27 1995-12-27 모오스 캐패시터의 누설전압감지회로

Publications (2)

Publication Number Publication Date
KR970051248A KR970051248A (ko) 1997-07-29
KR0166813B1 true KR0166813B1 (ko) 1999-02-01

Family

ID=19445121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058900A KR0166813B1 (ko) 1995-12-27 1995-12-27 모오스 캐패시터의 누설전압감지회로

Country Status (1)

Country Link
KR (1) KR0166813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001079A (ko) 2019-06-26 2021-01-06 한국원자력연구원 핵연료봉 고정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001079A (ko) 2019-06-26 2021-01-06 한국원자력연구원 핵연료봉 고정장치

Also Published As

Publication number Publication date
KR970051248A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
JP2838696B2 (ja) Ｍｏｓキャパシタの漏洩電圧感知回路
KR100218040B1 (ko) 반도체장치 및 비교회로
KR930009025B1 (ko) 반도체집적회로 장치
US5469099A (en) Power-on reset signal generator and operating method thereof
US4920282A (en) Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test
US4885476A (en) Power-on reset circuit
US5727001A (en) Circuit and method for testing an integrated circuit
EP0540052A1 (en) Ripple-free phase detector using two sample-and-hold circuits
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
KR960032486A (ko) 반도체집적회로장치 및 리프레시타이머 주기조정방법
US7279939B2 (en) Circuit for differential current sensing with reduced static power
KR100343143B1 (ko) 비트 라인 불량 검출을 위한 센스 앰프 제어 회로를구비하는 반도체 메모리 장치 및 그의 제어 방법
KR100317317B1 (ko) 반도체입력장치의셋업/홀드타임제어회로
US4728820A (en) Logic state transition detection circuit for CMOS devices
KR100332011B1 (ko) 어드레스트랜지션검출회로를갖는펄스발생회로
EP1355315B1 (en) Voltage detection circuit and method for semiconductor memory devices
KR0166813B1 (ko) 모오스 캐패시터의 누설전압감지회로
KR960038400A (ko) 전원 검출회로 및 구현방법
CN111585244A (zh) 漏电保护电路、集成电路、电子设备以及方法
US5912562A (en) Quiescent current monitor circuit for wafer level integrated circuit testing
KR0134025B1 (ko) 자동증폭회로
US6147536A (en) Delay circuit for delaying a high frequency signal and capable of adjusting an effective pulse width
US6333880B1 (en) Semiconductor memory device capable of detecting high-voltage test command signal
JPH04227315A (ja) 非同期遅延回路および入力信号遅延方法
JP3211881B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee