KR0166211B1 - Apparatus for detecting sync-pulse for digital video disc - Google Patents

Abstract

본 발명은 디지털 비데오 디스크용 동기 패턴 검출 장치에 있어서, 데이터 처리에 필요한 섹터 및 프레임 동기 신호를 생성 및 보상해 주는 디지털 비데오 디스크용 동기 패턴 검출 장치에 관한 것으로써, CLV 제어 신호 생성부(50)와, 초기 신호를 검출하는 롱 마크 검출부(60)와, 초기의 CLV 제어 신호를 제어하는 초기화 CLV 제어부(70)와, 프레임이나 섹터 동기 패턴과 일치할 때 그에 해당하는 신호를 출력하는 동기 패턴 검출부(80)와, 각 프레임과 섹터의 동기 신호를 만들어 내고 보상하는 동기 생성 및 보정부(90)와 외부 시스템의 제어와 CPU간의 인터페이스를 담당하는 제어 및 CPU 인터페이스부(100)로 구성되며, 동작 주파수를 높여 데이터 압축률을 높이고 섹터의 구별을 쉽게 하였으며, 동기 패턴을 여러개를 사용함으로써 동기를 보다 정확히 맞출 수 있고, 오차를 줄일 수 있는 효과가 있다.The present invention relates to a sync pattern detecting apparatus for a digital video disk which generates and compensates sector and frame sync signals for data processing. The CLV control signal generating unit (50) is provided. A long mark detection unit 60 for detecting the initial signal, an initialization CLV control unit 70 for controlling the initial CLV control signal, and a synchronization pattern detection unit for outputting a signal corresponding to the frame or sector synchronization pattern; 80, a synchronization generation and correction unit 90 for generating and compensating a synchronization signal of each frame and sector, and a control and CPU interface unit 100 for controlling the interface between the external system and the CPU. By increasing the frequency, the data compression rate is increased and the sectors are easily distinguished. By using multiple synchronization patterns, synchronization can be more precisely matched. It has the effect of reducing the error.

Description

디지털 비데오 디스크용 동기 패턴 검출 장치Sync Pattern Detection Device for Digital Video Disc

제1도는 본 발명에 따른 디지털 비데오 디스크 플레이어의 전체 블록도.1 is an overall block diagram of a digital video disc player according to the present invention.

제2도는 본 발명에 따른 동기 신호 검출 및 CLV(Constant Linear Velocity) 제어 신호 발생 블록도.2 is a block diagram of a synchronization signal detection and CLV (Constant Linear Velocity) control signal generation according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 증폭기 12 : CLV 서보11: amplifier 12: CLV servo

13 : LD(Laser Diode) 드라이브 14 : 포커스/트랙 서보13: LD (Laser Diode) Drive 14: Focus / Track Servo

15 : 클럭 및 데이터 검출부 16 : CLV 프로세스15 clock and data detection unit 16 CLV process

17 : 기계 제어부 18 : 동기 패턴 검출 및 보상부17 machine control unit 18 synchronization pattern detection and compensation unit

19 : 복조기 20 : 데이터 플로우 처리부19: demodulator 20: data flow processing unit

21 : 에러 보정부 50 : CLV 제어 신호 생성부21: error correction unit 50: CLV control signal generation unit

60 : 롱 마크 검출부 70 : 초기화 CLV 제어부60: long mark detection unit 70: initialization CLV control unit

80 : 동기 패턴 검출부 90 : 동기 생성 및 보정부80: sync pattern detection unit 90: sync generation and correction unit

100 : 제어 및 CPU인터페이스100: control and CPU interface

본 발명은 디지털 비데오 디스크용 동기 패턴 검출 장치에 관한 것으로써, 보다 상세히는 DVD(Digital Video Disk)에서 디스크에 기록된 데이터를 정확히 읽어내기 위해 디스크를 안정된 속도로 회전 시키는데 필요한 위상 비교 신호를 생성하는 회로 및 데이터 처리에 필요한 섹터(Sector) 및 프레임(Frame) 동기 신호를 생성 및 보상해 주는 디지털 비데오 디스크용 동기 패턴 검출 장치에 관한 것이다.The present invention relates to an apparatus for detecting a sync pattern for a digital video disk, and more particularly, to generate a phase comparison signal required to rotate a disk at a stable speed in order to accurately read data recorded on the disk from a DVD (Digital Video Disk). The present invention relates to a sync pattern detecting apparatus for a digital video disk that generates and compensates sector and frame sync signals required for circuit and data processing.

종래의 경우는 동작 주파수가 낮아서 데이터 압축률이 낮고, 섹터의 구별이 어려웠으며, 동기 패턴 검출 방식이 한가지여서 동기 보정 방법 또한 한가지면 되었고 또한 초기 속도를 검출하는 방법이 없어서 오차가 발생할 여지가 많았으며 전체적으로 속도가 느린 면이 있었다.In the conventional case, the data compression ratio was low due to the low operating frequency, it was difficult to distinguish the sectors, and there was only one sync pattern detection method, so there was no need to detect the initial speed, and there was much room for error. There was a slow side as a whole.

따라서 본 발명은 상기와 같은 문제점을 극복하기 위한 것으로써, 본 발명의 목적은 동작 주파수를 기존에 비해 4~6배 정도를 높여 데이터 압출률을 높이고 섹터의 구별을 쉽게 하였다.Therefore, the present invention is to overcome the above problems, the object of the present invention is to increase the data extrusion rate by increasing the operating frequency of about 4 to 6 times compared to the conventional and easy to distinguish the sector.

또한 동기 패턴 역시 프레임 4개와 섹터 2개의 동기 패턴을 각각 다른 것을 사용함으로써 동기를 보다 정확히 맞출 수 있는 효과가 있고 초기 속도를 검출하기 위하여 최초 동기 신호를 검출함으로써 오차를 줄일 수 있다.In addition, the synchronization pattern also has the effect of more accurately synchronizing synchronization by using different synchronization patterns of four frames and two sectors, and the error can be reduced by detecting the initial synchronization signal to detect the initial speed.

상기 본 발명의 목적을 달성하기 위한 일예로써, 입력되는 기준 클럭과 검출 클럭으로부터 각각 CLV 기준 신호와 CLV 검출 신호를 생성해 내는 CLV 제어 신호 생성부(50)와, 일정 시간 동안 가장 긴 주기를 가진 펄스를 검출해서 정해진 길이보다 길거나 짧은 것을 판단하여 그것을 출력으로 내보내고, 검출된 펄스의 길이가 정해진 길이와 같을 때 이를 초기화 CLV 제어부에 신호를 보내는 롱 마크 검출부(60)와, 롱 마크 검출부(60)에서 생성된 신호에 따라 초기화 CLV 제어 신호의 길이를 조정하는 초기화 CLV 제어부(70)와, 프레임 동기 패턴이나 섹터 동기 패턴을 검출해서 그에 해당하는 신호를 출력하는 동기 패턴 검출부(80)와, 초기 상태일 경우 초기화 CLV 제어부(70)에서 출력되는 초기화 CLV 제어 신호를 그대로 출력하고, 정상 동작 상태에서는 일정 주기 간격으로 동기 신호를 체크하여 출력하고, 일시적으로 동기가 맞지 않을 경우 이를 보상해 주는 동기 생성 및 보정부(90)와, 외부의 제어용 마이크로 프로세서와의 인터페이스 및 각 블록들을 리셋 시키거나 동작 모드를 지정하는 신호를 생성하는 제어 및 CPU 인터페이스부(100)로 구성되는 DVD(Digital Video Disk)용 동기 검출장치이다.As an example for achieving the object of the present invention, the CLV control signal generator 50 for generating the CLV reference signal and the CLV detection signal from the input reference clock and the detection clock, respectively, and having the longest period for a predetermined time. The long mark detection unit 60 and the long mark detection unit 60 which detect a pulse and judge that it is longer or shorter than a predetermined length and output it to the output, and sends a signal to the initialization CLV control unit when the detected pulse length is equal to the predetermined length. An initialization CLV control unit 70 that adjusts the length of the initialization CLV control signal according to the signal generated in step S, a synchronization pattern detection unit 80 that detects a frame synchronization pattern or a sector synchronization pattern and outputs a corresponding signal, and an initial state. In this case, the initialization CLV control signal output from the initialization CLV control unit 70 is output as it is, and in a normal operation state, a predetermined period Checks and outputs the synchronization signal, and synchronizes the synchronization generation and correction unit 90 that compensates for a temporary synchronization, and an interface with an external control microprocessor and resets each block or specifies an operation mode. A synchronization detecting device for a DVD (Digital Video Disk) composed of a control and a CPU interface unit 100 for generating a signal.

이하, 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings in detail as follows.

제1도는 디지털 비데오 디스크 플레이어 시스템의 전체 블록도로써, 기계 제어부(17)에 의해 CLV 서보(12)와 레이저 다이오드 구동부(13) 및 포커스/트랙 서보(14)에 의해 디스크 읽는 것을 제어한다.FIG. 1 is an overall block diagram of a digital video disc player system, which controls the disc reading by the CLV servo 12, the laser diode driver 13, and the focus / track servo 14 by the machine control unit 17. As shown in FIG.

디스크를 읽은 신호는 증폭기(11)를 통하여 클럭 및 데이터 검출부(15)를 거쳐 동기 검출 및 보상(18)을 하여 복조기(19)를 거쳐 RSPC(Reed- Solomon Product Code)에서 에러 보정을 한 후 시스템으로 보내어진다.The disk read signal is synchronized with the clock and data detector 15 through the amplifier 11, the synchronization detection and compensation 18 is performed, and the demodulator 19 is used to correct the error in the RSPC (Reed-Solomon Product Code). Is sent to.

한편 동기 검출 및 동기 보상부(18)에서 CLV 제어 신호를 만들어(16) CLV 서보를 제어하게 된다.On the other hand, the CLV control signal is generated by the synchronization detection and synchronization compensation unit 18 (16) to control the CLV servo.

제2도는 본 발명에 있어서 제1도의 CLV 프로세스(16)와 동기 검출 및 보상(17)을 나타내는 블록도로써 CLV 제어 신호 생성부(50)는 입력되는 기준 클럭과 검출 클럭으로부터 각각 CLV 기준 신호와 CLV 검출 신호를 생성한다.FIG. 2 is a block diagram showing the CLV process 16 and the synchronization detection and compensation 17 of FIG. 1 according to the present invention. The CLV control signal generation unit 50 is composed of a CLV reference signal and an input reference clock and a detection clock, respectively. Generate a CLV detection signal.

롱 마크 검출부(60)는 일정 시간 동안 검출된 가장 긴 주기를 가진 펄스를 검출해서 정해진 길이보다 길거나 짧은 것을 판단한 신호를 출력하고 길이가 짧은 것을 판단할 신호를 출력하고 길이가 같아질 때 초기화 CLV 제어부(70)에 신호를 보낸다.The long mark detection unit 60 detects a pulse having the longest period detected for a predetermined time, outputs a signal that is determined to be longer or shorter than a predetermined length, outputs a signal to determine that the length is short, and initializes the CLV controller when the lengths are the same. Signal 70.

초기화 CLN(70)는 롱 마크 검출부(60)로부터 생성된 신호에 따라 초기화 CLV 제어 신호의 길이를 조정한다.The initialization CLN 70 adjusts the length of the initialization CLV control signal according to the signal generated from the long mark detection unit 60.

동기 패턴 검출부(80)는 NRZI 형태로 입력되는 데이터를 NRZ 형태로 변환해서 출력하고 입력 데이터가 미리 정해진 프레임 동기 패턴이나 섹터 동기 패턴과 일치할 때 그에 해당하는 신호를 출력한다.The sync pattern detector 80 converts the data input in the NRZI form into the NRZ form and outputs the converted data. When the input data matches the predetermined frame sync pattern or sector sync pattern, the sync pattern detector 80 outputs a corresponding signal.

동기 생성 및 보정부(90)는 초기화 상태에서는 초기화 CLV 제어부(70)에서 출력되는 초기화 CLV 제어 신호를 그대로 출력하고 정상 동작 상태에서는 동기 패턴 검출부(80)로부터 일정 주기 간격으로 패턴이 일치하는 신호가 입력되는가를 체크하여 일치하는 신호에 따라 프레임 동기 신호와 섹터 동기 신호를 출력한다.In the initialization state, the synchronization generation and correction unit 90 outputs the initialization CLV control signal output from the initialization CLV control unit 70 as it is, and in the normal operation state, a signal having a pattern matching at regular intervals is received from the synchronization pattern detection unit 80. The frame synchronization signal and the sector synchronization signal are output according to the matching signal by checking whether the input signal is input.

또한 일정 주기로 발생하던 패턴 일치가 디스크의 결함등으로 일시적으로 중지될 경우 이를 보상하는 의사 동기 신호를 만들어낸다.It also creates a pseudo-synchronization signal that compensates for the pattern match that occurs at regular intervals when it is temporarily stopped due to a disc defect.

제어 및 CPU 인터페이스부(100)는 외부의 제어용 마이크로 프로세서와의 인터페이스 및 각 블록들을 리셋(Reset) 시키거나 동작 모드를 지정하는 신호를 생성한다.The control and CPU interface unit 100 generates an interface with an external control microprocessor and resets each block or specifies an operation mode.

상기한 바와 같이 본 발명의 디지털 비데오 디스크용 동기 패턴 검출 장치는 동작 주파수를 기존에 비해 4~6배 정도를 높여 데이터 압축률을 높이고 섹터의 구별을 쉽게 하였으며, 또한 동기 패턴 역시 프레임 4개와 섹터 2개의 동기 패턴을 각각 다른 것을 사용함으로써 동기를 보다 정확히 맞출 수 있고, 초기 속도를 검출하기 위하여 최초 동기 신호를 검출함으로써 오차를 줄일 수 있는 효과가 있다.As described above, the sync pattern detecting apparatus for a digital video disk of the present invention increases the operating frequency by 4 to 6 times higher than the conventional one, thereby increasing the data compression ratio and making it easier to distinguish the sectors. By using different sync patterns, synchronization can be more accurately matched, and the error can be reduced by detecting the initial sync signal in order to detect the initial speed.

Claims (1)

디지털 비데오 디스크용 동기 패턴 검출 장치에 있어서, 입력되는 기준 클럭과 검출 클럭으로부터 각각 CLV 기준 신호와 CLV 검출 신호를 생성해 내는 CLV 제어 신호 생성부(50)와, 일정 시간 동안 가장 긴 주기를 가진 펄스를 검출해서 정해진 길이보다 길거나 짧은 것을 판단하여 그것을 출력으로 내보내고, 검출된 펄스의 길이가 정해진 길이와 같을 때 이를 초기화 CLV 제어부에 신호를 보내는 롱 마크 검출부(60)와, 롱 마크 검출부(60)에서 생성된 신호에 따라 초기화 CLV 제어 신호의 길이를 조정하는 초기화 CLV 제어부(70)와, 프레임 동기 패턴이나 섹터 동기 패턴을 검출해서 그에 해당하는 신호를 출력하는 동기 패턴 검출부(80)와, 초기 상태일 경우 초기화 CLV 제어부(70)에서 출력되는 초기화 CLV 제어 신호를 그대로 출력하고, 정상 동작 상태에서는 일정 주기 간격으로 동기 신호를 체크하여 출력하고, 일시적으로 동기가 맞지 않을 경우 이를 보상해 주는 동기 생성 및 보정부(90)와, 외부의 제어용 마이크로 프로세서와의 인터페이스 및 각 블록들을 리셋 시키거나 동작 모드를 지정하는 신호를 생성하는 제어 및 CPU 인터페이스부(100)로 구성되는 DVD(Digital Video Disk)용 동기 검출 및 CLV 제어 신호 발생을 특징으로 하는 디지털 비데오 디스크용 동기 패턴 검출 장치.A synchronous pattern detection apparatus for a digital video disk, comprising: a CLV control signal generator 50 for generating a CLV reference signal and a CLV detection signal from an input reference clock and a detection clock, respectively, and a pulse having the longest period for a predetermined time period; The long mark detection unit 60 and the long mark detection unit 60, which detects that the signal is longer or shorter than the predetermined length, outputs it to the output, and sends a signal to the initialization CLV control unit when the detected pulse length is equal to the predetermined length. An initialization CLV control unit 70 that adjusts the length of the initialization CLV control signal according to the generated signal, a synchronization pattern detection unit 80 that detects a frame synchronization pattern or a sector synchronization pattern and outputs a corresponding signal; In this case, the initialization CLV control signal output from the initialization CLV controller 70 is output as it is, and in a normal operation state, It checks and outputs the synchronization signal at intervals and temporarily resets each block or interface with an external control microprocessor, and the synchronization generation and correction unit 90 that compensates for a temporary synchronization. A synchronization pattern detection device for a digital video disk, characterized by generating a CLV control signal and a synchronization detection for a DVD (Digital Video Disk) comprising a control for generating a signal and a CPU interface unit (100).