KR0163099B1 - A starting equipment for current type inverter - Google Patents

A starting equipment for current type inverter Download PDF

Info

Publication number
KR0163099B1
KR0163099B1 KR1019950055074A KR19950055074A KR0163099B1 KR 0163099 B1 KR0163099 B1 KR 0163099B1 KR 1019950055074 A KR1019950055074 A KR 1019950055074A KR 19950055074 A KR19950055074 A KR 19950055074A KR 0163099 B1 KR0163099 B1 KR 0163099B1
Authority
KR
South Korea
Prior art keywords
inverter
signal
output
circuit
generating means
Prior art date
Application number
KR1019950055074A
Other languages
Korean (ko)
Other versions
KR970055178A (en
Inventor
한기준
이세현
Original Assignee
김정국
현대중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김정국, 현대중공업주식회사 filed Critical 김정국
Priority to KR1019950055074A priority Critical patent/KR0163099B1/en
Publication of KR970055178A publication Critical patent/KR970055178A/en
Application granted granted Critical
Publication of KR0163099B1 publication Critical patent/KR0163099B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5383—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement
    • H02M7/53846—Control circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 용량성 부하를 가지는 전류형 인버터의 사이리스터 인버터부에 사용하는 기동회로에 관한 것으로서, 특히 오존 발생기용 전원장치에 적용되는 전류형 인버터에서 발생되는 스위치 교번실패를 방지할 수 있도록 한 인버터부 기동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a starter circuit for use in a thyristor inverter section of a current inverter having a capacitive load, and in particular, an inverter section capable of preventing a switch alternation failure generated in a current inverter applied to a power supply device for an ozone generator. It relates to a starting device.

종래에 오존 발생장치는 용량성 부하에 대응하기 위하여 전류형 인버터를 이용하는 전원장치를 사용하는데, 이 전류형 인버터의 기동회로에서는, 초기 상태에 부하의 전압 형성 및, 그 형성된 전압이 스위치 교번에 필요 충분한 역전압인지를 감지하는데 어려움이 있고, 이로 인하여 부하 단락이 발생하여 시스템 다운이나 손상 등의 영향을 미치는 문제점이 있다.Conventionally, the ozone generator uses a power supply device using a current inverter to cope with a capacitive load. In the starting circuit of the current inverter, the voltage of the load is formed in the initial state and the voltage formed is required for the switch switching. There is a difficulty in detecting whether there is sufficient reverse voltage, which causes a short circuit to cause a system down or damage.

본 발명은 상기한 종래의 문제점을 해결하기 위하여, 마이크로 프로세서에 의한 충전 예측시간을 예측하여 충전 요구 시간에 해당되는 신호를 인버터 스위칭 명령으로 제공함으로써 기동시 스위치 교번에 필요한 충분한 역전압이 형성되도록 인버터부 스위칭 시이퀀스를 제어하고, 이것에 의하여 출력 전압 감지에 의한 사이리스터 전류형 인버터의 스위치 교번 실패를 방지할 수 있도록 한 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치를 제공한다.In order to solve the above-mentioned problems, the present invention predicts the charge prediction time by the microprocessor and provides a signal corresponding to the charge request time to the inverter switching command so that a sufficient reverse voltage necessary for switch switching at startup is formed. An inverter unit starting device for a current inverter having a capacitive load which controls the secondary switching sequence and thereby prevents the switch alternation failure of the thyristor current inverter due to the output voltage sensing.

Description

용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치Inverter starter of current inverter with capacitive load

제1도는 본 발명의 인버터부 기동장치의 회로도.1 is a circuit diagram of an inverter unit starting device of the present invention.

제2도의 (a)는 본 발명의 인버터부 기동장치에서 차단신호 발생수단의 실시예 회로도.Figure 2 (a) is a circuit diagram of an embodiment of the interrupt signal generating means in the inverter unit starting device of the present invention.

(b)는 상기 (a)도의 동작 관계를 나타낸 도표.(b) is a table showing the operation relationship of the above (a).

제3도의 (a)는 본 발명의 인버터부 기동장치에서 기동신호 발생수단의 실시예 회로도.Fig. 3A is a circuit diagram of an embodiment of the start signal generating means in the inverter unit starting device of the present invention.

(b)는 상기 (a)도의 동작 관계를 나타낸 도표.(b) is a table showing the operation relationship of the above (a).

제4도는 본 발명의 인버터부 기동장치에서 소프트 스타트 발생수단의 실시예 회로도.4 is a circuit diagram of an embodiment of the soft start generating means in the inverter unit starting device of the present invention.

제5도의 (a) 내지 (f)는 본 발명의 인버터부 기동장치의 이론적인 동작 파형도.5 (a) to 5 (f) are theoretical operating waveform diagrams of the inverter unit starting device of the present invention.

제6도의 (a) 내지 (d)는 본 발명의 인버터부 기동장치의 실제 동작 파형도.6A to 6D are actual waveform diagrams of an inverter unit starting device of the present invention.

제7도의 (a) 내지 (j)는 상기 소프트 스타트 발생수단의 각부 파형도.7A to 7J are waveform diagrams of respective parts of the soft start generating means.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 차단신호 발생수단 200 : 기동신호 발생수단100: blocking signal generating means 200: start signal generating means

300 : 소프트 스타트 발생수단 400 : 마이크로 프로세서300: soft start generating means 400: microprocessor

101 : 자동 차단신호 발생부 102 : 앤드 게이트101: automatic blocking signal generator 102: end gate

201 : 트리거 하한레벨 검출부 202 : (+)트리거 하한레벨 검출부201: Trigger lower limit level detector 202: (+) trigger lower limit level detector

203 : NOR게이트 204 : 반전기203: NOR gate 204: inverter

205,206 : D플립플롭(D-F/F) 301,302,304 : 다이오드205,206 D flip-flop (D-F / F) 301,302,304

303,306,308 : AND게이트 305 : (+)게이트 트리거신호 발생부303,306,308: AND gate 305: (+) gate trigger signal generator

306 : (-)게이트 트리거신호 발생부306: (-) gate trigger signal generator

본 발명은 용량성 부하를 가지는 전류형 인버터의 사이리스터 인버터부에 사용하는 기동회로에 관한 것으로서, 특히 오존 발생기용 전원장치에 적용되는 전류형 인버터에서 발생되는 스위치 교번실패를 방지할 수 있도록 한 인버터부 기동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a starter circuit for use in a thyristor inverter section of a current inverter having a capacitive load, and in particular, an inverter section capable of preventing a switch alternation failure generated in a current inverter applied to a power supply device for an ozone generator. It relates to a starting device.

종래에 오존 발생장치는 전류형 인버터를 이용하는 전원장치를 사용하며, 고전압을 서로 대향하는 2개 1조의 전극에 인가하여 그 전극 사이의 방전에 의한 오존 가스의 발생기기로서, 부하가 용량성을 가진다.Conventionally, the ozone generator uses a power supply using a current inverter, and applies a high voltage to two sets of electrodes facing each other to generate ozone gas by discharge between the electrodes, and the load has capacities. .

즉, 상기 용량성 부하에 형성되는 전압에 의해서 인버터부의 스위치 교번이 자동적으로 수행되는 부하전류 방식으로 전류형 인버터를 구성함으로써, 회로 구성이 간단해지는 장점이 있다.That is, by configuring the current-type inverter in a load current method in which switch switching of the inverter unit is automatically performed by the voltage formed in the capacitive load, there is an advantage in that the circuit configuration is simplified.

그러나, 종래의 전류형 인버터의 기동회로에서는, 초기 상태에 부하의 전압 형성 및, 그 형성된 전압이 스위치 교번에 필요 충분한 역전압인지를 감지하는데 어려움이 있고, 이로 인하여 부하 단락이 발생하여 시스템 다운이나 손상 등의 영향을 미치는 문제점이 있다.However, in the starting circuit of the conventional current inverter, there is a difficulty in forming the voltage of the load in the initial state and detecting whether the formed voltage is a sufficient reverse voltage necessary for the switch alternation. There is a problem that affects damage.

본 발명은 상기한 종래의 문제점을 해결하기 위하여, 마이크로 프로세서에 의한 충전 예측시간을 예측하여 충전 요구 시간에 해당되는 신호를 인버터 스위칭 명령으로 제공함으로써 기동시 스위치 교번에 필요한 충분한 역전압이 형성되도록 인버터부 스위칭 시이퀀스를 제어하고, 이 것에 의하여 출력 전압 감지에 의한 사이리스터 전류형 인버터의 스위치 교번 실패를 방지할 수 있도록 한 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치를 제공함을 목적으로 한다.In order to solve the above-mentioned problems, the present invention predicts the charge prediction time by the microprocessor and provides a signal corresponding to the charge request time to the inverter switching command so that a sufficient reverse voltage necessary for switch switching at startup is formed. It is an object of the present invention to provide an inverter unit starting device for a current inverter having a capacitive load which controls the secondary switching sequence and thereby prevents the switch alternation failure of the thyristor current inverter by the output voltage sensing.

또한, 본 발명은 인버터부 동작중에 단락에 의한 동작 중지상태를 감지하여 재기동 할 수 있도록 함으로써, 인버터 전원 장치의 기동 동작에 안정성과 신뢰성을 확보할 수 있도록 한 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치를 제공함을 목적으로 한다.In addition, the present invention can be restarted by detecting the operation stop state due to a short circuit during the operation of the inverter unit, the inverter of the current type inverter having a capacitive load to ensure stability and reliability in the starting operation of the inverter power supply unit It is an object to provide a secondary starting device.

상기의 목적을 달성하는 본 발명의 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치의 구성을 도면 제1도에 도시하였다.The configuration of the inverter unit starting device of the current type inverter having the capacitive load of the present invention which achieves the above object is shown in FIG.

제1도에서 보는 바와같이 본 발명의 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치는,As shown in FIG. 1, an inverter unit starting device of a current inverter having a capacitive load according to the present invention,

시스템 폴트(Fault)에 의한 강제 차단을 위해 마이크로 프로세서(400)에서 출력되는 강제 차단신호와, 인버터 출력전압을 소정의 기준전압과 비교하여 인버터 출력전압 형성 여부를 판단하여 구한 자동 차단신호를 발생시키는 차단신호 발생수단(100)과;Forcibly cut off by the system fault, the forced cutoff signal output from the microprocessor 400 and the inverter output voltage are compared with a predetermined reference voltage to determine whether the inverter output voltage is formed and to generate an automatic cutoff signal. Blocking signal generating means (100);

인버터 출력전압을 정(+) 및 부(-)비교 전압과 비교하여 그 비교 결과를 래치하고, 또 상기 차단신호 발생수단(100)에서 출력되는 차단신호에 의해 상기 래치되는 데이터값의 출력 여부가 제어되어 기동신호를 발생하는 기동신호 발생수단(200)과; 상기 기동신호 발생수단(200)에서 출력되는 기동신호를 입력받고, 인버터 구동을 위한 정(+)게이트 트리거 신호와 부(-)게이트 트리거 신호를 생성하여 이 신호를 인버터 스위칭 명령과 조합하여 정(+)게이트 구동펄스신호와 부(-)게이트 구동펄스신호를 출력하는 소프트 스타트 발생수단(300)과; 상기의 차단신호 발생수단(100)에 시스템 폴트(Fault)에 따른 강제 차단신호를 공급하고 또 상기 소프트 스타트 발생수단(300)에 인버터 스위칭 명령을 입력하는 마이크로 프로세서(400);로 구성함을 특징으로 한다.The inverter output voltage is compared with the positive and negative comparison voltages to latch the comparison result, and whether or not the latched data value is output by the blocking signal output from the blocking signal generating means 100 is determined. A start signal generating means 200 which is controlled to generate a start signal; The start signal output from the start signal generating means 200 is input, generates a positive gate trigger signal and a negative gate trigger signal for driving the inverter, and combines the signal with an inverter switching command to generate a positive ( Soft start generating means (300) for outputting a gate driving pulse signal and a negative gate driving pulse signal; And a microprocessor 400 for supplying a forced cutoff signal according to a system fault to the cutoff signal generating means 100 and inputting an inverter switching command to the soft start generating means 300. It is done.

상기 차단신호 발생수단(100)에는, 인버터 출력전압을 입력받아 그 전압값에 따른 자동차단신호를 출력하는 자동차단신호 발생부(101)가 구비되고, 이 자동 차단신호 발생수단(101)의 출력은 AND게이트(102)의 일측에 연결되며, AND게이트(102)의 타측에는 마이크로 프로세서(400)로부터 강제 차단신호가 입력되고, AND게이트(102)의 출력은 트랜지스터(TR1)에 연결되어 트랜지스터(TR1)를 온 또는 오프시킴으로써, 차단신호를 출력하는 구성이다.The cutoff signal generating means 100 is provided with a cutoff signal generator 101 for receiving an inverter output voltage and outputting a cutoff signal according to the voltage value, and outputs the cutoff signal generating means 101. Is connected to one side of the AND gate 102, the forced blocking signal is input from the microprocessor 400 to the other side of the AND gate 102, and the output of the AND gate 102 is connected to the transistor TR1 to form a transistor ( By turning on or off TR1), a block signal is output.

상기한 바와같이 구성된 본 발명의 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치에 의한 기동 동작을 살펴보면 다음과 같다.Looking at the starting operation by the inverter unit starting device of the current type inverter having a capacitive load of the present invention configured as described above are as follows.

차단신호 발생수단(100)의 자동 차단신호 발생부(101)는 인버터 출력전압을 입력받아 이 전압을 미리 설정해 놓은 소정의 기준 전압과 비교한다.The automatic cutoff signal generator 101 of the cutoff signal generating means 100 receives the inverter output voltage and compares the voltage with a predetermined reference voltage.

기준전압은 인버터 출력전압 형성을 감지하기 위한 최소의 한계 전압으로 잡음에 의한 영향을 고려하여 미리 결정해 주는 값이다.The reference voltage is the minimum threshold voltage for detecting the formation of the inverter output voltage and is determined in advance by considering the effect of noise.

상기의 비교 결과에 따라 자동 차단신호 발생부(101)는 로우 또는 하이 신호를 출력하고, 이 출력된 신호는 AND게이트(102)의 일측에 입력된다.According to the comparison result, the automatic cutoff signal generator 101 outputs a low or high signal, and the output signal is input to one side of the AND gate 102.

AND게이트(102)의 타측에는 마이크로 프로세서(400)로부터 강제 차단신호가 하이 또는 로우로 입력된다.On the other side of the AND gate 102, the forced blocking signal is input high or low from the microprocessor 400.

강제 차단신호가 하이 신호로 입력되면 AND게이트(102)의 출력은 자동 차단신호 발생부(101)의 출력에 따르고, 강제 차단신호가 로우 신호로 입력되면 AND게이트(102)의 출력은 자동 차단신호와 상관없이 무조건 로우가 된다.If the forced blocking signal is inputted as a high signal, the output of the AND gate 102 follows the output of the automatic blocking signal generator 101, and if the forced blocking signal is inputted as a low signal, the output of the AND gate 102 is an automatic blocking signal. It is unconditionally low regardless of.

AND게이트(102)에서 하이신호가 출력되면 트랜지스터(TR1)가 온되어 기동신호 발생수단(200)을 리세트 시킨다.When the high signal is output from the AND gate 102, the transistor TR1 is turned on to reset the start signal generating means 200.

AND게이트(102)에서 로우신호가 출력되면 트랜지스터(TR1)가 오프되므로 기동신호 발생수단(200)은 정상 동작한다.When the low signal is output from the AND gate 102, the transistor TR1 is turned off, so that the start signal generating means 200 operates normally.

도면 제2도의 (a)에 상기의 차단신호 발생수단(100)의 실시예 회로 구성을 도시하였고, 제2도의 (b)에 그 동작을 나타내는 도표를 보였다.FIG. 2A illustrates a circuit configuration of the above-described blocking signal generating means 100, and FIG. 2B shows a diagram showing the operation thereof.

제2도의 (a) 및 (b)에 도시된 바와같이, 자동 차단신호 발생부(101)는 인버터 출력전압을 DC전압으로 변환하는 AC/DC변환부(101a)와, 상기 AC/DC변환부(101a)의 출력을 기준전압(Ref1)과 비교하는 비교기(101b)로 구성하였다.As shown in (a) and (b) of FIG. 2, the automatic cutoff signal generator 101 includes an AC / DC converter 101a for converting an inverter output voltage into a DC voltage, and the AC / DC converter. A comparator 101b for comparing the output of 101a with the reference voltage Ref1 was configured.

AC/DC변환부(101a)는 인버터 출력인 AC전압을 DC전압으로 변환하고 또 증폭하여 비교기(101b)의 일측 입력단(+)에 공급한다.The AC / DC converter 101a converts an AC voltage, which is an inverter output, into a DC voltage, amplifies it, and supplies the same to an input terminal (+) of one side of the comparator 101b.

비교기(+)는 일측 입력단(+)에 공급된 인버터 출력 변환전압과, 다른 입력단(-)에 공급되는 미리 설정되어 있는 기준전압(Ref1)을 비교한다.The comparator (+) compares the inverter output conversion voltage supplied to one input terminal (+) and the preset reference voltage Ref1 supplied to the other input terminal (−).

상기 비교결과 (+) ＞(-) 이면 비교기(101b)의 출력은 하이(로직 1)가 되고,When the comparison result is (+)> (-), the output of the comparator 101b becomes high (logic 1),

(+) ＜ (-) 이면 비교기(101b)의 출력은 로우(로직 0)가 된다.If (+) <(-), the output of the comparator 101b is low (logic 0).

그리고 강제 차단신호가 로우일때는 상기 비교기(101b)의 출력에 관계없이 AND게이트 (102a)의 출력은 로우가 되고 트랜지스터(TR1)가 오프되어 차단신호는 하이가 된다.When the forced blocking signal is low, the output of the AND gate 102a is low regardless of the output of the comparator 101b and the transistor TR1 is turned off so that the blocking signal is high.

그러나, 강제 차단신호가 하이일때는 상기 비교기(101b)의 출력이 로우일 때 AND게이트(102a)의 출력도 로우가 되어 트랜지스터(TR1)는 오프되고(차단신호 하이), 비교기 출력이 하이일 때 AND게이트 출력도 하이가 되어 트랜지스터(TR1)는 온되고 차단신호는 로우가 된다.However, when the forced shutoff signal is high, when the output of the comparator 101b is low, the output of the AND gate 102a is also low, and the transistor TR1 is turned off (blocking signal high), and the comparator output is high. The AND gate output also becomes high such that transistor TR1 is on and the blocking signal is low.

그러므로, 마이크로 프로세서(400)에서, 시스템 폴트에 의한 순간적인 오동작 방지를 위해 강제적으로 차단신호를 제공함으로써, 이 강제 차단신호에 따라 비교 결과에 상관없이 상기 제1도에서의 기동신호 발생수단(200)의 동작을 통제할 수 있게 된다.Therefore, in the microprocessor 400, by forcibly providing a blocking signal for preventing an instantaneous malfunction due to a system fault, the start signal generating means 200 in FIG. ), You can control the operation.

한편, 상기 제1도에서 기동신호 발생수단(200)은 시스템 기동에 필요한 기동신호를 발생한다.On the other hand, in Fig. 1, the start signal generating means 200 generates a start signal for starting the system.

기동신호 발생수단(200)에는, 인버터 출력전압을 입력받아 이것을 미리 설정된 부(-)의 기준전압과 비교하여 부(-) 트리거 하한 레벨을 검출하는 부(-)트리거 하한 레벨 검출부(201)와, 인버터 출력전압을 입력받아 이것을 미리 설정된 정(+)의 기준전압과 비교하여 정(+) 트리거 하한 레벨을 검출하는 정(+)트리거 하한 레벨 검출부(202)와, 상기 레벨 검출부(201)(202)의 출력을 조합하여 D플립플롭(205)(206)에 클록을 공급하는 NOR게이트(203) 및 그 출력단의 반전기(204)와, 상기의 레벨 검출부(201)(202)의 출력값을 각각 래치하는 D플립플롭(205)(206)이 포함된다.A negative trigger lower limit level detector 201 which receives an inverter output voltage and compares it with a preset negative reference voltage to detect a negative trigger lower limit level; A positive trigger lower limit level detector 202 for receiving an inverter output voltage and comparing it with a preset positive reference voltage to detect a positive trigger lower limit level; and the level detector 201 ( The NOR gate 203 for supplying the clock to the D flip-flop 205 and 206 by combining the outputs of the 202, the inverter 204 at its output stage, and the output values of the level detectors 201 and 202 described above. D flip-flops 205 and 206, each latching, are included.

상기 부(-)트리거 하한레벨 검출부(201)는 입력된 인버터 출력전압을 (+)비교 전압과 비교하여 신호를 출력한다.The negative trigger lower limit level detection unit 201 outputs a signal by comparing the input inverter output voltage with a positive comparison voltage.

상기 정(+)트리거 하한레벨 검출부(202)는 입력된 인버터 출력전압을 (-)비교 전압과 비교하여 비교 신호를 출력한다.The positive trigger lower limit level detection unit 202 outputs a comparison signal by comparing the input inverter output voltage with a negative comparison voltage.

레벨 검출부(201)에서 출력된 값는 플립플롭(205)의 입력단(D1)에 가해지고, 레벨 검출부(202)에서 출력된 값은 플립플롭(206)의 입력단(D2)에 가해진다.The value output from the level detector 201 is applied to the input terminal D1 of the flip-flop 205, and the value output from the level detector 202 is applied to the input terminal D2 of the flip-flop 206.

그리고, 각 레벨 검출부(201)(202)의 출력은 NOR게이트(203)와 반전기(204)를 거쳐서 논리합(OR)되어 플립플롭(205)(206)의 클록단자(CK1)(CK2)에 동시에 인가된다.The outputs of the level detectors 201 and 202 are ORed together via the NOR gate 203 and the inverter 204 to the clock terminals CK1 and CK2 of the flip-flop 205 and 206. It is applied at the same time.

그러므로 플립플롭(205)(206)은 각 입력단자(D1)(D2)에 입력된 값을 상기 클록신호의 라이징 엣지에서 래치한다.Therefore, flip-flops 205 and 206 latch the value input to each input terminal D1 and D2 at the rising edge of the clock signal.

그런데, 상기 플립플롭(205)(206)의 리세트 단자(R1)(R2)에는 상기의 차단신호 발생수단(100)에서 출력된 차단신호가 입력되므로, 이 차단신호가 하이신호로 입력될 때 리세트되어 상기의 레벨 검출부(201)(202) 출력 데이터 래치 동작을 중지한다.However, since the cutoff signal output from the cutoff signal generating means 100 is input to the reset terminals R1 and R2 of the flip-flop 205 and 206, when the cutoff signal is input as a high signal. The level detection unit 201 or 202 stops the output data latch operation.

즉, 기동신호의 발생이 차단신호에 의해서 제어되는 것이다.That is, the generation of the start signal is controlled by the cutoff signal.

도면 제3도의 (a)에는 상기 기동신호 발생수단(200)의 실시예를 도시하였고, 제3도의 (b)에는 클록신호(CK = CK1, CK2)와 데이터(D = D1, D2), 리세트신호(R = R1, R2), 세트신호(S = S1, S2 = 항상 '0')에 따라 변화되는 플립플롭의 비반전 출력(Q = Q1, Q2)과 반전출력(Q*= Q1*,Q2*)을 나타내었다.FIG. 3A illustrates an embodiment of the start signal generating means 200. In FIG. 3B, clock signals CK = CK1 and CK2, data D = D1 and D2, Non-inverting outputs (Q = Q1, Q2) and inverting outputs (Q * = Q1 * ) of the flip-flop that change according to the set signal (R = R1, R2), set signal (S = S1, S2 = always 0) , Q2 * ).

도면 제5도의 (a) 내지 (f)는 이 회로의 동작 파형도를 나타낸 것이다.(A)-(f) of FIG. 5 show the operation waveform diagram of this circuit.

제3도의 (a) 및 (b)에 도시된 바와같이, 상기의 차단신호 발생수단(100)으로부터 차단신호를 플립플롭(205)(206)의 리세트 단자(R1)(R2)에 하이신호로 공급하여 플립플롭(205)(206)의 초기 상태로 정출력(Q)은 로우, 부출력(Q*)은 하이로 유지한다.As shown in (a) and (b) of FIG. 3, the cutoff signal from the cutoff signal generating means 100 is applied to the reset terminals R1 and R2 of the flip-flops 205 and 206. To the initial state of the flip-flop 205 (206), the constant output (Q) is low, the negative output (Q * ) is kept high.

그리고, 상기 차단신호 발생수단(100)에서 동작 설명한 바와같이, 기동에 필요한 최소한의 출력전압이 형성되면 차단신호는 로우가 되고, 이것에 의해서 플립플롭(205)(206)의 리세트는 해제된다.As described in operation of the cutoff signal generating means 100, when the minimum output voltage required for starting is formed, the cutoff signal becomes low, whereby the reset of the flip-flops 205 and 206 is released. .

이 상태에서 비교기(201a)는 부(-)트리거 하한레벨 검출부(201)로서 인버터 출력전압을 부(-)비교전압과 비교하고, 비교기(202a)는 정(+)트리거 하한레벨 검출부(202)로서 인버터 출력전압을 정(+)비교전압과 비교한다.In this state, the comparator 201a compares the inverter output voltage with the negative comparison voltage as the negative trigger lower limit level detection unit 201, and the comparator 202a performs the positive trigger lower limit level detection unit 202. Compare the inverter output voltage with the positive comparison voltage.

제5도의 (a)에 이 파형도를 나타내었다.This waveform diagram is shown in Fig. 5A.

출력전압 형성이 (+)가 되면 비교기(202a)의 출력이 하이가 되어 (-)게이트 구동신호를 제공하기 위해 플립플롭(206)의 입력(D2)으로 전달된다.When the output voltage formation becomes positive, the output of the comparator 202a becomes high and is transmitted to the input D2 of the flip-flop 206 to provide a negative gate driving signal.

제5도의 (b)에 이 파형도를 나타내었다.This waveform diagram is shown in Fig. 5B.

출력전압 형성이 (-)가 되면 비교기(201a)의 출력이 하이가 되어 (+)게이트 구동신호를 제공하기 위해 플립플롭(205)의 입력(D1)으로 전달된다.When the output voltage is negative, the output of the comparator 201a becomes high and is transmitted to the input D1 of the flip-flop 205 to provide a positive gate driving signal.

상기 비교기(201a)(202a)의 출력은 NOR게이트(203)와 반전기(204)에 의해서 논리합되어 클록신호(CK1)(CK2)로 플립플롭(205)(206)에 입력된다.The outputs of the comparators 201a and 202a are logically combined by the NOR gate 203 and the inverter 204 and input to the flip-flops 205 and 206 as clock signals CK1 and CK2.

이 회로는 플립플롭(205)(206)에 제공되는 데이터와 동기를 위한 것이며, 클록 노이즈 및 임펄스에 의한 오동작을 방지하기 위한 것이다.This circuit is for synchronization with data provided to flip-flops 205 and 206, and is for preventing malfunction due to clock noise and impulse.

도면 제5도의 (d)에 이 파형도를 나타내었다.This waveform diagram is shown in Fig. 5D.

그러므로, 플립플롭(205)은 입력단(D1)의 데이터를 클록신호(CK1)의 라이징 엣지에서 래치하여 그 출력단(Q1 및 Q1*)에서 (+)게이트 구동신호(정출력1, 부출력1)를 출력하게 되고, 플립플롭(206)은 입력단(D2)의 데이터를 클록신호(CK2)의 라이징 엣지에서 래치하여 그 출력단(Q2 및 Q2*)에서 (-)게이트 구동신호(정출력2, 부출력2)를 출력하게 된다.Therefore, the flip-flop 205 latches the data of the input terminal D1 at the rising edge of the clock signal CK1 so that the positive gate driving signals (positive output 1 and negative output 1) are output at the output terminals Q1 and Q1 * . The flip-flop 206 latches the data of the input terminal D2 at the rising edge of the clock signal CK2 and outputs a negative gate driving signal (positive output 2, negative) at its output terminals Q2 and Q2 * . Output 2).

도면 제5도의 (e)에는 플립플롭(206)의 비반전(+)출력신호(=Q1)를 나타내었고, (f)에는 플립플롭(205)의 비반전 출력신호(=Q2)를 나타내었다.FIG. 5E illustrates a non-inverted (+) output signal (= Q1) of the flip-flop 206, and (f) shows a non-inverted output signal (= Q2) of the flip-flop 205. .

상기 제5도의 (a) 내지(f)는 회로 설계에 의한 이론적인 동작 파형을 나타내고 있으며, 실제로 관측되는 파형은 제6도의 (a) 내지 (d)에 도시한 바와같다.(A) to (f) of FIG. 5 show theoretical operating waveforms by circuit design, and the waveforms actually observed are as shown in (a) to (d) of FIG.

실제 실험에 의해 관측되는 동작 파형을 살펴보면, 제6도의 (a)에 도시한 바와같은 인버터 출력파형에 대하여 비교기(201a)(202a)의 출력은 플립플롭(205)(206)의 데이터 및 클록신호에 정확하게 동기되어 제공된다.Looking at the operation waveform observed by the actual experiment, the output of the comparators 201a and 202a is the data and the clock signal of the flip-flops 205 and 206 for the inverter output waveform as shown in Fig. 6A. It is provided exactly in synchronization with.

제6도의 (b)에 비교기 출력(데이타 및 클럭신호) 파형도를 나타내었다.6B shows a waveform diagram of the comparator output (data and clock signal).

이 파형을 살펴보면 중간에 펄스신호가 더 발생함을 알 수 있는데, 이 펄스에 의해서 스위칭 동작이 영향을 받게되면 정해진 인버터 스위칭 주파수에 영향을 미치기 때문에, 이 영향을 동기된 데이터 및 클록 처리를 통해서 실제로 D플립플롭(205)(206)의 출력단에서 출력되는 신호에는 나타나지 않게 한 것이다.Looking at this waveform, it can be seen that more pulse signal is generated in the middle. If the switching operation is affected by this pulse, it affects the fixed inverter switching frequency. This is not shown in the signal output from the output terminal of the D flip-flop (205) (206).

도면 제6도의 (d)는 상기 (b)도의 클럭신호와 데이터 입력에 따르는 플립플롭(206)의 출력신호(Q2)를 나타내며, 제6도의 (d)는 플립플롭(205)의 출력신호(Q1)를 나타낸다.FIG. 6D illustrates the output signal Q2 of the flip-flop 206 according to the clock signal and data input of FIG. 6B, and FIG. 6D illustrates the output signal of the flip-flop 205. Q1) is shown.

이 파형도에서 보는 바와같이 클록 노이즈나 임펄스에 의한 영향을 배제할 수 있게 되는 것이다.As shown in this waveform diagram, the influence of clock noise or impulse can be eliminated.

상기의 제3도의 (a)에 도시한 바와같이 기동신호 발생수단(200)은, 상기의 기동신호 출력값으로부터 부하의 단락 여부를 감지하고, 이 감지된 신호를 마이크로 프로세서(400)에 공급하는 부하 단락 감지수단(207, 208)을 포함한다.As shown in (a) of FIG. 3, the start signal generating means 200 detects whether the load is shorted from the start signal output value and supplies the detected signal to the microprocessor 400. Short detection means (207, 208).

207은 반전기로서 플립플롭(206)의 비반전 출력신호(=Q2)를 반전시키고, 208은 AND게이트로서 반전기(207)의 출력과 플립플롭(205)의 비반전 출력신호(=Q1)를 논리곱하여 부하 단락 감지신호를 생성한다.207 inverts the non-inverted output signal (= Q2) of the flip-flop 206 as an inverter, and 208 is the output of the inverter 207 and the non-inverted output signal (= Q1) of the flip-flop 205 as an AND gate. To generate a load short detection signal.

즉, 플립플롭(205)(206)의 두 출력(정 게이트 구동신호)은 서로 대칭이기 때문에 (제5도의 파형도 (e) 및 (f), 제6도의 파형도 (c) 및 (d) 참조), 어느 한 출력값을 반전기(207)로 반전시키면 두 출력은 항상 동일한 상태가 되고, 항상 일정한 주기(스위칭 주파수)의 클럭이 AND게이트(208)에 의해서 출력된다.That is, since the two outputs (positive gate driving signals) of the flip-flops 205 and 206 are symmetrical with each other (the waveform diagrams (e) and (f) of FIG. 5, the waveform diagrams (c) and (d) of FIG. When one output value is inverted by the inverter 207, the two outputs are always in the same state, and a clock of a constant period (switching frequency) is always output by the AND gate 208.

그러나, 교번 스위칭의 실패로 인하여 부하 단락이 발생되면 플립플롭중에서 어느 하나의 플립플롭 출력은 로우(로직 '0')가 될 것이고, 그때 AND게이트(208)의 출력은 무조건 로우가 되므로, 이 신호를 마이크로 프로세서(400)가 받아들여 부하 단락이 발생한 것을 인식할 수 있게되고, 시스템 보호제어를 수행할 수 있게되는 것이다.However, if a load short circuit occurs due to an alternating switching failure, any one of the flip-flop outputs will be low (logic '0'), and then the output of AND gate 208 will be low unconditionally, this signal. The microprocessor 400 can recognize that a load short circuit has occurred and perform system protection control.

상기한 바와같이 기동신호 발생수단(200)은, 용량성 부하를 가지고 있는 단상 전류형 인버터의 사이리스터 스위칭시, 초기의 완전한 스위칭 교번을 위해 필요한 역전압 형성을 보장하기 때문에, 역전압 형성의 실패에 의한 스위칭 실패로 단락사고를 방지할 수 있는 것은 물론, 이에 따른 소자 파괴 및 시스템 전반에 악영향을 초래하게 하는 문제점을 극복할 수 있게 한다.As described above, the start signal generating means 200 ensures the formation of the reverse voltage necessary for the initial complete switching alternation during thyristor switching of the single-phase current inverter having the capacitive load, and thus, the failure of the reverse voltage formation is prevented. The short circuit accident can be prevented due to the switching failure caused by the switching failure, and thus, the problem of device destruction and adverse effects on the system as a whole can be overcome.

이 기동신호 발생수단(200)에서 발생된 상기 기동신호는 제1도에서 보는 바와같이 소프트 스타트 발생수단(300)에 공급된다.The start signal generated by the start signal generating means 200 is supplied to the soft start generating means 300 as shown in FIG.

소프트 스타트 발생수단(300)은, 상기 플립플롭(205)과 플립플롭(206)의 반전출력(Q1*Q2*)을 각각 입력으로 하고 그 출력은 공통으로 접속되는 다이오드(301)(302)와, 상기 다이오드의 출력을 마이크로 프로세서(400)의 인버터 스위칭 명령에 따라 제어하는 AND게이트(303)와, 상기 AND게이트(303)의 출력을 AND게이트(306)의 일측에 입력하는 다이오드 (304)와, 정(+)게이트 트리거 신호를 생성하는 정(+)게이트 트리거 신호 발생부(305)와, 상기 플립플롭(205)의 출력(Q1)을 AND게이트(306)에 상기 다이오드(304)를 통해 출력되는 신호와 함께 입력하기 위한 다이오드(309)와, 상기 트리거신호 발생부(305)의 출력을 상기 다이오드(309)를 통해 출력되는 플립플롭(205)의 출력(Q1) 및 다이오드(304)를 통해 입력되는 신호에 따라서 (+)게이트 구동 펄스신호로 출력하는 AND게이트(306)와, 부(-)게이트 트리거 신호를 생성하는 부(-)게이트 트리거 신호 발생부(307)와, 상기 플립플롭(206)의 출력(Q2)에 따라서 상기 부(-)게이트 트리거 신호 발생부(307)의 출력신호를 (-)게이트 구동펄스신호로 출력하는 AND게이트(308)로 구성된다.The soft start generating means 300 has the inverted outputs Q1 * Q2 * of the flip-flop 205 and the flip-flop 206 as inputs, and the outputs thereof are connected to the diodes 301 and 302 which are commonly connected. And an AND gate 303 for controlling the output of the diode according to an inverter switching command of the microprocessor 400, and a diode 304 for inputting the output of the AND gate 303 to one side of the AND gate 306. The positive gate trigger signal generator 305 for generating the positive gate trigger signal and the output Q1 of the flip-flop 205 are connected to the AND gate 306 through the diode 304. The diode 309 for inputting with the output signal, and the output (Q1) and the diode 304 of the flip-flop 205 output through the diode 309 to the output of the trigger signal generator 305 AND gate 306 outputting a positive gate driving pulse signal according to a signal input through The negative gate trigger signal generator 307 which generates a bit trigger signal and the output signal of the negative gate trigger signal generator 307 according to the output Q2 of the flip-flop 206. And an AND gate 308 for outputting a negative gate driving pulse signal.

소프트 스타트 발생수단(300)은 기동 초기에 일정한 시간 동안 용량성 부하를 향하여 한쪽 방향으로의 충전을 실시하기 위한 것이다.The soft start generating means 300 is for performing charging in one direction toward the capacitive load for a predetermined time at the initial stage of startup.

즉, 플립플롭(205)(206)의 초기 출력(Q1, Q2)은 로우이고, 출력(Q1*, Q2*)은 하이로 설정되어 있으며, 용량성 부하의 특성에 의해 출력 전압의 형성을 위해서는 일정한 시간을 가지게 된다.That is, the initial outputs Q1 and Q2 of the flip-flops 205 and 206 are set low, and the outputs Q1 * and Q2 * are set high. You have a certain amount of time.

즉, 용량성 부하는 초기 일정 시간동안 한쪽 방향으로의 충전시간을 할당해서 사이리스터의 오프에 필요한 역전압이 이루어져야하며 자연 전류에 의한 스위칭 교번이 가능한데, 이러한 초기 한쪽 방향으로의 일정시간 충전을 소프트 스타트 발생수단(300)이 수행한다.In other words, the capacitive load must be charged in one direction during the initial period of time, so that the reverse voltage required to turn off the thyristors must be achieved, and switching by natural current is possible. The generating means 300 performs.

먼저, 마이크로 프로세서(400)에서 인버터 스위칭 명령을 하이신호로 AND게이트(303)에 입력한다.First, the microprocessor 400 inputs an inverter switching command to the AND gate 303 as a high signal.

이때, 상기한 기동신호 발생수단(200)의 초기 동작(리세트)에 의해서 플립플롭(205, 206)의 출력(Q1, Q2)은 로우, 출력(Q1*, Q2*)은 하이 상태에 놓여있다.At this time, the outputs Q1 and Q2 of the flip-flops 205 and 206 are low and the outputs Q1 * and Q2 * are in a high state by the initial operation (reset) of the start signal generating means 200. have.

그러므로, 다이오드(301)(302)의 애노우드단은 모두 하이가 되고, 인버터 스위칭 명령에 의해서 AND게이트(303)의 출력은 하이가 되어 다이오드(304)를 통해 AND게이트(306)의 일측에 입력된다.Therefore, the anode ends of the diodes 301 and 302 are all high, and the output of the AND gate 303 is made high by the inverter switching command and is input to one side of the AND gate 306 through the diode 304. do.

그러므로 AND게이트(306)는 정(+)게이트 트리거 신호 발생부(305)에서 출력되는 트리거 펄스신호를 그대로 출력하여 (+)게이트 구동펄스신호를 제공하게 된다.Therefore, the AND gate 306 outputs the trigger pulse signal output from the positive gate trigger signal generator 305 as it is to provide a positive gate driving pulse signal.

그러나, 플립플롭(206)의 출력(Q2)은 로우 이므로 AND게이트(308)는 부(-)게이트 트리거 신호 발생부(307)의 출력을 (-)게이트 구동펄스신호로 제공하지 못한다.However, since the output Q2 of the flip-flop 206 is low, the AND gate 308 does not provide the output of the negative gate trigger signal generator 307 as a negative gate driving pulse signal.

이러한 기동 초기의 동작에 의해서 인버터의 사이리스터의 (+)게이트 구동이 이루어짐으로써, 한쪽 방향으로의 충전을 시작하게 된다.The positive gate driving of the thyristor of the inverter is performed by the operation at the beginning of the startup, so that charging in one direction is started.

한쪽 방향으로의 일정 시간 충전후에 출력전압이 형성되면 상기한 기동신호 발생수단(200)의 동작에 의해서 플립플롭(205)과 플립플롭(206)은 교번하여 서로 대칭인 기동신호를 생성한다.(도면 제6도 참조).When the output voltage is formed after a predetermined time charge in one direction, the flip-flop 205 and the flip-flop 206 alternately generate symmetrical start signals by the operation of the start signal generating means 200. See figure 6).

즉, 플립플롭(205)의 출력(Q1)이 하이 및 로우가 되고, 플립플롭(206)의 출력(Q2)은 이와 대칭으로 로우 및 하이가 되며, 각각의 반전 출력(Q1*, Q2*)도 서로 대칭인 기동신호를 출력하게 된다.That is, the output Q1 of the flip-flop 205 becomes high and low, and the output Q2 of the flip-flop 206 becomes low and high symmetrically thereto, and each inverted output Q1 * , Q2 * Also, the start signals are symmetrical to each other.

D플립플롭(205)의 출력(Q1)이 하이가 되었을 때 반전출력(Q1*)이 로우가 되고, 또한 플립플롭(206)의 출력(Q2)이 하이가 되었을 때 반전출력(Q2*)이 로우가 되며, 반전출력(Q1*, Q2*)은 서로 대칭인 관계를 가지므로, 다이오드(301)(302)의 애노우드단은 항상 로우가 된다.When the output Q1 of the D flip-flop 205 becomes high, the inverted output Q1 * becomes low, and when the output Q2 of the flip-flop 206 becomes high, the inverted output Q2 * becomes Since the inverting outputs Q1 * and Q2 * have a symmetric relationship with each other, the anode ends of the diodes 301 and 302 are always low.

그러므로 한쪽 방향으로의 충전이 완료되고 기동이 시작되면 AND게이트(303)의 출력은 로우가 되며, (+)게이트 구동을 위해 플립플롭(205)의 출력(Q1)이 하이가 되는 기간동안 AND게이트(306)는 정(+)게이트 트리거 신호 발생부(305)의 출력을 사이리스터의 (+)게이트 구동펄스신호로 제공하게 되고, 플립플롭(206)의 출력(Q2)이 하이가 되는 기간 동안 AND게이트(308)는 부(-)게이트 트리거 신호 발생부(308)의 출력을 사이리스터의 (-)게이트 구동펄스 신호로 제공하게 된다.Therefore, when charging in one direction is completed and start-up starts, the output of the AND gate 303 becomes low, and the AND gate during the period in which the output Q1 of the flip-flop 205 becomes high for driving the (+) gate. 306 provides the output of the positive gate trigger signal generator 305 as a positive gate driving pulse signal of the thyristor, and AND during the period when the output Q2 of the flip-flop 206 becomes high. The gate 308 provides the output of the negative gate trigger signal generator 308 as a negative gate driving pulse signal of the thyristor.

도면 제4도에 상기 소프트 스타트 발생수단(300)의 실시예 회로 구성을 도시하였다.4 illustrates a circuit configuration of an exemplary embodiment of the soft start generating unit 300. As shown in FIG.

AND게이트(310)는 상기 다이오드(301,302)의 논리회로이며, AND게이트(306)와 AND게이트(308)에는 점호 실패를 방지하기 위한 펄스신호를 공급하고 있다.The AND gate 310 is a logic circuit of the diodes 301 and 302. The AND gate 310 supplies a pulse signal to the AND gate 306 and the AND gate 308 to prevent the firing failure.

이 회로에 의한 각 부분에서의 동작 파형도를 제7도의 (a) 내지 (j)에 나타내었다.The operating waveform diagrams in the respective parts by this circuit are shown in Figs. 7A to 7J.

인버터 기동을 위해서 인버터 스위칭 명령이 제7도의 (a)와같이 AND게이트(303)의 일측에 입력된다.An inverter switching command is input to one side of the AND gate 303 as shown in FIG. 7A to start the inverter.

초기 상태에서 아직 출력 전압이 형성되지 않은 경우 플립플롭(205)의 반전출력(=부(-) 출력;Q1*)은 하이이고, 플립플롭(206)의 반전출력(Q2*) 또한 하이 상태에 있다.Inverting output (= negative output; Q1 * ) of flip-flop 205 is high, and inverting output Q2 * of flip-flop 206 is also high when the output voltage is not yet formed in the initial state. have.

제7도의 (b) 및 (c)에 이 파형을 나타내었다.This waveform is shown in (b) and (c) of FIG.

또한, 초기 상태에서 아직 출력전압이 형성되지 않은 경우 플립플롭(205)의 비반전 출력(=정(+)출력;Q1)은 로우이고, 플립플롭(206)의 비반전 출력(Q2)또한 로우 상태에 있다.In addition, when the output voltage is not yet formed in the initial state, the non-inverting output (= positive output) Q1 of the flip-flop 205 is low, and the non-inverting output Q2 of the flip-flop 206 is also low. Is in a state.

제7도의 (d) 및 (e)는 이 파형을 나타낸다.(D) and (e) of FIG. 7 show this waveform.

그러므로, 이 때 AND게이트(310)의 출력은 하이가 되며, AND게이트(303)의 출력은 상기 인버터 스위칭 명령에 의해서 하이가 된다.Therefore, at this time, the output of the AND gate 310 is high, and the output of the AND gate 303 is high by the inverter switching command.

이 파형을 제7도의 (f) 및 (g)에 나타내었다.This waveform is shown in Figs. 7 (f) and 7 (g).

AND게이트(303)의 출력이 하이가 되므로 다이오드(304)를 통해서 하이 신호가 AND게이트(306)의 일측에 인가된다.Since the output of the AND gate 303 becomes high, a high signal is applied to one side of the AND gate 306 through the diode 304.

그러므로 이때 제7도의 (h)와같은 점호 실패 방지펄스가 AND게이트(306)에서 제7도의 (i)와 같이 출력되어 인버터 사이리스터의 (+)게이트 구동펄스신호로 제공되어 한쪽 방향으로의 충전을 시작하게 된다.Therefore, at this time, a firing failure prevention pulse such as (h) of FIG. 7 is output from the AND gate 306 as shown in (i) of FIG. 7 and provided as a positive gate driving pulse signal of the inverter thyristor to charge in one direction. To get started.

물론 이 경우, AND게이트(308)에는 플립플롭(206)의 출력(Q1)이 로우 신호로 인가되기 때문에 점호 실패 방지 펄스는 (-)게이트 구동펄스신호로 제공되지 않는다.Of course, in this case, since the output Q1 of the flip-flop 206 is applied to the AND gate 308 as a low signal, the firing failure prevention pulse is not provided as a negative gate driving pulse signal.

이 AND게이트(308)의 출력 파형을 도면 제7도의 (j)에 나타내었다.The output waveform of this AND gate 308 is shown in (j) of FIG.

위와같이 하여, 한쪽 방향으로의 일정한 시간 충전이 완료되고 이 것에 의해서 출력 전압이 형성되면 플립플롭(205)의 출력(Q1)이 하이가 되고, 출력(Q1*)은 로우가 된다.As described above, when the charging in one direction is completed and the output voltage is formed by this, the output Q1 of the flip-flop 205 becomes high and the output Q1 * becomes low.

그러므로 AND게이트(310)의 출력은 로우가 되고, AND게이트(303)의 출력도 로우가 되며, 플립플롭(205)의 하이 출력(Q1)이 다이오드(309)를 통해서 AND게이트(306)에 가해져서 점호 실패 방지펄스는 계속하여 AND게이트(306)를 통해 (+)게이트 구동펄스 신호로 제공된다.Therefore, the output of the AND gate 310 goes low, the output of the AND gate 303 goes low, and the high output Q1 of the flip-flop 205 is applied to the AND gate 306 through the diode 309. The firing failure prevention pulse is subsequently provided through the AND gate 306 as a positive gate drive pulse signal.

이것과 대칭으로, 플립플롭(206)의 출력(Q2)이 하이가 되고, 출력(Q2*)이 로우가 되면, AND게이트(310)의 출력은 여전히 로우가 되어 AND게이트(303)의 출력도 로우 상태가 유지되고, 플립플롭(205)의 출력(Q1)은 로우가 되므로 AND게이트(306)에 의한 정(+)게이트 구동펄스신호의 출력은 중단되고, AND게이트(308)에 의한 부(-)게이트 구동 펄스신호의 제공이 이루어진다.Symmetrically to this, when the output Q2 of the flip-flop 206 goes high and the output Q2 * goes low, the output of the AND gate 310 is still low and the output of the AND gate 303 is also low. Since the low state is maintained and the output Q1 of the flip-flop 205 becomes low, the output of the positive gate driving pulse signal by the AND gate 306 is stopped and the negative ( The gate drive pulse signal is provided.

상기의 동작은 교번하여 이루어지므로, 인버터 스위칭이 수행되는 것이다.Since the above operation is performed alternately, inverter switching is performed.

상기 각 단계(초기 한쪽 방향으로의 충전, (+)게이트, (-)게이트, (+)게이트,.. )에서의 플립플롭과 게이트들의 출력 파형은 제7도의 (a) 내지 (j)에서 설명하는 바와 같음을 알 수 있다.The output waveforms of the flip-flops and gates in each of the above steps (initial charging, (+) gate, (-) gate, (+) gate,...) Are shown in FIGS. It can be seen that it is as described.

이상에서 설명한 바와같이, 본 발명의 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치에 의하면, 인버터 출력전압 형성을 감지하여 기동을 제어하므로 인버터 기동에 높은 신뢰성을 확보할 수 있고, 또한 노이즈나 펄스에 의한 기동신호 발생 에러를 줄일 수 있게되며, 부하 단락을 감지하여 회로를 보호할 수 있고, 용량성 부하의 특성에 기인하는 초기 한쪽 방향으로의 충전시간 할당을 정확하게 제어할 수 있기 때문에 기동 불량을 방지할 수 있다.As described above, according to the inverter unit starting device of the current type inverter having the capacitive load of the present invention, the inverter output voltage is formed to control the starting, thereby ensuring high reliability in starting the inverter, It is possible to reduce the start signal generation error caused by the pulse, to protect the circuit by detecting the load short-circuit, and to control the allocation of the charging time in the initial one direction due to the characteristic of the capacitive load. Can be prevented.

또한, 이에 따르는 시스템 기동시의 순시 스타트 및 재기동을 보장한다.It also ensures instantaneous start and restart at system startup.

Claims (8)

시스템 폴트(Fault)에 의한 강제 차단을 위해 마이크로 프로세서(400)에서 출력되는 강제 차단신호와, 인버터 출력전압을 소정의 기준전압과 비교하여 인버터 출력전압 형성 여부를 판단하여 구한 자동 차단신호를 발생시키는 차단신호 발생수단(100)과; 인버터 출력전압을 정(+) 및 부(-)비교의 기준 전압과 비교하여 그 비교 결과를 래치하고, 또 상기 차단신호 발생수단(100)에서 출력되는 차단신호에 의해 상기 래치되는 데이터 값의 출력 여부가 제어되어 인버터 기동신호를 발생하는 기동신호 발생수단(200)과; 상기 기동신호 발생수단(200)에서 출력되는 기동신호를 입력받고, 인버터 구동을 위한 정(+)게이트 트리거 신호와 부(-)게이트 트리거 신호를 생성하여 이 신호를 인버터 스위칭 명령과 조합하여 정(+)게이트 구동펄스신호와 부(-)게이트 구동펄스신호를 출력하는 소프트 스타트 발생수단(300)과; 상기의 차단신호 발생수단(100)에 시스템 폴트(Fault)에 따른 강제 차단신호를 공급하고 또 상기 소프트 스타트 발생수단(300)에 인버터 스위칭 명령을 입력하는 마이크로 프로세서(400);로 구성함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.Forcibly cut off by the system fault, the forced cutoff signal output from the microprocessor 400 and the inverter output voltage are compared with a predetermined reference voltage to determine whether the inverter output voltage is formed and to generate an automatic cutoff signal. Blocking signal generating means (100); Compare the inverter output voltage with a reference voltage of positive and negative comparison and latch the comparison result, and output the latched data value by the blocking signal output from the blocking signal generating means 100. Start signal generating means (200) for controlling whether or not it is controlled to generate an inverter start signal; The start signal output from the start signal generating means 200 is input, generates a positive gate trigger signal and a negative gate trigger signal for driving the inverter, and combines the signal with an inverter switching command to generate a positive ( Soft start generating means (300) for outputting a gate driving pulse signal and a negative gate driving pulse signal; And a microprocessor 400 for supplying a forced cutoff signal according to a system fault to the cutoff signal generating means 100 and inputting an inverter switching command to the soft start generating means 300. Inverter unit starting device of a current type inverter having a capacitive load. 제1항에 있어서, 상기의 차단신호 발생수단(100)은, 상기의 강제 차단신호를 자동차단신호에 우선하여, 강제 차단신호가 자동 차단신호의 출력 여부를 결정함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.2. The capacitive load according to claim 1, wherein the cutoff signal generating means (100) determines whether the forced cutoff signal outputs the automatic cutoff signal by giving priority to the cutoff signal. Inverter starter device of the current type inverter having a. 제1항에 있어서, 상기의 차단신호 발생수단(100)은, 인버터 출력 전압 형성을 감지하기 위한 최소한계 전압을 미리 기준전압으로 설정해 놓고, 이 값을 인버터 출력전압과 비교하여 자동 차단신호를 발생하는 회로와, 상기의 자동 차단신호의 출력 여부를 강제 차단신호에 의해서 제어하는 회로를 포함하여 구성함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.The method of claim 1, wherein the cutoff signal generating means 100 sets the minimum voltage for detecting the inverter output voltage as a reference voltage in advance, and generates the automatic cutoff signal by comparing the value with the inverter output voltage. And a circuit for controlling whether or not the automatic shutoff signal is output by a forced shutoff signal. 제1항에 있어서, 상기 기동신호 발생수단(200)은, 부(-)트리거시의 하한 레벨을 검출하는 회로와, 정(+)트리거시의 하한 레벨을 검출하는 회로와, 상기 검출된 두 개의 데이타를 래치하는 회로를 포함하여 구성함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.The method of claim 1, wherein the start signal generating means (200) comprises: a circuit for detecting a lower limit level during a negative trigger, a circuit for detecting a lower limit level during a positive trigger, and the detected two An inverter unit starting device of a current inverter having a capacitive load, comprising a circuit for latching two data. 제1항에 있어서, 상기 기동신호 발생수단(200)은, 부(-)트리거시의 하한 레벨을 검출하는 회로와, 정(+)트리거시의 하한 레벨을 검출하는 회로와, 상기 검출된 두 개의 데이타를 래치하는 회로와, 상기의 검출된 두 개의 데이터를 논리 조합하여 상기의 데이터 래치를 위한 클록으로서 동기시키는 회로를 포함하여 구성함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.The method of claim 1, wherein the start signal generating means (200) comprises: a circuit for detecting a lower limit level during a negative trigger, a circuit for detecting a lower limit level during a positive trigger, and the detected two And a circuit for latching two data and a circuit for synchronizing the detected two data to synchronize as a clock for the data latch. Starting device. 제1항에 있어서, 상기 기동신호 발생수단(200)에서 출력되는 (+)와 (-) 트리거시의 기동신호를 논리 조합하여 부하의 단락 여부를 감지하는 회로를 더 포함하는 것을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.The capacitor of claim 1, further comprising a circuit for detecting whether a load is shorted by logically combining a start signal at the time of the start signal generation means 200 and a start signal at a (-) trigger. Inverter starter of the current type inverter having a positive load. 제1항에 있어서, 상기 소프트 스타트 발생수단(300)은, 상기의 기동신호를 입력받는 회로와, 인버터 교번 스위칭을 위한 (+)와 (-)의 게이트 트리거 신호를 생성하는 회로와, 상기의 (+)와 (-)의 게이트 트리거 신호를 상기의 입력되는 기동신호에 의해서 (+)게이트 구동펄스 신호와 (-)게이트 구동펄스 신호로 출력하는 회로를 포함하여 구성함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.The method of claim 1, wherein the soft start generating means (300) comprises: a circuit for receiving the start signal, a circuit for generating a (+) and (-) gate trigger signal for inverter alternating switching, and And a circuit for outputting (+) and (-) gate trigger signals as a (+) gate driving pulse signal and a (-) gate driving pulse signal according to the input start signal. Inverter unit starting device of a current type inverter having a load. 제1항에 있어서, 상기 소프트 스타트 발생수단(300)은, 상기의 기동신호를 입력받는 회로와, 인버터 교번 스위칭을 위한 (+)와 (-)의 게이트 트리거 신호를 생성하는 회로와, 상기의 (+)와 (-)의 게이트 트리거 신호를 상기의 입력되는 기동신호에 의해서 (+)게이트 구동펄스 신호와 (-)게이트 구동펄스 신호로 출력하는 회로와, 상기의 (+)나 (-)의 기동신호중 하나의 신호를 인버터 스위칭 명령과 조합하여 초기 기동시 출력전압 형성을 위한 용량성 부하 충전시간을 고려하는 어느 하나의 게이트 구동 펄스신호만 출력하게 하는 회로를 포함하여 구성함을 특징으로 하는 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치.The method of claim 1, wherein the soft start generating means (300) comprises: a circuit for receiving the start signal, a circuit for generating a (+) and (-) gate trigger signal for inverter alternating switching, and A circuit for outputting the (+) and (-) gate trigger signals as a (+) gate driving pulse signal and a (-) gate driving pulse signal according to the input start signal, and the above (+) or (-) And a circuit for combining only one of the start signals with the inverter switching command to output only one gate driving pulse signal considering the capacitive load charging time for output voltage formation during initial start-up. Inverter starter of current inverter with capacitive load.
KR1019950055074A 1995-12-22 1995-12-22 A starting equipment for current type inverter KR0163099B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950055074A KR0163099B1 (en) 1995-12-22 1995-12-22 A starting equipment for current type inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055074A KR0163099B1 (en) 1995-12-22 1995-12-22 A starting equipment for current type inverter

Publications (2)

Publication Number Publication Date
KR970055178A KR970055178A (en) 1997-07-31
KR0163099B1 true KR0163099B1 (en) 1999-04-15

Family

ID=19443544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055074A KR0163099B1 (en) 1995-12-22 1995-12-22 A starting equipment for current type inverter

Country Status (1)

Country Link
KR (1) KR0163099B1 (en)

Also Published As

Publication number Publication date
KR970055178A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US10312816B1 (en) Primary controller of switching power supply and switching power supply
US6418002B1 (en) Power supply supervisor having a line voltage detector
JPH07255174A (en) Ac/dc converter for multi-specification alternating current
JP5289923B2 (en) Switching power supply
KR0163099B1 (en) A starting equipment for current type inverter
US6759812B2 (en) Discharge lamp lighting circuit for detecting failure of a switching element
US4939443A (en) Method and apparatus for the generation of voltage pulses
JP2000078760A (en) Fault detector circuit for charger
US4041365A (en) Circuit for detecting a malfunction in an inverter
JP3362666B2 (en) Circuit that controls the output current of the inverter circuit
KR20220103027A (en) Power converting apparatus
KR960006601B1 (en) Power failure sensing circuit for range
JP2011083131A (en) Switching power supply device
KR100468658B1 (en) Power control circuit
SU1473049A1 (en) Power supply source with input without a transformer
JPH10262376A (en) Electric power converter
JPH0720376B2 (en) Inverter circuit
SU1259445A1 (en) Inverter with protection
JPH1169820A (en) Uninterruptive power unit
SU1690124A2 (en) Single-voltage dc voltage converter
SU1184056A1 (en) Voltage converter
JPH0471368A (en) Inverter
KR100624087B1 (en) A switched mode power supply equipped with protective circuit for short circuit
RU2267184C1 (en) Method for control of hybrid switchgear and hybrid switchgear for its realization
KR19990085825A (en) Switching mode power supply

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee