KR0162760B1 - Interconnect network implementation device of large unit parallel computer - Google Patents
Interconnect network implementation device of large unit parallel computer Download PDFInfo
- Publication number
- KR0162760B1 KR0162760B1 KR1019950034142A KR19950034142A KR0162760B1 KR 0162760 B1 KR0162760 B1 KR 0162760B1 KR 1019950034142 A KR1019950034142 A KR 1019950034142A KR 19950034142 A KR19950034142 A KR 19950034142A KR 0162760 B1 KR0162760 B1 KR 0162760B1
- Authority
- KR
- South Korea
- Prior art keywords
- backplane
- parallel computer
- interconnection network
- node
- switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/1735—Network adapters, e.g. SCI, Myrinet
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17325—Synchronisation; Hardware support therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 대단위 병렬 컴퓨터의 상호 연결망 구현장치에 관한 것으로, 백플레인 및 게이블 어댑터를 이용하여 이중화, 계층화되는 상호 연결망을 구성하므로써 고신뢰도의 상호 연결망을 보다 간편하게 구현할 수 있도록 한 것이다.The present invention relates to a device for implementing an interconnection network of a large parallel computer, and by using a backplane and a gable adapter to form a redundant and layered interconnection network, a high reliability interconnection network can be more easily implemented.
Description
제1도는 대단위 병렬 컴퓨터를 구성하기 위한 이중화, 계층화된 상호 연결망의 구성도.1 is a schematic diagram of a redundant, layered interconnection network for a large parallel computer.
제2도는 본 발명의 백플레인 구조를 나타낸 개략도.2 is a schematic diagram showing a backplane structure of the present invention.
제3도는 본 발명에 따른 백플레인에 노드 및 케이블 어댑터의 결합상태를 나타낸 사시도.3 is a perspective view showing a coupling state of a node and a cable adapter to a backplane according to the present invention.
제4도는 본 발명에 따라 스위치칩의 신호그룹 할당상태를 나타낸 배치도.4 is a layout diagram showing a signal group assignment state of a switch chip according to the present invention;
제5도는 백플레인을 이용하여 스위치 허브를 구성할 때 백플레인과 케이블 어댑터의 결합 상태를 나타낸 사시도.5 is a perspective view showing the coupling state of the backplane and the cable adapter when configuring the switch hub using the backplane.
제6도는 케이블 어댑터의 구성을 나타낸 평면도.6 is a plan view showing the configuration of the cable adapter.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 노드 20,22 : 스위치2: node 20,22: switch
24,26 : 커넥터 24a,26a : 입력포트24, 26: Connector 24a, 26a: Input port
24b,26b : 출력포트 30 : 케이블 어댑터24b, 26b: Output port 30: Cable adapter
32,34 : 케이블 35 : 케이블쪽 커넥터32,34 cable 35 cable side connector
36 : 신호 변환기 38 : 백플레인쪽 커넥터36: signal converter 38: backplane side connector
40 : 스위치 허브40: switch hub
본 발명은 2대 이상의 노드로 구성되는 대단위 병렬 컴퓨터의 상호 연결망 구성방법에 관한 것으로, 보다 상세하게는 백플레인 및 케이블 어댑터를 이용하여 간편하게 이중화, 계층화되는 상호 연결망을 구성할 수 있도록 한 방법에 관한 것이다.The present invention relates to a method for constructing an interconnection network of a large parallel computer composed of two or more nodes, and more particularly, to a method for easily configuring a redundant and layered interconnection network using a backplane and a cable adapter. .
일반적으로, 반도체 기술과 상용 마이크로프로세서가 개발됨에 따라 고성능, 고신뢰도를 갖는 상용 컴퓨터의 개발이 더 한층 요구되고 있다.In general, as semiconductor technologies and commercial microprocessors are developed, development of commercial computers having high performance and high reliability is required.
고성능의 컴퓨터를 개발하기 위한 구조중에서 계층화 연결구조를 갖는 대단위 병렬 컴퓨터가 있다.Among the structures for developing high-performance computers, there is a large parallel computer having a hierarchical connection structure.
이러한 구조는 통신망의 구조와 흡사하나 노드들을 연결하는 상호 연결망의 정보 전달 지연시간의 단위에 따라 통신 상호 연결망과 시스템 영역 상호 연결망으로 분리할 수 있다.This structure is similar to that of a communication network, but may be divided into a communication interconnection network and a system area interconnection network according to a unit of information transmission delay time of interconnection networks connecting nodes.
고 신뢰도의 시스템에서의 상호 연결망은 시스템 전체 신뢰도면에서 지대한 영향을 끼친다.Interconnection networks in high reliability systems have a significant impact on overall system reliability.
이러한 대단위 병렬 컴퓨터 구조에 있어서 상호 연결망의 이중화는 필수적인 것이다.In such a large parallel computer architecture, redundancy of interconnection networks is essential.
첨부된 예시도면 제1도에 도시된 바와 같이 종래에는 많은 수의 노드(2)들을 연결하기 위해서 노드(2)들의 한묶음을 연결하기 위한 스위치(4), 이 스위치(4)와 다른 스위치(6)를 연결하는 스위치 허브(8)가 구비되어 있다.As shown in FIG. 1 of the accompanying drawings, in the related art, a switch 4 for connecting a bundle of nodes 2 in order to connect a large number of nodes 2, a switch 4 and another switch 6. Is provided with a switch hub (8).
또한 이러한 스위치들의 연결망이 고신뢰도 특성을 제공하기 위해 상, 하부로 대칭적으로 구성되어 있다.In addition, the network of these switches is symmetrically configured up and down to provide high reliability characteristics.
따라서, 상기와 같은 이중화를 이루는 구조는 시스템 구현을 복잡하게 하고 구현 부품의 갯수를 증가시키는 등의 문제점이 있었다.Therefore, such a redundant structure has problems such as complicated system implementation and increased number of implementation components.
이에 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로, 상호 연결망을 간편하면서도 단순하게 구현할 수 있는 대단위 병렬 컴퓨터의 상호 연결망 구성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for constructing an interconnection network of a large parallel computer, which can easily and simply implement the interconnection network.
상기와 같은 목적을 달성하기 위한 본 발명은 노드 백플레인과 노드 백플레인을 계층적으로 연결하는 스위치 허브를 노드 백플레인과 동일한 백플레인을 사용하고, 그 백플레인과 케이블 어댑터를 결합하여 상호 연결망을 구성하는 것을 특징으로 한다.The present invention for achieving the above object is characterized in that the switch hub for connecting the node backplane and the node backplane hierarchically using the same backplane as the node backplane, combining the backplane and the cable adapter to form an interconnection network do.
이하 본 발명의 바람직한 실시예를 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 첨부된 예시도면 제2도에 도시된 바와 같이 한 서브랙 안에 많은 노드를 실장하기 위하여 스위치(20, 22)와 커넥터(24, 26)로 이루어진 백플레인(28)을 제안한다.The present invention proposes a backplane 28 consisting of switches 20 and 22 and connectors 24 and 26 to mount many nodes in one subrack as shown in FIG.
백플레인에 실장되어 각 슬롯을 연결하는 스위치(20, 22)와 슬롯의 갯수는 목적하는 상호 연결망의 형태에 따라 변경될 수 있다.The number of slots and the switches 20 and 22 mounted on the backplane to connect each slot may be changed according to the type of the interconnection network desired.
입력포트(24a, 26a)와 출력포트(24b, 26b)를 완전 분리하여 형성하였고, 10 슬롯을 갖는 백플레인을 구현할 때 스위치 칩의 핀 할당을 포트별로 배선이 꼬이지 않도록 제4도와 같이 입력포트와 추력포트 쌍의 슬롯 할당을 (0, 4)(1, 3)(2, 2)(3, 1)(4, 0)(5, 9)(6, 8)(7, 7)(8, 6)(9, 5)의 의 순으로 배열하였다.The input ports 24a and 26a and the output ports 24b and 26b are formed by completely separating the input ports and thrust as shown in FIG. 4 so that the pin assignment of the switch chip is not twisted for each port when implementing a backplane having 10 slots. The slot assignment of a port pair is (0, 4) (1, 3) (2, 2) (3, 1) (4, 0) (5, 9) (6, 8) (7, 7) (8, 6). ) Were arranged in the order of (9, 5).
백플레인(28)에서 노드(2)를 연결하기 위해서는 첨부된 예시도면 제3도에 도시된 바와 같이 백플레인(28)의 상면에 노드(2)를 수직되게 끼우고, 백플레인과 백플레인을 연결하기 위해 상호 연결망의 형태에 따라 필요한 갯수 만큼의 케이블 어댑터(30) 및 케이블(32)(34)을 연결한다.In order to connect the node 2 in the backplane 28, the node 2 is vertically inserted into the top surface of the backplane 28 as shown in FIG. 3 of the accompanying drawings, and the backplane and the backplane are connected to each other. According to the shape of the network to connect the necessary number of cable adapters 30 and cables 32, 34.
제5도는 노드 백플레인(28)과 노드 백플레인을 연결하는 스위치 허브(40)의 구성을 나타낸 것으로, 스위치 허브는 노드 백플레인에서 사용하는 동안 백플레인과 슬롯 갯수 만큼의 동일한 케이블 어댑터(30)로 이루어져 있다.5 shows the configuration of a switch hub 40 that connects the node backplane 28 and the node backplane, wherein the switch hub consists of the same number of slot adapters as the backplane and the number of slots during use in the node backplane.
제6도는 케이블 어댑터(30) 카드를 나타낸 것으로, 일면에 분리된 케이블(32)(34)이 형성되어 있어, 차동신호선을 위한 커넥터(35), 차동신호 구동기와 차동신호 수신기와 라인 구동기(36), 단일 단자 신호선을 위한 커넥터(38)로 구성되어 있다.6 shows a cable adapter 30 card, in which separate cables 32 and 34 are formed on one side, so that a connector 35 for a differential signal line, a differential signal driver and a differential signal receiver and a line driver 36 ), And a connector 38 for a single terminal signal line.
위에서 살펴본 바와 같이 본 발명은 노드와 스위치의 연결은 마이크로 스트립 또는 스트립 형태로 단일 신호선을 이용하고, 스위치와 스위치간의 연결은 실드를 갖는 병렬쌍의 형태로 차동신호선을 이용하여 50cm 미만의 짧은 거리의 상호 연결은 고실장밀도와 적은 연결 핀 수를 보장하고 케이블로 연결되는 2미터 이상의 긴 거리의 신호 안전성을 강조하였다.As described above, in the present invention, the connection between the node and the switch uses a single signal line in the form of a micro strip or strip, and the connection between the switch and the switch uses a differential signal line in the form of a parallel pair having a shield. The interconnect ensures high mounting density, low number of connecting pins and emphasizes signal safety over long distances of more than 2 meters.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034142A KR0162760B1 (en) | 1995-10-05 | 1995-10-05 | Interconnect network implementation device of large unit parallel computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034142A KR0162760B1 (en) | 1995-10-05 | 1995-10-05 | Interconnect network implementation device of large unit parallel computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970022784A KR970022784A (en) | 1997-05-30 |
| KR0162760B1 true KR0162760B1 (en) | 1999-01-15 |
Family
ID=19429344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034142A KR0162760B1 (en) | 1995-10-05 | 1995-10-05 | Interconnect network implementation device of large unit parallel computer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162760B1 (en) |
-
1995
- 1995-10-05 KR KR1019950034142A patent/KR0162760B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970022784A (en) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0726528B1 (en) | Interconnection network for a multi-nodal data processing system | |
| US6233376B1 (en) | Embedded fiber optic circuit boards and integrated circuits | |
| US4401351A (en) | Expandable card cage | |
| EP0224244B1 (en) | Switching system having multiple parallel switching networks | |
| US7083422B2 (en) | Switching system | |
| US6824393B2 (en) | Fragmented backplane system for I/O applications | |
| US7715369B1 (en) | Common backplane for physical layer system and networking layer system | |
| KR20160048886A (en) | Method and apparatus to manage the direct interconnect switch wiring and growth in computer networks | |
| US20080123552A1 (en) | Method and system for switchless backplane controller using existing standards-based backplanes | |
| US6349037B1 (en) | Backplane for common building block | |
| US4700274A (en) | Ring-connected circuit module assembly | |
| US6244881B1 (en) | Connector, data processing apparatus, and network apparatus | |
| EP0547262A1 (en) | Modular photonic waveguide distribution system | |
| JP3800937B2 (en) | Bridge board | |
| US6167474A (en) | Apparatus and method for distributed arbitration of shared resources | |
| JP2002026235A (en) | Memory module, memory module socket and system board including them | |
| US20030002541A1 (en) | Mid-connect architecture with point-to-point connections for high speed data transfer | |
| KR0162760B1 (en) | Interconnect network implementation device of large unit parallel computer | |
| US6091739A (en) | High speed databus utilizing point to multi-point interconnect non-contact coupler technology achieving a multi-point to multi-point interconnect | |
| CN108183872B (en) | Switch system and construction method thereof | |
| US5822594A (en) | Network hub interconnection circuitry having power reset feature | |
| AU673386B2 (en) | LAN interface | |
| US5887132A (en) | Network hub interconnection circuitry | |
| US20020162083A1 (en) | Mid-connect architecture with point-to-point connections for high speed data transfer | |
| CN113676793A (en) | Electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |