KR0160794B1 - 오류 정정 프레임 구조 - Google Patents
오류 정정 프레임 구조 Download PDFInfo
- Publication number
- KR0160794B1 KR0160794B1 KR1019930029898A KR930029898A KR0160794B1 KR 0160794 B1 KR0160794 B1 KR 0160794B1 KR 1019930029898 A KR1019930029898 A KR 1019930029898A KR 930029898 A KR930029898 A KR 930029898A KR 0160794 B1 KR0160794 B1 KR 0160794B1
- Authority
- KR
- South Korea
- Prior art keywords
- error correction
- bits
- area
- frame
- error
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 오류 정정(Error Correction) 프레임 구조에 관한 것으로, 특히 UHF 모뎀 전송장치에 있어 DS1(1.544Mbps) 4개의 신호를 서비스 데이타 및 에러 정정 프레임에 다중화하여 무선통신망과 같은 외부요인에 의한 에러가 심한 통신로 상에 적합하도록 한 오류 정정 프레임 구조에 관한 것이다.
이러한 본 발명의 목적은 오류정정 한 프레임이 위치를 나타내는 프레임 워드 영역과, 서비스 데이타가 다중되는 서비스 채널 영역과, 다중화시 발생되는 각각의 DS1 신호와의 속도차이 조절신호가 기록되는 스터핑 콘트롤 영역과, 에러 정정 신호가 기록되는 에러 정정 영역과, 전송로상의 에러유무를 나타내는 페리티 영역으로 오류 정정 프레임을 구성하므로써 달성되는 것이다.
Description
제1도는 종래 오류 정정 프레임 구조도.
제2도는 본 발명 오류 정정 프레임 구조도.
본 발명은 오류 정정(Error Correction) 프레임 구조에 관한 것으로, 특히 UHF 모뎀 전송장치에 있어 DS1(1.544Mbps) 4개의 신호를 서비스 데이타 및 에러 정정 프레임에 다중화하여 무선통신망과 같은 외부요인에 의한 에러가 심한 통신로 상에 적합하도록 한 오류 정정 프레임 구조에 관한 것이다.
일반적으로 UHF 모뎀 전송장치는 DS1(1.544Mbps) 4개의 신호를 다중화한 신호를 16QAM으로 변조하여 무선으로 전송하는 장치이다.
이러한 전송장치에 이용되는 종래 오류 정정 프레임 구조는 첨부된 도면 제1도에 도시된 바와 같다.
가로로 294bits, 즉 48bits×6=288bits이고 여기다 콘트롤 비트(6bit)를 합해서 294bits가 되며, 세로로 4행하여 294bits×4=1176bits를 한 프레임(frame)으로 다중화한 구조이다.
프레임(frame)은 매 48bits마다 한 비트씩 콘트롤 비트(일예로써 Mø, C1, Fø등)가 존재하며, 다중화된 최종출력 주파수는 6.312Mbps가 된다.
즉해서 S=0.33이 된다.
따라서 100bits 당 33개의 스터핑(stuffing)이 발생된다.
이러한 종래 오류 정정 프레임 구조는 4개의 DS1(1.544Mbps) 신호를 1비트씩 사이에 끼워 넣기(bit-by-bit interleaving)를 하는 형태이다.
즉, 매 48bit마다 되풀이 되는 정보 비트는 각각의 DS1 신호를 12bits씩 끼워넣은 형태가 된다.
제1도중 F는 메인 프레임 비트(Main frame bits)로서 프레임 구조를 나타내며, M은 서브 프레임 비트(Sub-frame bits)로서 각각의 행을 나타낸다.
아울러 C는 스터핑 콘트롤 비트(Stuffing Control bits)로서 각각 3비트의 C1~C4가 있는데 이는 각각의 DS1 신호를 의미하여 다중화 하면서 발생하는 DS1 신호와의 속도차이를 조절한다.
여기서 48bits는 정보 bits이다.
그러나 이러한 종래 오류 정정 프레임 구조는 4개의 DS1 신호만을 다중화하는 구조로 되어 있어 다른 서브-채널(Sub-channel)을 전송한다든지 또는 서비스 데이타 전송 및 외부 환경요인의 변화가 심한 무선통신망에서의 사용은 적합하지 않는 단점이 있었다.
따라서 본 발명의 목적은 DS1 4개의 신호를 서비스 데이타 및 에러 정정 프레임에 다중하여 사용함으로써 무선통신망과 같은 외부 요인에 의한 에러가 심한 통신로 상에도 적합하도록 오류정정 프레밍 구조를 제공함에 있다.
이러한 본 발명의 목적은 위치를 나타내는 프레임 워드 영역과, 서비스 데이타가 다중되는 서비스채널 영역과, 다중화시 발생되는 각각의 DS1신호와의 속도차이 조절신호인 스터 콘트롤 영역과, 에러를 정정할 수 있는 신호인 에러 정정 영역과, 전송로상의 에러유무를 나타내는 페리티 영역으로 한 프레임을 구성함으로써 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제2도는 본 발명 오류 정정 프레임 구조도로서, 이에 도시한 바와 같이 가로로 128bits, 세로로 7줄하여 896bits를 한 프레임으로 다중화한 구조이다.
프레임(frame)의 구성은 위치를 나타내는 프레임워드(frame words; F)와, 서비스 데이타를 전송하는 서비스 채널 비트(Service channel bits; SVC)와, 다중화하면서 발생하는 각각의 DS1 신호와의 속도차이를 조절하는 신호인 스터핑 콘트롤 비트(stuffing Control bits; C)와, 127bits 내의 1bit 에러를 정정할 수 있는 에러 정정용 페리티 비트(Error Correction용 Parity bit; PRY1)와, 전송로상의 에러 유무를 판단하는 페리티 비트(Parity bits; P)로 구성된다.
프레임(frame)은 초당 약 8,000번 전송되며 프레임당 DS1 한채널의 데이타는 스터핑(stuffing)이 없을 경우 193bits로 구성되며, 스터핑(stuffing)이 있을 경우에는 192bits로 구성된다.
다중화된 데이타의 최종전송속도는 7.180Mbps로 이를 수식으로 풀이하면 하기와 같다.
따라서 100bits 당 32개의 스터핑(stuffing)이 발생한다.
아울러 127bits 마다 7개의 페리티 비트(PRY1)를 전송함으로써 127bits 내의 1bits 에러를 100% 정정할 수 있다.
또한, 4개의 DS1(1.544Mbps) 신호를 한 bit씩 사이에 끼워넣이(bit-by-bit-Interleaving)로 다중하는 형태는 종래와 동일하다.
따라서 52bits 또는 56bits로 구성되는 정보비트 위치에는 각각의 DS1 신호가 13bit(52bits/4) 또는 14bit(56bits/4)씩 끼워넣은 형태가 된다.
아울러 프레임 구조의 각각의 위치를 찾기 위하여 종래처럼 여러곳에 프레임 비트(F)가 있은 것이 아니라 프레임 구조의 맨 앞에 프레임 워드(frame words; F)로 구성되어 있어 수신측에서 쉽게 프레임 구조를 찾을 수 있다.
아울러 C1~C3는 각각 4bit로 구성되어 있으며 각각의 bits들은 다중화하면서 발생하는 DS1 신호와의 속도차이를 조절하는 스터핑 콘트롤 비트(stuffing control bits; C)로써 DS1 신호가 빠르게 입력될 경우 C1~C3bits를 모두 1로 하여 Vbit에 정보를 실어 보내고 DS1 신호가 느리게 입력될 경우 C1~C3bits를 모두 ø으로 하여 상기한 Vbit에 정보를 싣지 않으므로써 속도를 조절한다.
수신측에서는 상기한 C1~C3bits를 비교 판단함으로써 정보의 유, 무를 알 수 있다.
SVC1~5는 서비스 채널 비트들로써 각각 64Kbps의 대역폭을 갖으며, 이 5개(SVC1~SVC5)의 서비스 채널은 이용자가 원격 감시 또는 order/wire 데이타 또는 다른 서브-채널(Sub-Channel)로써 이용한다.
아울러 7개의 PRY1이 에러 정정용 페리트 비트로써 각각 7bits씩으로 구성되며, 이것은 매 127bits마다 되풀이 된다.
다시말해 PRY1은 127bits내의 1bit 에러를 100% 정정할 수 있는 기능을 갖는다.
또한 P는 페리티 비트로써 전송로에서 발생한 에러의 유무를 감지하여 전송로 상에 비트 에러율(Bit Error Rate: BER)을 나타낸다.
이상에서 상세히 설명한 바와 같이 본 발명은 DS1 4개의 신호를 서비스 데이타 및 에러 정정 프레임에 다중화 하여 사용함으로써 무선통신망과 같은 외부 요인에 의한 에러가 심한 통신로 상에서도 사용가능한 효과가 있다.
Claims (4)
- 가로로 128bits, 세로로 7줄하여 총 896bits로 구성된 오류정정 한 프레임의 위치를 나타내는 프레임 워드 영역과, 서비스 데이타가 다중되는 서비스 채널 영역과, 다중화시 발생되는 각각의 DS1 신호와의 속도차이 조절신호가 기록되는 스터핑 콘트롤 영역과, 7개로 분할 구성되며 각 영역은 7bits로 구성되고 매 127bits의 주기를 갖도록 구성되어 에러 정정 신호가 기록되는 에러 정정영역과, 전송로상의 에러유무를 나타내는 페리티 영역으로 구성됨을 특징으로 한 오류 정정 프레임구조.
- 제1항에 있어서, 프레임 워드 영역은 한 프레임의 전단에 위치하며 10bits로 구성됨을 특징으로 한 오류 정정프레임 구조.
- 제1항에 있어서, 서비스 채널 영역은 5개로 분할 구성되며 각 영역은 8bits로 구성됨을 특징으로 한 오류 정정프레임 구조.
- 제1항에 있어서, 프리티 영역은 7개로 분할 구성되며 각 영역은 1bit로 구성됨을 특징으로 한 오류 정정프레임 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029898A KR0160794B1 (ko) | 1993-12-27 | 1993-12-27 | 오류 정정 프레임 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029898A KR0160794B1 (ko) | 1993-12-27 | 1993-12-27 | 오류 정정 프레임 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950022336A KR950022336A (ko) | 1995-07-28 |
KR0160794B1 true KR0160794B1 (ko) | 1998-12-01 |
Family
ID=19372898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930029898A KR0160794B1 (ko) | 1993-12-27 | 1993-12-27 | 오류 정정 프레임 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0160794B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476793B1 (ko) * | 1996-10-16 | 2005-08-01 | 루센트 테크놀러지스 인크 | 원격통신네트워크에서사용하기위한메시징프로토콜 |
-
1993
- 1993-12-27 KR KR1019930029898A patent/KR0160794B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476793B1 (ko) * | 1996-10-16 | 2005-08-01 | 루센트 테크놀러지스 인크 | 원격통신네트워크에서사용하기위한메시징프로토콜 |
Also Published As
Publication number | Publication date |
---|---|
KR950022336A (ko) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100262842B1 (ko) | 무선통신시스템의수신기의프레임검출품질평가방법및장치 | |
CA2279098A1 (en) | Unequal error protection for digital broadcasting using channel classification | |
AU685972B2 (en) | System for transmitting information via a time-varying transmission channel and corresponding transmit and receive equipments | |
US5991313A (en) | Video transmission apparatus | |
JPS57136833A (en) | Time-division multiplex data transmitting method | |
RU2009139058A (ru) | Способ и устройство для различения широковещательных сообщений в беспроводных сигналах | |
EP0944180A3 (en) | Radio information communication system using multi-carrier spread spectrum transmission system and error correction method | |
WO2001039423A3 (en) | Variable rate coding for forward link | |
WO1998049800A1 (en) | Estimation of radio channel bit error rate in a digital radio telecommunications network | |
MX9605118A (es) | Detecccion de cuadro dañado. | |
US7549093B2 (en) | Method for changing a depth of an interleaver device or de-interleaver device and corresponding interleaver device and de-interleaver device | |
ATE490649T1 (de) | Videokodierung und -übertragung | |
KR960702226A (ko) | 시간 다이버시티 통신방식(time diversity communication system) | |
WO2020256516A3 (en) | Method and apparatus for aperiodic reference signal transmission and reception | |
KR0160794B1 (ko) | 오류 정정 프레임 구조 | |
EP0651523A3 (en) | Communication receiver using soft decision to discriminate between a traffic channel frame and a fast associated control channel frame | |
KR960006306A (ko) | 가중 전송 방식과 그 전송 및 수신 장치 | |
US7187863B2 (en) | Identifying substreams in parallel/serial data link | |
US20030002588A1 (en) | Method and apparatus for controlling buffer overflow in a communication system | |
WO2000010348A3 (en) | Packet-switched data transmission in radio system | |
GB2331681A (en) | Error detection method and apparatus for digital communication data packets | |
JP2002078024A (ja) | データ送信装置とデータ受信装置及びデータ送信方法とデータ受信方法 | |
US7164728B1 (en) | Method and device for forming transport frames from coded-signal frames and device for extracting coded signal frames | |
EP1298824A3 (en) | Method and apparatus for synchronous communication of frames of digital information | |
KR20160136268A (ko) | 송/수신 시스템 및 데이터 처리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050628 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |