KR0160157B1 - Emulation of computer monitor in a wide screen television - Google Patents

Abstract

본 발명은 VGA 또는 SVGA 모니터로서 2f_H에서 동작하는 와이드 스크린 텔레비전 수상기(50)를 사용하는 방법 및 장치에 관한 것이다. 컴퓨터(80)의 VGA 또는 SVGA 보드(84)는 예를들면 16:9의 와이드 포맷 표시비를 갖는 화상을 형성시키기 위하여 4?3의 포맷 표시비를 갖는 종래의 VGA 또는 SVGA 화상 보다 작은 수의 정상 수평 라인을 갖는 화상을 나타내는 RGB 비디오 신호를 발생시키도록 프로그램된다. RGB 비디오 신호의 별개의 동기신호는 와이드 스크린 텔레비젼 수상기의 비디오 처리회로(52)가 인식할 수 있는 형상으로 필요에 따라 극성 및 위상이 반전된다.The present invention relates to a method and apparatus for using a wide screen television receiver 50 operating at 2f _H as a VGA or SVGA monitor. The VGA or SVGA board 84 of the computer 80 may, for example, have a smaller number than conventional VGA or SVGA pictures having a format display ratio of 4 to 3 to form an image having a wide format display ratio of 16: 9. It is programmed to generate an RGB video signal representing an image with normal horizontal lines. The separate synchronization signal of the RGB video signal is a shape that can be recognized by the video processing circuit 52 of the wide screen television receiver, and its polarity and phase are reversed as necessary.

Description

와이드 스크린 텔레비전에서 컴퓨터 모니터의 에뮬레이션 방법 및 장치Method and apparatus for emulation of computer monitor in wide screen television

제1도는 본 발명에 의한 동기신호 변환기의 개략도.1 is a schematic diagram of a synchronization signal converter according to the present invention;

제2도는 본 발명에 의한 동기신호 변환기의 다른 실시예를 도시한 개략도.2 is a schematic diagram showing another embodiment of a synchronization signal converter according to the present invention;

제3도는 본 발명과 함께 사용될 수 있는 와이드 스크린 텔레비전 수상기의 부분 시스템도.3 is a partial system diagram of a wide screen television receiver that may be used with the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10,10' : 동기신호 변환기 18,20,22 : 단사10,10 ': Sync signal converter 18,20,22: single yarn

52 : f_H입력/출력 모듈, 비디오 처리회로 60 : 제어 시스템52: f _H input / output module, video processing circuit 60: control system

80 : 컴퓨터 84 : 프로그래머블 비디오 회로80: computer 84: programmable video circuit

본 발명은 텔레비전 수상기, 보다 구체적으로는 와이드 스크린 텔레비전 수상기에 의한 컴퓨터 모니터 에뮬레이션 분야에 관한 것이다.FIELD OF THE INVENTION The present invention relates to the field of computer monitor emulation by television receivers, more particularly by wide screen television receivers.

예컨대, 공보 PCT/US91/03470에 기술된 바와 같은 종래의 와이드 스크린 텔레비전은 아날로그 컴퓨터 RGB 신호를 표시할 수 없다.For example, conventional wide screen televisions as described in publication PCT / US91 / 03470 cannot display analog computer RGB signals.

종래의 텔레비전 수상기, 특히 와이드 스크린 텔레비전 수상기는 별개의 수평 및 수직 동기신호를 갖는 아날로그 RGB 입력을 표시할 수 있도록 수정될 필요가 있다.Conventional television receivers, particularly wide screen television receivers, need to be modified to be able to display analog RGB inputs having separate horizontal and vertical synchronization signals.

기술된 바와 같이 종래의 와이드 스크린 텔레비전 수상기는 텔레비전 내의 2f_H(2중 수평주사, 예컨대 순차 수평주사) 모듈 또는회로를 통해 아날로그 RGB 입력을 받아들일 수 있다. 이러한 모듈 또는 회로는 외부 2f_H입력(RGB 또는 YPrPb)을 종래의 1f_H입력 비디오 신호가 순차 2f_H주사신호로 변환되는 지점 하류에서 내부 비디오 신호 처리 신호경로에 인터페이스하는 방법을 제공한다. 동기신호는 (RGB 입력에 대한) 합성 동기 입력 또는 (YPrPb 입력에 대한) 루마(luma)에 관한 합성 동기로 부터 발생한다.As described, conventional wide screen television receivers can accept analog RGB input via a 2f _H (double horizontal scan, such as progressive horizontal scan) module or circuitry in a television. Such a module or circuit provides a method of interfacing an external 2f _H input (RGB or YPrPb) to an internal video signal processing signal path downstream of a point where a conventional 1f _H input video signal is converted into a sequential 2f _H scan signal. The sync signal originates from a composite sync input (for RGB input) or a composite sync for luma (for YPrPb input).

VGA 컴퓨터 모니터는 31.47KHz의 수평 주파수, 즉 2f_H에서 동작한다. 종래의 와이드 스크린 텔레비전 수상기는 31.47KHz의 수평 주파수에서는 이미 아날로그 RGB 입력을 수신하여 표시할 수 있는 기능을 가지고 있다. 문제는 통상의 2f_H입력/출력 모듈이 VGA 컴퓨터 입력으로 부터 분리된 수평 및 수직 동기신호 보다는 합성 동기신호를 기대한다는 점에 있다.VGA computer monitors operate at a horizontal frequency of 31.47KHz, or 2f _H. Conventional widescreen television receivers already have the ability to receive and display analog RGB inputs at a horizontal frequency of 31.47KHz. The problem is that a typical 2f _H input / output module expects a composite sync signal rather than a horizontal and vertical sync signal separated from the VGA computer input.

본 발명은 와이드 스크린 텔레비전의 모든 기능을 유지하면서도 그래픽 및 텍스트 모드의 VGA 및 SVGA 컴퓨터 입력을 와이드 스크린 텔레비전 상에 표시하는데 필수적인 회로 및 절차를 알려준다.The present invention teaches the circuits and procedures necessary to display VGA and SVGA computer inputs in graphic and text mode on wide screen televisions while maintaining all the functionality of wide screen televisions.

본 발명에 따라 와이드 스크린 텔레비전 수상기상의 컴퓨터에 생성되는 이미지를 표시하는 방법은 표시를 위한 화상을 형식화(formulate)할 때 와이드 포맷의 표시비율을 갖는 화상을 형성시키는 정상보다 작은수의 수평라인을 이용할 수 있도록 컴퓨터의 제1비디오 회로를 프로그램하는 단계와, 프로그램된 제1비디오 회로에 분리된 동기신호를 포함하는 화상을 나타내는 2f_H비디오 신호를 발생시키는 단계와, 분리된 동기신호를 갖는 2f_HRGB 비디오 신호를 수신하는데 적합한 텔레비전 수상기의 제2비디오 회로가 인식할 수 있는 형태로 상기 동기신호를 변환하는 단계와, 오ㅘ이드 스크린 텔레비전 수상기에 와이드 포맷 표시비의 화상을 표시하기위해 제2비디오 회로에 2f_HRGB 비디오 신호와 상기 변환된 동기신호를 결합하는 단계로 이루어진다.According to the present invention, a method for displaying an image generated on a computer on a wide screen television receiver has a smaller number of horizontal lines than normal for forming an image having a wide format display ratio when formulating an image for display. step to be generating a 2f _H video signal comprising the steps of programming the first video circuit of the machine, showing the image including the synchronizing signal separation in the program first video circuit to use and having a separated sync signal 2f _H Converting the synchronous signal into a form recognizable by a second video circuitry of a television receiver suitable for receiving an RGB video signal; and displaying a second video for displaying a wide format aspect ratio image on an television screen television receiver. Combining the 2f _H RGB video signal with the converted synchronization signal into a circuit.

본 발명에 따르는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터는 컴퓨터를 제외한 다른 소스로 부터의 분리된 동기신호를 갖는 2f_HRGB 비디오 신호를 수신하는데 적합한 텔레비전 수상기내의 비디오 처리 회로와, 컴퓨터에 의해 발생된 2f_HRGB 비디오 신호 결합된 분리된 동기신호(VGA HOR., VGA VERT.)를 비디오 회로가 인식할 수 있는 형태로 변환하기 위한 수단을 포함한다. 컴퓨터에 의해 발생된 적어도 하나의 동기신호는 반대 극성으로 변환되거나 또는 위상전이된다. 컴퓨터에 의해 발생된 2f_HRGB 비디오 신호는 표시를 위한 화상을 형식화할 때 와이드 포맷의 표시비율을 갖는 정상보다 작은 수의 수평라인을 이용할 수 있도록 프로그램된 프로그래머블 비디오 회로에서 발생된다. 프로그래머블 비디오 회로는 VGA 또는 SVGA 동작이 가능하다. 청구범위의 수상기/모니터는 2f_HRGB 비디오 신호와 변환된 동기신호를 텔레비전 수상기내의 비디오 회로에 결합하기 위한 수단을 포함한다.The widescreen television receiver / computer monitor according to the present invention is a video processing circuit in a television receiver suitable for receiving a 2f _H RGB video signal having a separate synchronization signal from a source other than a computer, and a 2f generated by a computer. _H RGB video signal combined means for converting the combined synchronization signal (VGA HOR., VGA VERT.) Into a form that the video circuitry can recognize. At least one sync signal generated by the computer is converted to the opposite polarity or phase shifted. A 2f _H RGB video signal generated by a computer is generated in a programmable video circuit that is programmed to use less than normal horizontal lines with a wide format display ratio when formatting an image for display. Programmable video circuitry is capable of VGA or SVGA operation. The receiver / monitor of the claims includes means for coupling the 2f _H RGB video signal and the converted synchronization signal to the video circuitry in the television receiver.

예를들어 PCT/US91/03740에 기술된 종래의 구입 가능한 와이드 스크린 텔레비전은 관련 아날로그 RGB 비디오 입력과 정합되는 음의 진행, 합성 동기입력, 시간을 요구한다. 이러한 와이드 스크린 텔레비전 수상기의 예로는 톰슨 W86(34V) 16:9의 표준 사용 수상관을 이용한 섀시 CTC-172로 명명된 톰슨 프로스캔(Thomson PROSCAN) 와이드 스크린 텔레비전 수상기가 있다. RGB 비디오 입력은 31.47KHz의 수평 라인 주파수와 59.94Hz의 수직 프레임 주파수를 갖는 순차 525 라인의 포맷 또는 31.47KHz의 수평 라인 주파수와 프레임당 두개의 필드를 갖는 59.94Hz의 수직 필드 주파수를 갖는 비월 1050 라인의 포맷일 수 있다.Conventional commercially available widescreen televisions described in PCT / US91 / 03740, for example, require sound advance, composite sync input, and time matching with the associated analog RGB video input. An example of such a widescreen television receiver is a Thomson PROSCAN widescreen television receiver, named Chassis CTC-172, using a thomson W86 (34V) 16: 9 standard use receiver. RGB video inputs have a format of sequential 525 lines with a horizontal line frequency of 31.47 KHz and a vertical frame frequency of 59.94 Hz, or an interlaced 1050 line with a vertical field frequency of 59.94 Hz with a horizontal line frequency of 31.47 KHz and two fields per frame. It may be in the format of.

VGA 입력은 중용한 두가지 이유로 이러한 와이드 스크린 텔레비전에 인터페이스될 수 있다. 첫번째 이유는 모든 VGA 모드의 수평라인 주파수가 31.47KHZ이라는 것이다. 이는 종래의 와이드 스크린 텔레비전과 동일한 수평주파수이다. 이로 인해 다른 다중 동기 컴퓨터 입력 모드를 수용할 수 있또록 텔레비전의 수평 주파수를 변경시키는 것이 어려워 진다. 두번째 이유는 비록 수직 주파수가 상이한 VGA 모드에 대하여 변화한다 하더라도 이는 텔레비전 내측의 수직 편향 회로상의 아날로그 줌 전압을 변경시킴으로써 수용될 수 있다는 점이다. VGA 그래픽 모드에서 59.94Hz의 수직 주파수는 텔레비전에 대한 채움(Fill) 모드와 동일하다. RGB 입력이 표시되도록 선택될 때 텔레비전은 자동적으로 채움 모드(종래의 텔레비전 소프트웨어로 RGB 입력을 할 수 있는 모드)로 되기 때문에 아날로그 줌 전압에 대한 변화가 전혀 불필요하게 된다. VGA 텍스트 모드에서 수직 주파수는 70.08Hz이다. 그러므로 스크린을 수직으로 완전히 채우기 위해서는 VGA 텍스트 모드에 있어서 수직 보드에 대한 아날로그 줌 전압이 증가할 필요가 있다.The VGA input can be interfaced to such widescreen televisions for two important reasons. The first reason is that the horizontal line frequency of all VGA modes is 31.47KHZ. This is the same horizontal frequency as conventional wide screen televisions. This makes it difficult to change the television's horizontal frequency to accommodate different multiple synchronous computer input modes. The second reason is that although the vertical frequency varies for different VGA modes, it can be accommodated by changing the analog zoom voltage on the vertical deflection circuit inside the television. In VGA graphics mode, the vertical frequency of 59.94Hz is the same as the fill mode for televisions. When the RGB input is selected for display, the television automatically enters the fill mode (a mode that allows RGB input with conventional television software), so that no change to the analog zoom voltage is necessary. In VGA text mode, the vertical frequency is 70.08 Hz. Therefore, to completely fill the screen vertically, the analog zoom voltage on the vertical board needs to be increased in VGA text mode.

자동동기 반전은 다음과 같이 설명될 수 있다. 수직 동기가 양으로 진행하면 통합된 수직 동기는 로우(로우 논리 레벨은 예를들면 0 볼트)이다. 그러므로 음으로 진행될 출력에 있어서 수직 동기는 반전될 필요가 있다. 수직 동기가 음으로 진행하면 통합된 수직 동기는 하이(하이 논리 레벨은 예를들면 5 볼트)이다. 그러므로 수직 동기가 이미 음으로 진행하기 때문에 반전될 필요가 없다.Auto-sync reversal can be described as follows. If vertical sync goes positive, the integrated vertical sync is low (low logic level is 0 volts, for example). Therefore, the vertical sync needs to be reversed for the output to be negative. If vertical sync goes negative, the integrated vertical sync is high (high logic level is 5 volts, for example). Therefore, the vertical sync does not need to be reversed because it is already going negative.

분리된 VGA 동기신호는(음으로 진행하는 동기신호에 대하여) 매우 높은 듀티 사이클 또는(양으로 진행하는 동기신호에 대하여) 매우 낮은 듀티 사이클을 갖는 TTL 레벨이기 때문에 이들 동기신호의 통합은 동기신호의 극성에 대응하는 TTL 레벨 신호를 공급한다. 음으로 진행하는 동기신호를 통합하는 것은 하이 논리 신호를 발생시키는 반면 양으로 진행하는 동기신호를 통합하는 것은 로우 논리 신호를 발생시킨다.Since the separate VGA sync signals are TTL levels with very high duty cycles (for negative sync signals) or very low duty cycles (for positive sync signals), the integration of these sync signals is Supply a TTL level signal corresponding to the polarity. Integrating a negatively synchronizing signal generates a high logic signal while integrating a positively synchronizing signal generates a low logic signal.

제1도에는 변환기(10)의 제1실시예가 도시된다. 제1도 우하변의 점선은 동기 변환기(10)로 부터 떨어져 있는 위치에 있는 구성요소를 나타낸다. 적합한 적분기를 형성하는 저항(R1)과 커패시터(C1)의 값은 리플전압이 논리상태에 변화를 야기시키지 않도록 적당한 적분을 제공하기에 충분히 큰 값으로 선택되나 사용자가 VGA 그래픽 모드에서 VGA 텍스트 모드로 그리고 그 반대로 진행할 때 회로가 신속하게 상태 변경을 할 수 있도록 충분히 작은 값으로 선택된다.1 shows a first embodiment of a transducer 10. The dotted line on the lower right side of FIG. 1 represents the component at a position away from the synchronous transducer 10. The values of resistor (R1) and capacitor (C1) forming a suitable integrator are chosen to be large enough to provide adequate integration so that the ripple voltage does not cause a change in logic state, but the user can select from VGA graphics mode to VGA text mode. And vice versa, the circuit is chosen to be small enough to allow for quick state changes.

컴퓨터로 부터의 분리된 수직 및 수평 동기신호는 필요한 합성 동기신호를 형성하도록 단순히 합성될 수 없다. 이 합성 동기신호는 VGA 텍스트 모드 동안에는 잘못된 수직 동기 극성을 갖는다. 합성되기 전에 수직 동기신호는 VGA 텍스트 모드 동안에는 반전될 필요가 있으나 VGA 그래픽 모드 동안에는 반전될 필요가 없다. 사용자가 다시 VGA 그래픽 모드에서 VGA 텍스트 모드로 그리고 그 반대로 전환하면 이 반전은 자동으로 발생되어 사용자의 어떠한 입력도 불필요하게 된다.Separate vertical and horizontal sync signals from a computer cannot simply be synthesized to form the necessary synthesized sync signal. This composite sync signal has a wrong vertical sync polarity during VGA text mode. Before synthesizing, the vertical sync signal needs to be inverted during VGA text mode, but does not need to be inverted during VGA graphics mode. When the user switches back from VGA graphics mode to VGA text mode and vice versa, this inversion occurs automatically, eliminating the need for any input from the user.

배타적 NOR 게이트(12)의 한쪽 입력은 컴퓨터로 부터의 수직 동기신호이고, 다른 쪽 입력은 저항(R1)과 커패시터(C1)의 접합부로 부터의 적분된 수직 동기신호이다. 배타적 NOR 게이트(12)의 출력은 항상 음으로 진행하는 수직 동기펄스이다.One input of exclusive NOR gate 12 is a vertical synchronization signal from the computer, and the other input is an integrated vertical synchronization signal from the junction of resistor R1 and capacitor C1. The output of exclusive NOR gate 12 is a vertical sync pulse that always goes negative.

음으로 진행하는 합성 동기신호를 발생시키는 다른 특징은 RGB 아날로그 비디오 입력에 대한 수평 펄스폭과 위상에 관한 것이다. 수평 동기신호의 폭은 텔레비전이 인실할 수 있는 것보다 넓다. 만약 이 펄스폭이 감축되지 않는다면 텔렐비전은 이들 와이드 수평 동기펄스를 수직 동기펄스로 오인하여 스스로 동기화하지 않는다. 따라서 음으로 진행하는 수평 동기펄스는 음으로 진행하는 수직 동기펄스와 합성되기 전에 감축될 필요가 있다. 또한 아날로그 RGB 비디오 입력에 대한 수평 동기의 위상이 텔레비전이 기대하는 것과 다르기 때문에 이 펄스의 위상은 음으로 진행하는 수직 동기펄스와 합성되기 전에 조정될 필요가 있다. 음으로 진행하는 수평 동기펄스의 위상 및 폭을 변경시키는 것은 통상 단사(one-shot)라고 하는 재트리커가 불가능한 단안정 멀티 바이브레이터를 사용함으로써 달성된다. 제1단사(18)의 폭은 수평라인폭 보다 작다. 즉 31.45μsec 보다 작다. 단자(18)의 출력폭은 저항(R6)과 커패시터(C2)에 의해 결정된다. 두드러진 폭을 사용함으로써 제1단사는 모든 수평 라인을 트리거하도록 보장된다. 만약 단사(18)의 폭이 하나의 수평 라인보다 크면 단사(18)는 다른 모든 수평 라인을 트리거할 뿐이다. 만약 단사(18)의 폭이 두개의 수평 라인보다 크면 단사(18)는 매3개 라인 등을 트리거할 뿐이다. 제2단사(2) 폭은 수평 동기펄스의 위치를 결정한다. 즉, 아날로그 RGB 비디오 입력에 대한 수평 동기펄스의 위상을 조정한다. 단사(20)의 출력펄스의 폭은 저항(R7), 가변저항(VR2) 및 커패시터(C3)에 의해 결정된다. 수평 동기펄스의 폭은 제3단사(22)의 폭에 의해 제어된다. 단사(22)의 출력펄스의 폭은 저항(R8)과 커패시터(C4)에 의해 결정된다.Another feature of generating negatively synchronizing synchronizing signals relates to the horizontal pulse width and phase for an RGB analog video input. The width of the horizontal sync signal is wider than the television can afford. If this pulse width is not reduced, then Television misidentifies these wide horizontal sync pulses as vertical sync pulses and does not synchronize themselves. Therefore, horizontally synchronizing pulses that proceed negatively need to be reduced before synthesis with vertically synchronizing pulses that proceed negatively. Also, because the phase of the horizontal sync to the analog RGB video input is different from what the television expects, the phase of this pulse needs to be adjusted before it can be synthesized with the negatively going vertical sync pulse. Changing the phase and width of the negatively progressing horizontal sync pulses is accomplished by using a monostable multivibrator, which is not retriggerable, commonly referred to as one-shot. The width of the first yarn 18 is smaller than the horizontal line width. Ie less than 31.45 μsec. The output width of the terminal 18 is determined by the resistor R6 and the capacitor C2. By using the prominent width the first end is guaranteed to trigger all horizontal lines. If the width of the single yarn 18 is greater than one horizontal line, the single yarn 18 only triggers all other horizontal lines. If the width of the single yarn 18 is greater than two horizontal lines, the single yarn 18 only triggers every three lines or the like. The width of the second single yarn 2 determines the position of the horizontal synchronizing pulse. That is, the phase of the horizontal sync pulse for the analog RGB video input is adjusted. The width of the output pulse of the single yarn 20 is determined by the resistor R7, the variable resistor VR2 and the capacitor C3. The width of the horizontal synchronizing pulse is controlled by the width of the third single yarn 22. The width of the output pulse of the single yarn 22 is determined by the resistor R8 and the capacitor C4.

수평 및 수직 동기 성분은 AND 게이트(16)에서 논리적으로 합성된다. AND 게이트(16)의 출력은 음으로 진행하는 합성 동기펄스이다. 그러므로, 합성 동기펄스는 VGA 그래픽 모드와 VGA 텍스트 모드에 대하여 항상 음으로 진행할 것이다. 텔레비전은 RGB 입력의 합성 동기에 대하여는 이 극성(즉, 음으로 진행하는 극성)을 요구한다.The horizontal and vertical sync components are logically synthesized at the AND gate 16. The output of the AND gate 16 is a negative synchronizing pulse. Therefore, the synthesized sync pulse will always go negative for VGA graphics mode and VGA text mode. Televisions require this polarity (i.e., negative polarity) for synchronizing synchronization of RGB inputs.

저항(R2, R3)에 의해 형성되는 전압 분주기는 에미터 폴로워 구성의 트랜지스터(Q1)에 입력을 공급한다. COMPOSITE SYNC 신호는 75 오옴의 저항(R11)에 의해 2f_H입력/출력 모듈(52)(제3도 참조)에 도착할 때 약 300mV의 p-p음으로 진행하는 합성 동기신호이다. 또 트랜지스터(Q1)의 NPN 에미터 폴로워 구성은 종단저항(R11)에 구동에 필요한 전류를 공급한다. 예를들어 CTC-172 섀시에서 종단저항(R11)은 텔레비전 수상기의 배면에 위치한 합성 동기입력 잭을 통해 액세스 가능하다.The voltage divider formed by resistors R2 and R3 supplies an input to transistor Q1 in emitter follower configuration. The COMPOSITE SYNC signal is a synthesized synchronizing signal that progresses to about 300 mV pp when arriving at the 2f _H input / output module 52 (see FIG. 3) by a 75 ohm resistor R11. In addition, the NPN emitter follower configuration of the transistor Q1 supplies the terminal resistor R11 with a current necessary for driving. In the CTC-172 chassis, for example, the terminating resistor (R11) is accessible through a composite sync input jack located on the back of the television receiver.

다음의 문제점은 아날로그 줌 전압이 적절한 시간에서 변경될 수 있도록 어떤 VGA 모드가 존재하는 지를 결정하는 것이다. 사용자가 VGA 그래픽 모드에서 VGA 텍스트 모드 또는 그 반대로 전환하면 아날로그 줌 전압은 VGA 텍스트 모드 동안 스크린이 수직으로 채워지도록 자동으로 변경되는 것이 바람직하다. 어떤 VGA 모드인가를 결정하기 위한 방법이 있다. VGA 그래픽 모드에서는 수직 동기가 음으로 진행한다. VGA 텍스트 모드에서 수직 동기는 양으로 진행한다. 어느 VGA 모드인지를 나타내기 위해 수직 동기의 극성을 사용하면 VGA 텍스트 모드 동안 아날로그 줌 전압은 스크린을 수직으로 채우도록 증가될 수 있다. 이 아날로그 줌 전압의 설명을 이하에서 더 하기로 한다.The next problem is to determine which VGA mode is present so that the analog zoom voltage can be changed at the appropriate time. When the user switches from VGA graphics mode to VGA text mode or vice versa, the analog zoom voltage is preferably automatically changed to fill the screen vertically during VGA text mode. There is a way to determine which VGA mode. In VGA graphics mode, vertical sync goes negative. In VGA text mode the vertical sync is positive. Using the vertical sync polarity to indicate which VGA mode the analog zoom voltage can be increased to vertically fill the screen during VGA text mode. The description of this analog zoom voltage will be further described below.

상술한 바와 같이 적절한 아날로그 줌 전압은 VGA 그래픽 모드와 VGA 텍스트 모드에서 스크린이 수직으로 완전히 채워지도록 발생되어야만 한다. VGA 그래픽 모드의 수직 필드 주파수와 예상된 RGB 입력모드가 동일(즉, 59.94Hz)하므로 아날로그 줌 전압에 대하여 어떠한 변경도 불필요하다. 그러나 VGA 텍스트 모드에서는 수직 필드 주파수는 70.08Hz 이며, 아날로그 줌 전압은 전 스크린을 수직으로 채우도록 증가된다.As mentioned above, the appropriate analog zoom voltage must be generated to completely fill the screen vertically in VGA graphics mode and VGA text mode. Since the vertical field frequency of the VGA graphics mode and the expected RGB input mode are the same (ie 59.94Hz), no change to the analog zoom voltage is necessary. However, in VGA text mode the vertical field frequency is 70.08Hz and the analog zoom voltage is increased to fill the entire screen vertically.

정상적인 텔레비전 동작 중에는 제3도를 참조하면 아날로그 줌 전압을 나타내는 줌 데이타는 와이드 스크린 프로세서(WSP) 모듈(56)의 디지탈 아날로그 변환기(DAC)(62)에 공급된다. VGA 텍스트 모드가 존재하고 사용자가 스크린 상에 표시하고자 하는 VGA 텍스트를 선택할 때에만 스크린 상에 VGA 텍스트 모드를 수직으로 채우도록 아날로그 줌 전압이 증가되어야 한다. 따라서 이 논리회로는 VGA 텍스트 입력이 존재하지만 선택되지 않거나 VGA 텍스트 외의 다른 것이 와이드 스크린 텔레비전에 대한 RGB 입력에 존재하면 텔레비전이 정상적으로 동작하도록 해준다(즉, 아날로그 줌 전압이 변경되지 않는다).During normal television operation, referring to FIG. 3, zoom data indicative of the analog zoom voltage is supplied to the digital analog converter (DAC) 62 of the wide screen processor (WSP) module 56. The analog zoom voltage should be increased to vertically fill the VGA text mode on the screen only when the VGA text mode is present and the user selects the VGA text to display on the screen. Thus, this logic allows the television to operate normally (ie, the analog zoom voltage does not change) if a VGA text input is present but not selected or anything other than VGA text is present on the RGB input to the wide screen television.

논리 하드웨어는 VGA 텍스트 모드의 적분 수직동기(즉, 로우 듀티 사이클, 양으로 진행하는 수직동기)로 부터의 논리신호와 제어 시스템(60)으로 부터의 SEL-EXT 논리신호를 이용한다. 두개의 입력이 로우일 때만 논리 하이 출력을 발생시키는 NOR 게이트(14)에 대한 각각의 입력이 있다. 적분 수직동기는 VGA 텍스트 모드가 존재할 때에만 로우가 되고, SEL-EXT 신호는 사용자가 스크린에 표시된 고해상도(즉, RGB) 입력을 선택할 때에만 로우가 될 것이다. NOR 게이트(14)로 부터의 논리 하이 출력은 저항(R4, R5)과 가변저항(VR1)에 의해 하강 분주된다. ZOOM-OUT 조정전압은 수직 보드(64)상의 저항(R9)에 공급되기 전에 가변저항(VR1)에 의해 조정되고 에미터 폴로워 구성의 NPN 트랜지스터에 의해 버퍼링된다. WSP 모듈(56)의 DAC(62)의 출력은 수직 제어회로(64)의 저항(R9)에 결합되기 전에 커패시터(C5)와 저항(R10)에 의해 필터링된다. NOR게이트(14)의 출력이 로우이면 분주된 하강전압은 트랜지스터(Q2)의 임계치 Vbe를 극복할 만큼 충분히 크지 않다. 따라서 트랜지스터(Q2)는 차단되어 아날로그 줌 전압에 영향을 미치지 못한다.The logic hardware uses logic signals from the integrated vertical sync (ie, low duty cycle, positive going vertical sync) in VGA text mode and the SEL-EXT logic signal from the control system 60. There is a respective input to the NOR gate 14 which produces a logic high output only when the two inputs are low. Integrated vertical sync will be low only when VGA text mode is present, and the SEL-EXT signal will be low only when the user selects the high resolution (ie RGB) input displayed on the screen. The logic high output from the NOR gate 14 is divided down by the resistors R4 and R5 and the variable resistor VR1. The ZOOM-OUT regulated voltage is regulated by variable resistor VR1 and buffered by an NPN transistor in emitter follower configuration before being supplied to resistor R9 on vertical board 64. The output of the DAC 62 of the WSP module 56 is filtered by the capacitor C5 and the resistor R10 before being coupled to the resistor R9 of the vertical control circuit 64. If the output of the NOR gate 14 is low, the divided drop voltage is not large enough to overcome the threshold Vbe of transistor Q2. Thus, transistor Q2 is shut off and does not affect the analog zoom voltage.

아날로그 줌 조정전압(ZOOM-OUT)은 직류 10 볼트에 도달할 수 있다. 스코티 다이오드(CR1)는 NOR 게이트(14)의 출력이 로우일 때 에미터 베이스 접합이 파손되지 않도록 트랜지스터(Q2)의 에미데터와 직렬로 제공된다.The analog zoom adjustment voltage (ZOOM-OUT) can reach DC 10 volts. The Scotty diode CR1 is provided in series with the emitter of transistor Q2 so that the emitter base junction is not broken when the output of NOR gate 14 is low.

제2도에는 다른 동기 변환기(10')가 도시되어 있다. 수직동기신호(VGA VERT.)와 적분 수직동기신호는 NOR 게이트(30)에 입력된다. NOR 게이트(30)의 출력은 NOR 게이트(42)의 한쪽 입력이 된다. 또 수직동기신호 VGA VERT.는 인버터로서 배선된 NOR 게이트(32)의 두 입력이 된다. 적분 수직동기신호 또한 인버터로서 배선된 NOR 게이트(34)에 대한 두 입력이 된다. NOR 게이트(32,34)의 출력은 NOR 게이트(36)에 입력 된다. NOR 게이트(36)의 출력은 NOR 게이트(42)에 대한 제2입력이다. 단사(22)의 출력은 NOR 게이트(42)에 대한 제2 입력이다. 단사(22)의 출력은 인버터로서 배선된 NOR 게이트(42)에 대한 두 입력이 된다. NOR 게이트(40)의 출력 CONVERTED HOR. SYNC와 NOR 게이트(42)의 출력 CONVERTED VERT. SYNC는 변환된 동기신호를 합성하는 NOR 게이트(44)에 입력된다. 동기 변환기(10')의 나머지 구성요소는 동기 변환기(10)와 동일하므로 그 상세한 설명은 생략하기로 한다. 제1도와 동일한 구성요소에는 동일한 참조번호를 부여한다.2 shows another synchronous converter 10 '. The vertical synchronization signal VGA VERT. And the integrated vertical synchronization signal are input to the NOR gate 30. The output of the NOR gate 30 is one input of the NOR gate 42. The vertical synchronizing signal VGA VERT. Becomes two inputs of the NOR gate 32 wired as an inverter. The integral vertical synchronous signal also becomes two inputs to the NOR gate 34 wired as an inverter. The outputs of the NOR gates 32 and 34 are input to the NOR gate 36. The output of the NOR gate 36 is a second input to the NOR gate 42. The output of single yarn 22 is the second input to the NOR gate 42. The output of the single yarn 22 is two inputs to the NOR gate 42 wired as an inverter. The output of the NOR gate 40 CONVERTED HOR. Output of SYNC and NOR Gate 42 CONVERTED VERT. SYNC is input to the NOR gate 44 which synthesizes the converted synchronization signal. Since the remaining components of the synchronous converter 10 'are the same as the synchronous converter 10, detailed description thereof will be omitted. Like reference numerals are used to refer to like elements as in FIG.

제3도에는 일반적으로 CTC-172와 대응하는 와이드 스크린 텔레비전 수상기(50)의 부분 시스템도가 도시되어 있다. 제3도와 그에 대응하는 설명은 와이드 스크린 수상기의 완전한 설명을 제공하기 위한 것은 아니나 본 발명의 동기 변환기가 와이드 스크린 수상기에 통합될 수 있는 방법을 설명하기 위한 것이다. 동기 변환기 회로(10 또는 10')는 컴퓨터로 부터 동기입력을 수신하고, 와이드 스크린 프로세서 모듈(56)의 제어회로(60)로 부터 SEL-EXT 신호를 수신하며, 2f_H입력/출력 모듈(52)에는 변환된 합성 동기신호를, 그리고 수직회로(64)에는 ZOOM-OUT 제어전압을 공급한다. COMPOSITE SYNC 신호는 외부접속에 의해 전송되고 SEL-EXT 및 ZOOM-OUT 신호는 내부 접속에 의해 전송된다. 2f_H입력/출력 모듈(52)은 선택된 수평 및 수직 구동신호(SEL_HOR_DRIVE 및 SEL_VERT_DRIVE)를 편향회로(66)와 수직회로(64)에 각각 공급한다. 2f_H입력/출력 모듈(52)은 SEL_HOR_DRIVE 신호와 선택된 블랭킹 신호(SEL_VERT_BLANK)를 합성 블랭킹 발생기(58)에 공급한다. 합성 블랭킹 발생기는 합성 블랭킹 신호를 주신호 보드(68)에 공급한다. 최종적으로 2f_H입력/출력 모듈(52)은 휘도 및 색차 신호(Y, R-Y, B-Y)를 주신호 보드(68)에 공급한다. 휘도신호는 첨예도를 향상시키기 위하여 에지 대체 회로(54)를 통해 전송될 수 있다.3 shows a partial system diagram of a wide screen television receiver 50 corresponding generally to the CTC-172. 3 and the corresponding description are not intended to provide a complete description of the wide screen receiver, but are intended to illustrate how the synchronous converter of the present invention may be incorporated into a wide screen receiver. The synchronous converter circuit 10 or 10 'receives the synchronous input from the computer, receives the SEL-EXT signal from the control circuit 60 of the wide screen processor module 56, and the 2f _H input / output module 52. ) Supplies the converted synchronizing signal and the ZOOM-OUT control voltage to the vertical circuit 64. The COMPOSITE SYNC signal is transmitted by the external connection and the SEL-EXT and ZOOM-OUT signals are transmitted by the internal connection. The 2f _H input / output module 52 supplies the selected horizontal and vertical drive signals SEL_HOR_DRIVE and SEL_VERT_DRIVE to the deflection circuit 66 and the vertical circuit 64, respectively. The 2f _H input / output module 52 supplies the SEL_HOR_DRIVE signal and the selected blanking signal SEL_VERT_BLANK to the synthesis blanking generator 58. The composite blanking generator supplies the composite blanking signal to the main signal board 68. Finally, the 2f _H input / output module 52 supplies the luminance and color difference signals Y, RY, BY to the main signal board 68. The luminance signal may be transmitted through the edge replacement circuit 54 to improve the sharpness.

또한 제3도에는 VGA 또는 SVGA 비디오 신호의 소스로서의 컴퓨터(80)가 도시되어 있다. 컴퓨터(80)는 예를들면 VGA 또는 SVGA 보드와 같은 비디오 처리회로(82)를 구비한다. 비디오 처리회로(82)는 나머지 컴퓨터 기능과 함께 마이크로프로세서(84)에 의해 제어된다. 비디오 처리회로(82)는 2f_H입력/출력 모듈(52)에 공급되는 외부 RGB 비디오 신호의 소스이며, 동기 변환기(10,10')에 공급되는 동기신호의 소스이다.Also shown in FIG. 3 is a computer 80 as a source of a VGA or SVGA video signal. Computer 80 includes video processing circuitry 82, such as a VGA or SVGA board, for example. Video processing circuitry 82 is controlled by microprocessor 84 with the rest of the computer functionality. The video processing circuit 82 is a source of an external RGB video signal supplied to the 2f _H input / output module 52 and a source of a synchronization signal supplied to the synchronous converters 10, 10 '.

VGA 모드는 전체의 액티브 비디오 시간을 사용하기 때문에 사용자가 컴퓨터에 의해 발생되는 전체의 텍스트 또는 그래픽 표시를 볼 수 있도록 현재 구입 가능한 텔레비전 세트로 부터 수평폭과 수직 높이가 감축될 필요가 있다. 동시에 2f_H입력/출력 모듈(52)을 통해 텔레비전에 입력되는 아날로그 RGB 비디오는 와이드 스크린 처리 모듈(56)을 우회하기 때문에 예를들면 CTC-172 수상기상에 표시된 VGA 물체는 16×9의 종횡비를 갖는다. 그러므로 컴퓨터 모니터 상에 correct로 나타나는 그래픽을 VGA 비디오 카드가 4×3 수상관상에 표시될 그래픽과 텍스트를 생성시기키 때문에 텔레비전상에 수평으로 스크래치되어 나타난다. 이 문제점은 수평으로 스피드업된 비디오 신호를 출력시키기 위하여 계수 4/3로 컴퓨터의 VGA 카드를 프로그래밍 함으로써 극복될 수 있다. 그러나 이것은 스크린 블랭크의 일부분을 남겨두고 수상기의 넓은 형상을 피하게 해준다. 보다 양호한 해결책은 와이드 포맷의 표시비, 예를들면 16:9의 화상을 출력하도록 컴퓨터를 프로그램하는 것이다.Because VGA mode uses the entire active video time, the horizontal and vertical heights need to be reduced from the currently available television set so that the user can see the full text or graphical representation generated by the computer. At the same time, analog RGB video input to the television via the 2f _H input / output module 52 bypasses the wide screen processing module 56. For example, a VGA object displayed on a CTC-172 receiver may have an aspect ratio of 16 × 9. Have Therefore, graphics that appear correct on a computer monitor appear horizontally scratched on the television because the VGA video card creates graphics and text that will appear on the 4x3 receiver. This problem can be overcome by programming the computer's VGA card with a coefficient of 4/3 to output a horizontally speeded up video signal. However, this leaves part of the screen blank and avoids the wide shape of the receiver. A better solution is to program the computer to output an image in wide format, for example 16: 9.

마이크로소프트의 윈도우즈 소프트웨어는 다양한 스크린 크기와 해상도로 기능할 수 있는 플렉서블 그래픽 유저 인터페이스(fiexible GUI)를 제공해준다. 비디오 프리젠테이션은 각각의 특정 비디오 시스템에 대하여 정교하게 된 특정 다이나믹 라인 라이브러리 디스플레이 구동기 모듈과 함께 일반적인 윈도우즈 그래픽 디스플레이 인터페이스 프로그램 GDI.EXE(GDI)에 의해 결정된다.Microsoft's Windows software provides a flexible graphical user interface that can function in a variety of screen sizes and resolutions. The video presentation is determined by the general Windows graphical display interface program GDI.EXE (GDI) along with a specific dynamic line library display driver module that has been elaborated for each particular video system.

보다 기본적인 레벨에서 윈도우즈 GUI 시스템은 그래픽 보드 하드웨어에 의해 발생된 비디오 픽셀 포맷 및 타이밍을 결정하는 비디오 BIOS 소프트웨어의 상위에서 동작한다. 공통 디스플레이 드라이버는 VGA(640×480 픽셀), SVGA(800×600 픽셀), 1024×768 픽셀의 버전을 포함한다. 이러한 모든 시스템에서 포맷 표시비와 동일한 수직 픽셀에 대한 수평비는 종래의 음극선관의 종횡비 4:3을 반영하는 4×3이다. 이 장치는 어떤 소프트웨어 전체에 바람직한 사각형의 픽셀을 발생시키는 것으로서 생각될 수 있다.At a more basic level, the Windows GUI system runs on top of the video BIOS software that determines the video pixel format and timing generated by the graphics board hardware. Common display drivers include versions of VGA (640x480 pixels), SVGA (800x600 pixels), and 1024x768 pixels. In all these systems, the horizontal ratio for vertical pixels equal to the format display ratio is 4x3, which reflects the 4: 3 aspect ratio of a conventional cathode ray tube. This device can be thought of as generating rectangular pixels that are desirable throughout some software.

소프트웨어가 4:3의 디스플레이로 부터 포트되면 문제가 발생한다. 스크린을 채우기 위해 수평 주사를 확장하기 위한 유혹이 있다. 그러나 래스터를 단순히 스트레칭하는 이 방법은 각 픽셀을 1/3씩 수평으로 스트레칭하는 것을 생각할 수 있다. 통상 윈도우즈 프로그램 관리자 아이콘은 왜곡되어 보인다. 보다 심각한 예로는 실상 35mm의 이미지를 비디오로 전송할 때 사각형의 픽셀 형상을 가정하는 코닥의 포토시디(Photo-CD)가 있다. 스크린을 수평으로 채우기 위해 픽셀을 스트레칭하면 수평으로 연장된 이미지에 의해 왜곡된 화상이 형성된다. 이것은 새로운 디스플레이 BIOS와 윈도우즈 디스플레이 드라이버 또는 현존 소프트웨어에 대한 수정을 요구한다.Problems arise when software is ported from a 4: 3 display. There is a temptation to extend horizontal scanning to fill the screen. However, this method of simply stretching the raster can be thought of as stretching each pixel horizontally by 1/3. Normally, the Windows Program Manager icon looks distorted. A more serious example is Kodak's Photo-CD, which assumes a rectangular pixel shape when transferring 35mm images into video. Stretching the pixels to fill the screen horizontally creates a distorted image by the horizontally extending image. This requires modifications to the new display BIOS and Windows display driver or existing software.

이러한 소프트웨어 세트를 수정하기 위한 방법이 있다. 4:3 SVGA 드라이버를 구동시키면 수직 픽셀의 수(수평라인)는 800 스퀘어의 수평폭, 즉 800^*(9/16)=450 픽셀에 기초하여 16:9의 포맷 표시비를 발생시키는 계수에 의해 감축되어야만 한다. 새로운 래스터는 800×450 픽셀, 즉, 450 라인의 비디오이다. 따라서 윈도우즈의 비디오 드라이버 파일의 내용을 수정한다. 다른 일 중에서 이 파일은 래스터의 무슨 포맷이 함께 작업해야 하는가를 GDI 소프트웨어에게 알린다. GDI 소프트웨어는 SVGA 포맷의 통상의 수평라인 수, 이 경우 450 라인, 보다 작은 수의 표시를 생성시킨다. 다음으로 비디오 콘트롤러 카드의 CRT 콘트롤러 레지스터의 내용을 수정하기 위해 소프트웨어 유틸리티를 발생시킨다. 이들 레지스터는 비디오 카드 상의 CRT 콘트롤러 칩 하드웨어에 의해 발생된 비디오 타이밍 및 라인 수를 제어한다. 라인수는 450 수평라인의 액티브 래스터를 발생시키도록 변경된다. 마지막으로 수정된 소프트웨어는 시스템 기동시 적재되고 그 결과 이미지 종횡비의 왜곡이 없는 화상이 16:9의 비로 표시된다. 즉, 와이드 스크린 디스플레이의 픽셀은 사각형으로 생각될 수 있다. 이 비디오 디스플레이는 이미지 종횡비의 왜곡이 없는 와이드 스크린 수상관에 직접 주사될 수 있다. 와이드 스크린 포맷에 화상을 직접 포맷하도록 비디오 소프트웨어와 하드웨어가 명령을 받는 것이 효과적이다.There is a way to modify this software set. When running a 4: 3 SVGA driver, the number of vertical pixels (horizontal lines) is determined by a factor that produces a 16: 9 format display ratio based on a horizontal width of 800 squares, or 800 ^* (9/16) = 450 pixels. Should be reduced. The new raster is 800x450 pixels, or 450 lines of video. Therefore, modify the contents of the Windows video driver file. Among other things, this file tells GDI software what formats in the raster should work together. GDI software produces a typical number of horizontal lines, in this case 450 lines, of SVGA format. Next, run a software utility to modify the contents of the CRT controller register on the video controller card. These registers control the video timing and number of lines generated by the CRT controller chip hardware on the video card. The number of lines is changed to generate an active raster of 450 horizontal lines. Finally, the modified software is loaded at system startup so that an image without distortion of the image aspect ratio is displayed in a 16: 9 ratio. That is, the pixels of a wide screen display can be thought of as squares. The video display can be scanned directly into a wide screen picture tube without distortion of the image aspect ratio. It is effective for video software and hardware to be instructed to format an image directly in a widescreen format.

수평 주사라인 수의 감축은 수직 해상도의 감소를 일부 가져오지만 이 방법은 비즈니스 소프트웨어(워드, 엑셀, 파워포인트)에서 코닥 포토시디 이미지와 마이크로소프트 비디오 포 윈도우즈에 이르는 다양한 소프트웨어를 톰슨 W86(34V) 16:9의 표준 상용 수상관을 사용하는 수정된 톰슨 CTC-172 수상기 상에 양호한 결과를 얻도록 나타내기 위하여 델 486 시스템에 사용되었다.The reduction in the number of horizontal scan lines results in some reduction in vertical resolution, but this method uses a variety of software, ranging from business software (Word, Excel, PowerPoint) to Kodak Photo CD images and Microsoft Video for Windows. It was used in the Dell 486 system to show good results on a modified Thomson CTC-172 receiver using a standard commercial water tube of: 9.

Claims (12)

와이드 스크린 텔레비전 수상기상에 컴퓨터로 작성된 이미지를 표시하는 방법에 있어서, 표시를 위한 화상을 형식화할 때 와이드 포맷의 표시 비율을 갖는 화상을 형성시키는 정상보다 작은 수의 수평 라인을 이용할 수 있도록 상기 컴퓨터의 제1비디오 처리 회로를 프로그램하는 단계와, 상기 프로그램된 제1비디오 처리회로에 별도의 동기 신호를 포함하는 화상을 나타내는 2f_HRGB 비디오 신호를 발생시키는 단계와, 별도의 동기신호를 2f_HRGB 비디오 신호를 수신하는데 적합한 텔레비전 수상기의 제2비디오 처리 회로가 인식할 수 있는 형태로 상기 동기 신호를 변환하는 단계와, 상기 와이드 스크린 텔레비전 수상기에 상기 와이드 포맷 표시비의 화상을 표시하기 위해 상기 제2비디오 회로에 2f_HRGB 비디오 신호와 상기 변환된 동기 신호를 결합하는 단계를 포함하는 것을 특징으로 하는 방법.A method of displaying a computer-generated image on a wide-screen television receiver, the method comprising: using a smaller number of horizontal lines than normal to form an image having a wide-format display ratio when formatting the image for display. claim the method comprising: programming a video processing circuit, the program first generates a 2f _H RGB video signal representing an image including a separate synchronizing signals to the video processing circuit; and a separate synchronizing signal 2f _H RGB video that Converting the synchronization signal into a form recognizable by a second video processing circuitry of a television receiver suitable for receiving a signal, and displaying the wide format aspect ratio image on the wide screen television receiver; coupling a 2f _H video signal RGB and converting the signal to a synchronization circuit Method comprising the system. 제1항에 있어서, 상기 컴퓨터의 상기 제1비디오 처리회로는 VGA 보드를 포함하는 것을 특징으로 하는 방법.2. The method of claim 1, wherein said first video processing circuitry of said computer comprises a VGA board. 제1항에 있어서, 상기 컴퓨터의 상기 제1비디오 처리 회로는 SVGA 보드를 포함하는 것을 특징으로 하는 방법.2. The method of claim 1, wherein the first video processing circuit of the computer comprises an SVGA board. 컴퓨터 이외의 다른 소스로부터 별개의 동기 신호를 갖는 2f_HRGB 비디오 신호를 수신하는데 적합한 텔레비전 수상기 내에 비디오 처리회로(52)를 구비하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터에 있어서, 컴퓨터(80)에 의해 발생된 2f_HRGB 비디오 신호와 결합된 별도의 동기 신호(VGA HOR., VGA VERT.)를 비디오 회로(52)가 인식할 수 있는 형태로 변환하기 위한 수단(10,10')을 구비하는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.In a wide screen television receiver / computer monitor having a video processing circuit 52 in a television receiver suitable for receiving a 2f _H RGB video signal having a separate synchronization signal from a source other than a computer, generated by the computer 80. Means (10, 10 ') for converting a separate synchronization signal (VGA HOR., VGA VERT.) Combined with a 2f _H RGB video signal into a form that the video circuit 52 can recognize. Widescreen television receiver / computer monitor. 제4항에 있어서, 상기 컴퓨터(80)에 발생된 상기 동기 신호의 적어도 하나가 반대 극성으로 변환되는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.5. A wide screen television receiver / computer monitor according to claim 4, wherein at least one of said synchronization signals generated in said computer (80) is converted to opposite polarity. 제4항에 있어서, 상기 컴퓨터(80)에 의해 발생된 상기 동기 신호의 적어도 하나가 위상 시프트되는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.5. A wide screen television receiver / computer monitor according to claim 4, wherein at least one of the synchronization signals generated by the computer (80) is phase shifted. 제4항에 있어서, 상기 컴퓨터(80)에 의해 발생된 상기 동기 신호중의 적어도 하나는 반대 극성으로 변환되고 상기 컴퓨터에 의해 발생된 상기 동기 신호중의 적어도 하나는 위상 시프트되는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.5. A wide screen television according to claim 4, wherein at least one of the synchronization signals generated by the computer 80 is converted to the opposite polarity and at least one of the synchronization signals generated by the computer is phase shifted. Receiver / computer monitor. 제4항에 있어서, 상기 컴퓨터(80)에 의해 발생된 상기 2f_HRGB 비디오 신호는 프로그래머블 비디오 회로(84)에서 시작한 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.5. A wide screen television receiver / computer monitor according to claim 4, wherein said 2f _H RGB video signal generated by said computer (80) originates in a programmable video circuit (84). 제8항에 있어서, 상기 프로그래머블 비디오 회로(84)는 표시를 위한 화상을 형식화할 때 와이드 포맷의 표시비율을 갖는 화상을 형성시키는 정상 보다 작은 수의 수평 라인을 이용할 수 있도록 프로그램되는 것을 특징으로 하는 와이드 스크리 텔레비전 수상기/컴퓨터 모니터.9. The programmable video circuitry (84) of claim 8 wherein the programmable video circuitry (84) is programmed to use a smaller number of horizontal lines than normal to form an image having a wide format display ratio when formatting the image for display. Widescreen Television Receiver / Computer Monitor. 제8항에 있어서, 상기 프로그래머블 비디오 회로(84)는 VGA 동작할 수 있는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.9. A wide screen television receiver / computer monitor according to claim 8, wherein said programmable video circuitry (84) is capable of VGA operation. 제8항에 있어서, 상기 프로그래머블 비디오 회로(84)는 SVGA 동작할 수 있는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.9. A wide screen television receiver / computer monitor according to claim 8, wherein said programmable video circuitry (84) is capable of SVGA operation. 제4항에 있어서, 상기 2f_HRGB 비디오 신호와 상기 변환된 동기 신호를 상기 텔레비전 수상기의 상기 비디오 회로(52)에 결합하기 위한 수단을 포함하는 것을 특징으로 하는 와이드 스크린 텔레비전 수상기/컴퓨터 모니터.5. A wide screen television receiver / computer monitor according to claim 4, comprising means for coupling said 2f _H RGB video signal and said converted synchronization signal to said video circuitry of said television receiver.