KR0158491B1 - 프로그램 카운터 데이타를 이용한 오동작 방지회로 - Google Patents

프로그램 카운터 데이타를 이용한 오동작 방지회로 Download PDF

Info

Publication number
KR0158491B1
KR0158491B1 KR1019950016001A KR19950016001A KR0158491B1 KR 0158491 B1 KR0158491 B1 KR 0158491B1 KR 1019950016001 A KR1019950016001 A KR 1019950016001A KR 19950016001 A KR19950016001 A KR 19950016001A KR 0158491 B1 KR0158491 B1 KR 0158491B1
Authority
KR
South Korea
Prior art keywords
memory address
program memory
malfunction
circuit
address data
Prior art date
Application number
KR1019950016001A
Other languages
English (en)
Other versions
KR970002614A (ko
Inventor
임우택
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950016001A priority Critical patent/KR0158491B1/ko
Publication of KR970002614A publication Critical patent/KR970002614A/ko
Application granted granted Critical
Publication of KR0158491B1 publication Critical patent/KR0158491B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Debugging And Monitoring (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야:
반도체 장치의 오동작을 방지하기 위한 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
디바이더 및 카운터가 필요없는 오동작 방지 회로를 제공함에 있다.
3. 발명의 해결방법의 요지:
최대 프로그램 어드레스 데이타와 현재 동작중인 프로그램 메모리 어드레스 데이타를 비교하여 상기 동작중인 프로그램 메모리 어드레스 데이타가 상기 최대 프로그램 어드레스 데이타보다 크면 오동작이 되므로 이때에 바로 시스템 전체에 리셋을 걸어주어 오동작에서 시스템이 벗어날 수 있는 회로를 가지는 것을 요지로 한다.
4. 발명의 중요한 용도:
반도체 장치에 적합하게 사용된다.

Description

프로그램 카운터 데이타를 이용한 오동작 방지회로
제1도는 종래의 와치독 타이머의 블럭도.
제2도는 본 발명의 일실시예에 따른 프로그램 카운터 데이타를 이용한 오동작 방지회로의 블럭도.
본 발명은 반도체 장치에 있어서, 오동작을 방지하기 위한 회로에 관한 것으로, 특히 프로그램 메모리 어드레스 데이타를 이용하는 오동작 방지회로에 관한 것이다.
일반적으로, 종래의 시스템이 오동작을 할 경우 제1도에서와 같이 크리스탈(수정)발진기에서 제공된 발진클럭(3)을 입력으로서 받아 디바이더(4)와 카운터(6)를 이용하여 시스템에서 요구하는 와치독 타이머를 구현하였다. 상기 시스템에서 요구하는 시간은 초기의 리셋이나 스톱신호(1)를 상기 디바이더(4)와 카운터(6)에 인가하여 클리어(2)시킨 후에, 사용자가 소프트웨어적으로 디바이더(4)에 데이터를 제공함으로써, 조절이 된다. 상기 와치독 타이머의 동작은 일반적으로 사용하는 타이머와 마찬가지로 카운터 데이타 라이트(7)을 입력으로 받은 카운터(6)는 계속적인 카운터를 하며 상기 카운터(6)에서 오버플로우(9)가 발생하면 상기 오버플로우신호(9)와 초기에 사용자에 의해 소프트웨어로써 콘트롤 레지스터 인에이블(8)에 써주었던 인에이블 신호와 논리곱을 시켜서 시스템의 오동작을 방지하기 위하여 시스템을 리셋(11)시켰다. 상기 리셋신호(11)로 상기 와치독 타이머의 디바이더(4)와 카운터(6)가 동작하게 된다. 상기 시스템이 오동작에 빠지지 않고 정상적으로 동작하는 동안에는 상기 카운터(6)의 오버플로우(9) 발생으로 인한 리셋이 걸리지 않아야 하므로 사용자는 상기 소프트웨어 프로그램내의 상기 와치독 타이머의 카운터(6)로 인한 오버플로우(9)가 발생하기 전에 매번 클리어(2)를 시켜주어야만 한다. 이에, 정상동작하는 동안에 계속적으로 카운터가 동작하여 상기 오버플로우(9)에 의한 리셋방지를 위해 프로그램으로 반복하여 클리어하여야 하는 문제점이 있다.
따라서 본 발명의 목적은 사용자가 프로그램으로 반복해서 클리어시킬 필요가 없는 오동작 방지회로를 제공함에 있다.
본 발명의 다른 목적은 디바이더 및 카운터가 필요없는 오동작 방지회로를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 최대 프로그램 어드레스 데이타와 현재 동작중인 프로그램 메모리 어드레스 데이타를 비교하여 상기 동작중인 프로그램 메모리 어드레스 데이타가 상기 최대 프로그램 어드레스 데이타보다 크면 오동작이 되므로 이때에 바로 시스템 전체에 리셋을 걸어주어 오동작에서 시스템이 벗어날 수 있는 회로를 가지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 일실시예로서 프로그램 메모리 어드레스 데이타를 이용한 오동작 방지회로도이다.
소프트웨어 프로그램을 수행시키기 위하여 프로그램 메모리 어드레스를 계속적으로 증가시키는 중앙처리장치(CPU;12)와, 상기 증가된 프로그램을 전달하는 경로인 프로그램 메모리 어드레스 전송라인(14)과, 미리 최대 프로그램 메모리 어드레스가 저장된 레지스터(20)와, 상기 프로그램 메모리 어드레스신호(14)와 상기 최대 프로그램 메모리 어드레스신호(20)를 비교하여 상기 최대 프로그램 메모리 어드레스신호(20)가 상기 프로그램 메모리 어드레스신호(14)보다 클 경우에 인에이블 신호와 함께 논리곱을 하여 전체 시스템에 리셋(26)을 걸어주며, 상기 조건과 일치하지 않을 경우에는 상기 리셋(26)을 걸어주지 않는 16비트 비교기(18)로 구성된다. 이때, 계속적으로 증가하게 되는 프로그램 메모리 어드레스 데이타는 상기 최대 프로그램 메모리 어드레스 데이타를 넘지 않아야 한다. 만약, 프로그램 메모리 어드레스 데이타가 상기 최대 프로그램 메모리 어드레스 데이타보다 큰 데이타가 실리게 되면 오동작이 되므로 시스템이 무한 루프로 빠지는 것을 방지하기 위하여 상기 16비트 비교기(18)가 동작하게 된다. 동작중인 프로그램 카운터 데이타와 최대 프로그램 메모리 어드레스 데이타를 갖는 레지스터(20)의 데이타와 비교하여 상기 동작중인 프로그램 메모리 어드레스 데이타가 크게되면 상기 비교기(18)의 출력은 논리적으로 1이 된다. 스택오퍼레이션시 프로그램 카운터 데이타가 스택을 액서스하는 경우는 프로그램 영역이 아니므로 오동작으로 처리하지 않기 위하여 이 경우의 신호를 비교기의 출력과 논리곱으로 형성하였다. 상기 두 신호의 논리곱이 참이 되면 시스템이 오동작을 하고 있으므로 전체 시스템에 리셋을 걸어 오동작으로부터 벗어나게 된다.
상기한 바와 같은 본 발명에 따르면, 사용자가 프로그램으로 반복하여 클리어시킬 필요가 없으며 카운터나 디바이더등이 필요하지 않다. 상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (3)

  1. 반도체 장치의 오동작을 방지하기 위한 회로에 있어서, 동작중인 소프트웨어프로그램을 수행하기 위하여 프로그램 메모리 어드레스를 일정한 값까지 계속적으로 증가시키는 중앙처리장치와; 상기 프로그램 메모리 어드레스 전송하기 위한 프로그램 메모리 어드레스 전송라인과; 최대 프로그램 메모리 어드레스가 데이타를 저장하는 수단인 레지스터와; 상기 전송라인과 레지스터의 데이터 값을 비교하여 상기 프로그램 메모리 어드레스의 값이 큰 경우에 리셋신호를 출력하는 비교기를 구비함을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
  2. 제1항에 있어서; 상기 비교기는 16비트로 이루어짐을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
  3. 제1항에 있어서; 상기 비교기는 상기 동작중인 프로그램 메모리 어드레스와 상기 최대 프로그램 메모리 어드레스를 비교하여 상기 동작중인 프로그램 메모리 어드레스의 신호가 클 경우 인에이블 신호와 함께 논리곱을 하여 전체 시스템에 리셋신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치의 오동작 방지 회로.
KR1019950016001A 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로 KR0158491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016001A KR0158491B1 (ko) 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016001A KR0158491B1 (ko) 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로

Publications (2)

Publication Number Publication Date
KR970002614A KR970002614A (ko) 1997-01-28
KR0158491B1 true KR0158491B1 (ko) 1998-12-15

Family

ID=19417296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016001A KR0158491B1 (ko) 1995-06-16 1995-06-16 프로그램 카운터 데이타를 이용한 오동작 방지회로

Country Status (1)

Country Link
KR (1) KR0158491B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637990D1 (de) * 1995-09-11 2009-09-17 Mitsui Chemicals Inc Harzzusammensetzung enthaltend ein lineares Ethylen/alpha-Olefin-Copolymer und ein verzweigtes Ethylen/alpha-Olefin-Copolymer und Folien davon
KR100403339B1 (ko) * 2001-06-30 2003-10-30 주식회사 하이닉스반도체 프로그램 카운터 컨트롤 프로세서

Also Published As

Publication number Publication date
KR970002614A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5280584A (en) Two-way data transfer apparatus
US6370644B1 (en) Device for blocking bus transactions during reset
US5948111A (en) Real time comparison of integrated circuit operation
US5319785A (en) Polling of I/O device status comparison performed in the polled I/O device
US20050166073A1 (en) Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth
US4580246A (en) Write protection circuit and method for a control register
KR100505798B1 (ko) 비동기 데이터 프로세싱 장치
US6446215B1 (en) Method and apparatus for controlling power management state transitions between devices connected via a clock forwarded interface
US7219264B2 (en) Methods and systems for preserving dynamic random access memory contents responsive to hung processor condition
JP2007534049A (ja) プロセッサの機能性を監視するためのウォッチドッグシステムおよび方法
US6378083B1 (en) Watch dog timer device
US5541943A (en) Watchdog timer lock-up prevention circuit
US6085332A (en) Reset design for redundant raid controllers
US5734844A (en) Bidirectional single-line handshake with both devices driving the line in the same state for hand-off
KR0158491B1 (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
US6055559A (en) Process switch control apparatus and a process control method
US6134656A (en) Method for blocking bus transactions during reset
US6023743A (en) System and method for arbitrating interrupts on a daisy chained architected bus
JPH0756774A (ja) ウォッチドッグタイマ
JPH05257750A (ja) ウォッチドッグタイマ制御回路
JPS61226843A (ja) 割込み異常検出装置
KR100274084B1 (ko) 리셋 스위치를 이용한 보드/시스템의 리셋 장치 및 방법
JPH01319834A (ja) マイクロコンピュータ
JPH06131218A (ja) Ｃｐｕ制御方式
JPH02310734A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee